CN110970486A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110970486A
CN110970486A CN201910752340.2A CN201910752340A CN110970486A CN 110970486 A CN110970486 A CN 110970486A CN 201910752340 A CN201910752340 A CN 201910752340A CN 110970486 A CN110970486 A CN 110970486A
Authority
CN
China
Prior art keywords
pattern
semiconductor device
substrate
diffusion
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910752340.2A
Other languages
English (en)
Inventor
俞尚旼
金柄成
金柱然
徐凤锡
罗炯柱
李城门
郑主护
黄义澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110970486A publication Critical patent/CN110970486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件可以包括：有源鳍，每个所述有源鳍在衬底上沿第一方向延伸，所述有源鳍在不同于所述第一方向的第二方向上彼此间隔开；导电结构，所述导电结构在所述衬底上沿所述第二方向延伸，并且与所述有源鳍接触；第一扩散中断图案，所述第一扩散中断图案在所述衬底与所述导电结构之间，并且将所述有源鳍的第一有源鳍分割为沿所述第一方向对齐的多个部分；以及第二扩散中断图案，所述第二扩散中断图案与所述衬底上的所述导电结构相邻，所述第二扩散中断图案的上表面高于所述导电结构的下表面，并且所述第二扩散中断图案将所述有源鳍的第二有源鳍分割为沿所述第一方向对齐的多个部分。

Description

半导体器件
相关申请的交叉引用
本申请要求于2018年9月28日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0116275的优先权，通过引用将其内容全部并入本文。
技术领域
示例实施例涉及半导体器件。更具体地，示例实施例涉及包括finFET(鳍式场效应晶体管)的半导体器件。
背景技术
可以形成扩散中断图案用于标准单元之间的电绝缘，或者甚至用于在同一标准单元中的某些相邻区域之间的电绝缘。扩散中断图案可以包括去除一部分有源鳍。扩散中断图案可以根据有源鳍的材料向有源鳍施加应力，因此可能改变由有源鳍形成的晶体管的特性。
发明内容
示例实施例提供了具有改善的特性的半导体器件。
根据示例实施例，提供了一种半导体器件。所述半导体器件可以包括：多个有源鳍，每个所述有源鳍在衬底上沿第一方向延伸，所述多个有源鳍在不同于所述第一方向的第二方向上彼此间隔开；导电结构，所述导电结构在所述衬底上沿所述第二方向延伸，并且与所述多个有源鳍接触；第一扩散中断图案，所述第一扩散中断图案位于所述衬底与所述导电结构之间，并且将所述多个有源鳍中的第一有源鳍分割为沿所述第一方向对齐的多个部分；以及第二扩散中断图案，所述第二扩散中断图案在所述衬底上与所述导电结构相邻，所述第二扩散中断图案的上表面高于所述导电结构的下表面，并且所述第二扩散中断图案将所述多个有源鳍中的第二有源鳍分割为沿所述第一方向对齐的多个部分。
在一些示例中，所述第二扩散中断图案与所述导电结构的面对所述第二方向的端部接触。
在一些示例中，所述第二扩散中断图案可以包括形成在所述导电结构的部分之间的一部分。
在根据示例实施例的半导体器件中，NMOS区域的有源鳍可以通过由氧化物形成的第一扩散中断图案来分离和电绝缘，并且PMOS区域的有源鳍可以通过由氮化物形成的第二扩散中断图案来分离和电绝缘。因此，拉伸应力和压应力可以分别施加到NMOS晶体管和PMOS晶体管的沟道，并且可以改善沟道的电性能。
然而，本发明的效果不应被认为局限于上述效果，并且可以在不脱离本发明的精神和范围的情况下进行各种扩展。
附图说明
图1至图19、图20A、图20B和图21是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。
图22和图23是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。
图24至图27是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。
图28是示出根据示例实施例的半导体器件的横截面视图。
图29至图33是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。
具体实施方式
下文将参照附图更全面地描述根据示例实施例的半导体器件。
在下文中，彼此相交并且基本平行于半导体器件的衬底的上表面的两个方向被称为第一方向和第二方向，基本垂直于衬底的上表面的垂直方向被称为第三方向。在示例实施例中，第一方向和第二方向可以基本上彼此正交。
图1至图21是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。具体而言，图1、图3、图5、图9、图13、图16、图22、图24、图26、图29、图31和图33是俯视图，图2、图4、图6至图8、图10至图12、图14至图15、图17至图19、图20A、图20B、图21、图23、图25、图27、图28和图30是横截面视图。
图2、图4、图10、图17和图25是沿着各个相应俯视图的线A-A′截取的横截面视图，图6、图18和图26是沿着各个相应俯视图的线B-B′截取的横截面视图，图7、图11至图12、图19和图27分别是沿着各个相应俯视图的线C-C′截取的横截面视图，图8、图14至图15、图20A、图20B、图23、图28、图30和图32是沿着各个相应俯视图的线D-D′截取的横截面视图，图21是沿着相应俯视图的线E-E′截取的横截面视图。
参照图1和图2，衬底100可以设置有多个突出的有源鳍105。可以通过在衬底100的包括在第一区域I和第二区域II中的上部蚀刻多个第一凹部(例如，沿第一方向延伸的沟槽)来形成有源鳍105。有源鳍105也可以通过下述步骤形成：在衬底100上形成绝缘层、在绝缘层中蚀刻多个沟槽以暴露衬底100的顶表面(例如，对应于第一隔离图案120)、以及在多个沟槽内从衬底100的顶表面外延生长多个有源鳍105。对设置有有源鳍的衬底的提及将被理解为一般指由这两种工艺产生的结构。
衬底100可以由半导体材料形成，并且可以是例如晶体硅、晶体锗、晶体硅锗等，或III-V族化合物，如晶体GaP、晶体GaAs、晶体GaSb等。在一些实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
在示例实施例中，衬底100的第一区域I可以是其中将形成N-沟道金属氧化物半导体(NMOS)晶体管的NMOS区域，并且衬底100的第二区域II可以是其中将形成P-沟道金属氧化物半导体(PMOS)晶体管的PMOS区域。第一区域I和第二区域II可以沿第二方向排列。
在该示例实施例中，每个有源鳍105沿第一方向延伸，并且多个有源鳍105可以沿第二方向并排形成。衬底100的第一区域I上的有源鳍105被称为第一有源鳍，衬底100的第二区域II上的有源鳍105被称为第二有源鳍。
可以在衬底100上形成第一隔离层，以覆盖有源鳍105并填充第一凹部，并且可以将第一隔离层平坦化，直到可以暴露有源鳍105的上表面，从而形成覆盖有源鳍105的侧壁的第一隔离图案120。第一隔离图案120可以包括氧化物，例如氧化硅。
在示例实施例中，平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。应了解，如本文中所使用的“平坦化”、“共面”、“平面”等是指不需要完全几何平面的结构(例如，表面)，而是可包含可能由标准制造工艺产生的可接受的差异。
可以在所得的结构上形成第一蚀刻掩模(未示出)。第一蚀刻掩模可以具有沿第一方向延伸的开口。第一蚀刻掩模的开口可以对应于第二隔离图案130(随后形成)并暴露一个或更多个有源鳍105。蚀刻工艺可以去除暴露的一个或更多个有源鳍105、与其相邻的第一隔离图案120的部分以及位于暴露的一个或更多个有源鳍105下方且位于去除的第一隔离图案120的部分下方的衬底100的上部，以形成第二凹部。可以形成第二隔离图案130来填充第二凹部。
在该示例中，第二隔离图案130沿第一方向延伸。此外，尽管在图1和图2中未示出，关于该示例描述的工艺还可以包括在半导体器件的各个部分形成多个这样的第二隔离图案130，例如沿第二方向(例如，在最初具有连续的且规则的有源鳍105的分布的区域中)并排形成多个这样的第二隔离图案130。在图2的示例中，在形成第二隔离图案130时，在衬底100的第一区域I与第二区域II之间的边界处的有源鳍150之一被去除，然而，本发明构思不限于此，在形成第二隔离图案130时，多个有源鳍105(例如相对于图2的横截面并排的多个有源鳍105)可以被去除。
第二隔离图案130的下表面可以低于第一隔离图案120的下表面。第二隔离图案130可以是氧化物(例如氧化硅)和/或氮化物(例如氮化硅)。在一个实施例中，第二隔离图案130的材料可以与第一隔离图案120的材料相同，因此，第二隔离图案130可以与第一隔离图案120合并。
参照图3和图4，形成第一扩散中断图案140，第一扩散中断图案140延伸穿过衬底100的第一区域I中的至少一个有源鳍105。第一扩散中断图案140可以延伸穿过至少一个第一有源鳍，以将(一个或更多个)第一有源鳍分割为多个部分，例如，对于形成第一扩散中断图案140所穿过的每个有源鳍105，形成第一有源鳍的沿第一方向对齐并延伸的两个分离的部分。
在使用具有与要形成的第一扩散中断图案140对应的开口的第二蚀刻掩模(未示出)执行蚀刻工艺之后，(一个或更多个)第一有源鳍的由第二蚀刻掩模的开口暴露的部分和第一隔离图案120的由第二蚀刻掩模的开口暴露的部分被去除，从而形成第三凹部。可以形成第一扩散中断图案140以填充第三凹部。在该示例中，第二隔离图案130的一部分也由第二蚀刻掩模的开口暴露，并且具有在蚀刻工艺中被去除以形成第三凹部的部分。如图4所示，第一扩散中断图案140可以接触第二隔离图案130。在使用第二蚀刻掩模进行蚀刻并去除了第二蚀刻掩模之后，可以如下形成第一扩散中断图案140，即，在所得的结构上(包括在第三凹部中)毯式沉积第一扩散中断图案140的材料并执行平坦化工艺直到有源鳍105的顶表面被暴露，从而去除有源鳍105上的第一扩散中断图案140的材料部分并将沉积的材料留在第三凹部中以形成第一扩散中断图案140。随后，可以执行回蚀工艺以去除第一隔离图案120和第二隔离图案130的上部以及第一扩散中断图案140的上部，使得有源鳍105的上部突出到第一隔离图案120、第二隔离图案130和第一扩散中断图案140的剩余部分之上(见图4)，从而暴露有源鳍105的上部的侧壁。
图4示出了第一扩散中断图案140形成为沿第二方向延伸以穿过两个第一有源鳍，然而，本发明构思不限于此。
在示例实施例中，第一扩散中断图案140的下表面可以延伸到第一有源鳍105的底部或超过第一有源鳍105的底部(例如，在第一有源鳍105的底部下方)。第一扩散中断图案140延伸穿过的每个第一有源鳍可以被第一扩散中断图案140分割为多个部分(例如，两个部分)。第一扩散中断图案140可以由氧化物(例如，氧化硅)形成。第一扩散中断图案140的材料可以与第一隔离图案120和/或第二隔离图案130的材料相同，第一隔离图案120和第二隔离图案130都可以接触第一扩散中断图案140并与其合并。
每个有源鳍105可以包括下有源图案105b和上有源图案105a。下有源图案105b的侧壁可以被第一隔离图案120覆盖。上有源图案105a在第三方向上从第一隔离图案120向上突出。
第一杂质区域152和第二杂质区域154可以分别形成在衬底100的第一区域I和第二区域II中。第一杂质区域152可以形成在第一有源鳍105中，并且在第一有源鳍105下方延伸到衬底100中。第二杂质区域154可以形成在第二有源鳍105中，并且在第二有源鳍105下方延伸到衬底100中。可以分别通过选择性地掺杂p型杂质和n型杂质(例如，分别掺杂每个区域，同时遮掩其他区域)来形成第一杂质区域152和第二杂质区域154。第一杂质区域152和第二杂质区域154的掺杂可以在工艺的不同阶段进行，例如在形成有源鳍105之前进行、在形成有源鳍之后立即进行等。
参照图5至图8，可以在衬底100上形成虚设栅极结构190。可以在有源鳍105、第一隔离图案120、第二隔离图案130和第一扩散中断图案140上顺序地形成虚设栅极绝缘层、虚设栅电极层和虚设栅极掩模层。可以使用第三蚀刻掩模(例如，光刻胶掩模，未示出)蚀刻虚设栅极掩模层，以形成虚设栅极掩模180。可以使用虚设栅极掩模180作为蚀刻掩模来蚀刻虚设栅电极层和虚设栅极绝缘层，以形成虚设栅极结构190。因此，虚设栅极结构190可以包括顺序堆叠的虚设栅极绝缘图案160、虚设栅电极170和虚设栅极掩模180。
虚设栅极绝缘层、虚设栅电极层和虚设栅极掩模层可以通过例如化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺等形成。虚设栅极绝缘层可以是氧化物(例如，氧化硅)或包括氧化物(例如，氧化硅)，虚设栅电极层可以是例如多晶硅或包括例如多晶硅，虚设栅极掩模层可以是氮化物(例如，氮化硅)或包括氮化物(例如，氮化硅)。
在该示例中，每个虚设栅极结构190沿第二方向延伸。可以沿第一方向并排形成多个虚设栅极结构190。可以在有源鳍105、第一隔离图案120、第二隔离图案130和第一扩散中断图案140上形成虚设栅极结构190中的一个或更多个第一虚设栅极结构。图7中的两个中心虚设栅极结构190是两个这样的第一虚设栅极结构的示例，图6示出了这些第一虚设栅极结构之一的垂直横截面(沿图5中的B-B′截取)。虚设栅极结构190中的一个或更多个第二虚设栅极结构可以形成在有源鳍105以及第一隔离图案120和第二隔离图案130上，但是不形成在第一扩散中断图案140上。图7和图8中的两个外侧的虚设栅极结构190是两个这样的第二虚设栅极结构的示例，图6示出了沿着该第一虚设栅极结构的长度截取(沿着图5中的B-B′截取)的这些第一虚设栅极结构之一的垂直横截面。图7示出了跨过第一扩散中断图案延伸的两个相邻的第一虚设栅极结构，然而，本发明也可以用跨过第一扩散中断图案140延伸的一个、三个或更多个相邻的第一虚设栅极结构来实现。
在示例实施例中，在衬底100的第一区域I上，每个第一虚设栅极结构的下表面的一部分可以接触第一有源鳍，并且其另一部分可以接触第一扩散中断图案140。第一扩散中断图案140的上表面可以低于第一有源鳍的上表面，因此每个第一虚设栅极结构的下表面可以具有阶梯形状。
参照图9至图11，可以在虚设栅极结构190的侧壁上形成栅极间隔物200，并且可以在每个有源鳍105的侧壁上形成鳍间隔物210。在示例实施例中，可以通过在虚设栅极结构190、有源鳍105、第一隔离图案120、第二隔离图案130和第一扩散中断图案140上形成间隔物层，并各向异性地蚀刻间隔物层来形成栅极间隔物200和鳍间隔物210。间隔物层可以是氮化物层，例如氮化硅层。栅极间隔物200和鳍间隔物210可以简称为绝缘间隔物。
在形成栅极间隔物200和鳍间隔物210之后，可以蚀刻有源鳍105的邻近虚设栅极结构190(并且未被虚设栅极结构190覆盖)的上部，以在有源鳍105中形成凹部(在此称为第四凹部)，并且源极/漏极区域(即，晶体管的源极/漏极)220可以形成在第四凹部上并填充第四凹部。例如，可以在每个第四凹部中生长源极/漏极区域220。如图10的示例性横截面所示，相邻的源极/漏极区域220可以生长到彼此合并的程度，但是它们也可以生长到较小的程度以不与相邻的源极/漏极合并(或者间隔更远)。
具体地，可以使用虚设栅极结构190和位于虚设栅极结构190的侧壁上的栅极间隔物200作为蚀刻掩模来部分地去除每个有源鳍105，以形成第四凹部。在蚀刻工艺期间，可以部分地或全部地去除鳍间隔物210。图10示出了仅蚀刻每个有源鳍105的上有源图案105a以形成第四凹部，然而，本发明构思不限于此。例如，不仅可以蚀刻上有源图案105a，而且可以与上有源图案105a一起蚀刻下有源图案105b的一部分以形成第四凹部(例如，第四凹部可以形成为低于第一隔离图案120和/或第一扩散中断区域140的上表面)。
可以使用第四凹部中的每个有源鳍105的上表面作为晶种来执行选择性外延生长(SEG)工艺，以形成源极/漏极区域220。
在示例实施例中，可使用硅源气体(例如，二硅烷(Si2H6)气体)和碳源气体(例如，SiH3CH3)来执行SEG工艺，因此单晶碳化硅(SiC)层(例如，单晶SiC)可以形成为衬底100的第一区域I上的每个源极/漏极区域220。可选地，可以仅使用硅源气体(例如，二硅烷(Si2H6)气体)来执行SEG工艺，因此单晶硅层(即，单晶硅)可以形成为衬底100的第一区域I上的每个源极/漏极区域220。掺杂有n型杂质的单晶碳化硅层或掺杂有n型杂质的单晶硅层可以通过在SEG工艺期间另外使用n型杂质源气体(例如，磷化氢(PH3))来形成。
在示例实施例中，可以使用硅源气体(例如，二氯硅烷(SiH2Cl2)气体)和锗源气体(例如，氢化锗(GeH4))来执行SEG工艺，因此单晶硅锗(SiGe)层(例如，单晶SiGe)可以形成为衬底100的第二区域II上的每个源极/漏极区域220。可以通过在SEG工艺期间另外使用p型杂质源气体(例如，乙硼烷(B2H6)气体)来形成掺杂有p型杂质的单晶硅锗层。
源极/漏极区域220可以竖直地和水平地生长以填充第四凹部，并且源极/漏极区域220的上部可以接触相邻的栅极间隔物200的一部分。每个源极/漏极区域220可以具有这样的形状：沿着第二方向截取的该形状的横截面可以类似于五边形或六边形，并且当相邻的有源鳍105之间的距离小时，彼此相邻生长的源极/漏极区域220的侧壁可以彼此连接以形成单一层。图10示出了两个相邻的源极/漏极区域220分别生长在两个相邻的有源鳍105上，并且组合形成一个源极/漏极区域220。
在有源鳍105、第一隔离图案120、第二隔离图案130和第一扩散中断图案140上形成第一绝缘中间层230以覆盖虚设栅极结构190、栅极间隔物200、鳍间隔物210和源极/漏极区域220之后，可以将第一绝缘中间层230平坦化，直到虚设栅极结构190的虚设栅电极170的上表面被暴露。在平坦化工艺期间，也可以去除虚设栅极掩模180，并且也可以部分地去除栅极间隔物200的上部。第一绝缘中间层230可以不完全地填充组合的源极/漏极区域220与第一隔离图案120之间的空间，因此可以形成气隙235。第一绝缘中间层230可以是氧化物，例如氧化硅。
可以去除虚设栅电极170的剩余部分和其下方的虚设栅绝缘图案160，并且形成多个相应的第一开口240，每个第一开口240暴露栅极间隔物200的内侧壁、有源鳍105的上表面以及第一绝缘图案120和第二绝缘图案130的上表面。此外，通过蚀刻第一虚设栅极结构形成的第一开口240(图11和图12中的内侧的第一开口240)暴露第一扩散中断图案140的上表面。可以形成栅极结构290以填充相应的第一开口240。
具体地，在对由第一开口240暴露的有源鳍105的上表面执行热氧化工艺以在其上形成界面图案250之后，可以在界面图案250、第一隔离图案120、第二隔离图案130、第一扩散中断图案140、栅极间隔物200和第一绝缘中间层230上顺序地形成栅极绝缘层和功函数控制层，并且可以在功函数控制层上形成栅电极层以填充第一开口240的剩余部分。
栅极绝缘层、功函数控制层和栅电极层可以通过CVD工艺或ALD工艺形成。类似于栅极绝缘层，界面图案250也可以通过CVD工艺、ALD工艺等形成，而不是通过热氧化工艺形成，并且在这种情况下，界面图案250不仅可以形成在有源鳍105的上表面上，还可以形成在第一隔离图案120和第二隔离图案130的上表面、第一扩散中断图案140的上表面和栅极间隔物200的内侧壁上。
栅电极层、功函数控制层和栅极绝缘层可以被平坦化，直到第一绝缘中间层230的上表面被暴露，因此栅极绝缘图案260和功函数控制图案270顺序地堆叠在界面图案250的上表面、第一隔离图案120和第二隔离图案130的上表面、以及(对于由第一虚设栅极结构产生的第一开口240)第一扩散中断图案140的上表面上，并顺序地堆叠在栅极间隔物200的内侧壁上。可以在功函数控制图案270上形成栅电极280，以填充第一开口240的剩余部分。因此，栅电极280的下表面和侧壁可以位于功函数控制图案270内并与功函数控制图案270接触。
因此，可以在每个第一开口240内形成栅极结构290，每个栅极结构290由界面图案250、栅极绝缘图案260、功函数控制图案270和栅电极280的顺序堆叠形成。每个栅极结构290可以与形成在有源鳍区域105的上部中的源极/漏极区域220和沟道区域(例如，形成在位于栅极结构290下方且在两个源极/漏极区域220之间的上有源图案105a中的沟道区域)分别在衬底100的第一区域I和第二区域II上一起形成NMOS和PMOS晶体管。
界面图案250可以是氧化物(例如，氧化硅)，栅极绝缘图案260可以是和/或包括金属氧化物(例如，氧化铪、氧化钽、氧化锆等)，功函数控制图案270可以是和/或包括金属氮化物(例如，氮化钛、氮化钽、氮化钨等)，栅电极280可以是和/或包括低电阻金属(例如，铝、铜、钛、钽等)、其氮化物或其合金。
通过替换虚设栅极结构190的第一虚设栅极结构形成的栅极结构290可以被称为第一栅极结构。
参照图12，可以去除每个栅极结构290的上部以形成第五凹部，并且可以形成覆盖图案300以填充第五凹部(例如，通过沉积绝缘膜和经由CMP将绝缘膜平坦化)。
覆盖图案300可以是氮化物，例如氮化硅。
参照图13和图14，形成具有第二开口320的第四蚀刻掩模310。第二开口可以暴露覆盖图案300、栅极间隔物200和第一绝缘中间层230的部分。可以执行使用第四蚀刻掩模310的第一蚀刻工艺，直到第一栅极结构(图14中的内侧的栅极结构290)的上表面被暴露，使得覆盖图案300、栅极间隔物200和第一绝缘中间层230被蚀刻。第四蚀刻掩模310可以是氧化物，例如氧化硅。
在示例实施例中，第二开口320可以与衬底100的第二区域II上的第一栅极结构(图14中的内侧的栅极结构290)的一部分和与该部分相邻的第一绝缘中间层230的一部分交叠。图13和图14示出了第二开口320与衬底100的第二区域II上的两个相邻的第一栅极结构的一部分交叠。在使用第四蚀刻掩模310进行第一蚀刻之前，第二开口320还与这些相邻的第一栅极结构之间的第一绝缘中间层230的一部分交叠。第二开口320还沿第二方向延伸，以与第二区域II中的在第二方向上彼此间隔开的两个相邻的有源鳍105(两个相邻的第二有源鳍)交叠。
通过第一蚀刻工艺，第二开口320可以被转移到其下方的结构，并且暴露衬底100的第二区域II上的第一栅极结构的上表面的一部分，并且第一栅极结构之间的源极/漏极区域220的上表面也可以被暴露。
可以通过使用第四蚀刻掩模310的第二蚀刻工艺来蚀刻暴露的源极/漏极区域220和其下方的有源鳍105，因此可以形成暴露衬底100的上表面并与第二开口320连接的第三开口330。在示例实施例中，第三开口330可以深深地形成为具有比有源鳍105的底部低的底部，因此可以分割第二有源鳍，例如，将与第二开口320交叠的每个第二有源鳍分割为沿第一方向对齐的两个部分。此外，第三开口330可以在衬底100的第二区域II上沿第二方向延伸。
通过第一蚀刻工艺和第二蚀刻工艺，可以完全去除覆盖图案的与第二开口320交叠的部分，或者这些部分中的一些部分可以保留在第一栅极结构(图14中的内侧的栅极结构290)的上表面上。此外，由于在一些示例中可以去除第一栅极结构之间的所有源极/漏极区域220，所以每个第一栅极结构可以不再用作任何晶体管的栅极。因此，在这种情况下，每个第一栅极结构可以简称为导电结构290′。然而，应显而易见的是，当第一扩散中断图案140形成在第一区域I中的不同位置时，第一栅极结构可以继续用作在其他地方形成的晶体管(例如，对于在图中所示的区域之外形成的有源鳍)的栅极，或者用作在第一区域I中形成的晶体管的栅极。
参照图15，可以形成第二扩散中断图案340来填充第二开口320和第三开口330。
第二扩散中断图案340可以包括和/或是氮化物，例如氮化硅。对应于第二开口320和第三开口330的形状，第二扩散中断图案340可以具有低于第二有源鳍的底部的下表面，并且可以具有高于导电结构290′的上表面。第二扩散中断图案340可以完全覆盖第二开口320内的导电结构290′(与之交叠)。取决于覆盖图案300是否保留，第二扩散中断图案340可以部分地或完全地接触导电结构290′的上表面。
参照图16至图19、图20A和图21，在第四蚀刻掩模310和第二扩散中断图案340上形成第二绝缘中间层350之后，可以穿过第二绝缘中间层350、第四蚀刻掩模310和第一绝缘中间层230形成第四开口360。每个第四开口可以暴露相应的源极/漏极区域220的上表面。金属硅化物图案370可以形成在由相应的第四开口360暴露的源极/漏极区域220的每个暴露的上表面上。第二绝缘中间层350可以包括和/或是氧化物，例如氧化硅。
可以通过在第四开口360的底表面和侧壁以及第二绝缘中间层350的上表面上形成金属层、对金属层进行热处理以与暴露的源极/漏极区域220反应以及去除金属层的未反应部分来形成金属硅化物图案370。金属层可以包括金属，例如钴、镍、钛等，因此，金属硅化物图案370可以包括例如硅化钴、硅化镍、硅化钛等。
对于每个栅极结构290，可以形成延伸穿过第二绝缘中间层350、第四蚀刻掩模310和覆盖图案300以暴露栅极结构290的上表面的第五开口。对于每个导电结构290′，可以形成延伸穿过第二绝缘中间层350和第二扩散中断图案340以暴露导电结构290′的上表面的第六开口380。
第一接触插塞390、第二接触插塞400和第三接触插塞410可以形成为分别填充每个第四开口360、每个第五开口和每个第六开口380。
第一接触插塞390、第二接触插塞400和第三接触插塞410均可以包括导电图案(未示出)以及覆盖导电图案的下表面和侧壁的阻挡图案(未示出)。例如，导电图案可以包括金属，阻挡图案可以包括金属氮化物。
参照图20A和图20B，即使在执行第一蚀刻工艺和第二蚀刻工艺之后，覆盖图案300仍可以保留在导电结构290′的上表面上，并且覆盖导电结构290′的上表面的一部分。图20A示出了覆盖图案300的仅保留在导电结构290′的上表面的一个边缘上的部分(相对于图20A的横截面的外边缘)，而图20B示出了覆盖图案300完全覆盖导电结构290的除了形成接触插塞410的地方(每个接触插塞410通过穿过覆盖图案300形成的孔而穿透覆盖图案300，从而覆盖图案300围绕每个接触插塞410)之外的上表面(在开口320内)。如图20B所示(也参见图16)，对于每个导电结构290′，覆盖图案300从导电图案290′的一个边缘延伸到导电结构290′的另一个边缘。
可以进一步形成连接到第一接触插塞390、第二接触插塞400和第三接触插塞410的上布线(未示出)，以完成半导体器件的制造。
通过上述工艺制造的半导体器件可以包括位于包括第一区域I和第二区域II的衬底100上的有源鳍105、第一扩散中断图案140、第二扩散中断图案340、栅极结构290以及导电结构290′。
有源鳍105可以沿第一方向延伸，并且可以包括分别在衬底100的第一区域I和第二区域II上的多个第一有源鳍和多个第二有源鳍。栅极结构290可以在衬底100的第一区域I和第二区域II上的有源鳍105上沿第二方向延伸，并且多个栅极结构290可以形成为沿第一方向彼此间隔开。
第一扩散中断图案140可以形成在衬底100的第一区域I上，并且可以将每个第一有源鳍分割为多个部分，例如，沿第一方向对齐的两个部分。导电结构290′可以在衬底100的第一区域I上的第一有源鳍上且在衬底100的第二区域II上的第二有源鳍上沿第二方向延伸。第二扩散中断图案340可以形成在衬底100的第二区域II上，以将每个第二有源鳍分割为多个部分(例如，沿第一方向对齐的两个部分)，并且可以形成在衬底100的第二区域II上的导电结构290′的一部分上，并且可以沿第一方向接触导电结构290′的一部分。
在示例实施例中，第二扩散中断图案340可以具有低于第二有源鳍的底部的下表面，并且可以具有比导电结构290′的上表面高的上表面。在示例实施例中，每个导电结构290′可以在第一扩散中断图案140的边缘处接触第一扩散中断图案140的顶表面，并且每个导电结构290′可以接触与第一扩散中断图案140的相应边缘相邻的相应第一有源鳍的上表面的一部分。多个导电结构290′可以形成为沿着第一方向彼此间隔开。第一扩散中断图案140可以接触多个导电结构290′的下表面。
在示例实施例中，第一扩散中断图案140的上表面可以低于有源鳍105的上表面。因此，与衬底100的第一区域I上的第一有源鳍的上表面和第一扩散中断图案140的上表面接触的每个导电结构290′可以具有阶梯形状，并且其下表面的整个范围可以不是平坦的。
在示例实施例中，关于一些垂直横截面，每个导电结构290′的形状和结构可以与栅极结构290的形状和结构基本相同，并且栅极结构290之间的距离可以与导电结构290′和与其相邻的栅极结构290之间的距离基本相同。如同栅极结构290一样，绝缘间隔物200可以形成在每个导电结构290′的侧壁上，并且每个绝缘间隔物200的上表面的至少一部分可以被覆盖图案300覆盖。
与栅极结构290不同，导电结构290′可以不用作晶体管的栅极，而是可以用作路由布线，通过该路由布线可以经由该路由布线上的第三接触塞410施加电压。
在半导体器件中，在衬底100的第一区域I(用作NMOS区域)上，可以由第一扩散中断图案140沿第一方向分割一个或更多个有源鳍105，第一扩散中断图案140可以是氧化物。在用作PMOS区域的衬底100的第二区域II上，可以由第二扩散中断图案340沿第一方向分割一个或更多个其他有源鳍105，第二扩散中断图案340可以是氮化物。因此，不同类型的应力和/或不同大小的应力可以通过不同的扩散中断图案(140，340)施加到不同组的有源鳍105(更具体地说，施加到形成在其中的沟道区域)。例如，拉伸应力可以通过第一扩散中断图案140施加到在第一区域I中形成的NMOS晶体管的沟道区域(由有源鳍105的位于栅极结构290下方的部分形成)，而压应力可以通过第二扩散中断图案340施加到在第二区域2中形成的PMOS晶体管的沟道区域(由有源鳍105的位于栅极结构290下方的部分形成)。因此，可以改善沟道区域的电性能。
图22和图23是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。具体而言，图22是俯视图，图23是沿图22的线D-D′截取的横截面视图。
该制造半导体器件的方法包括与图1至图21中描述的工艺相同或相似的工艺，因此这里可以省略重复的描述。
例如，可以执行与图1至图14中描述的工艺相同的工艺。
然而，关于结合图14描述的第一蚀刻工艺，在执行第一蚀刻工艺以形成第二开口320之后，可以在执行第二蚀刻工艺之前蚀刻导电结构290′的被第二开口320暴露的部分。即，可以执行第一蚀刻工艺，直到可以完全去除导电结构290′。
因此，在执行第二蚀刻工艺之后，可以完全去除导电结构290′的由第二开口320暴露的部分和覆盖导电结构290′的这些部分的覆盖图案300，并且可以形成暴露衬底100的上表面的第七开口(对应于图23所示的第二扩散中断图案340)。
在形成第七开口之后，可以执行与图15至图21中描述的工艺基本相同或相似的工艺，以完成半导体器件的制造。
与图16至图21中描述的半导体器件不同，在图22和图23中描述的半导体器件中，导电结构290′可以不保留在衬底100的第二区域II上。因此，第二扩散中断图案340可以不形成在衬底100的第二区域II上的导电结构290′的部分之间，而是可以沿第二方向接触衬底100的第一区域I上的每个导电结构290′的端部。
在示例实施例中，第二扩散中断图案340可以具有比第二有源鳍的下表面低的下表面，并且可以具有比导电结构290′的上表面高的上表面。此外，第二扩散中断图案340的沿第一方向的最大宽度可以大于第一扩散中断图案140的沿第一方向的最大宽度。
图24至图27是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。具体而言，图24和图26是俯视图，图25和图27分别是沿图24和图26的线C-C′截取的横截面视图。
该制造半导体器件的方法包括与图1至21中描述的工艺相同或相似的工艺，因此这里可以省略重复的详细描述。
参照图24和图25，可以执行与图1至图14中描述的工艺相同或相似的工艺。
然而，关于结合图14描述的第一蚀刻工艺，可以在第一区域I和第二区域2中形成第二开口320。如图24以及图25的横截面(在第一区域中)所示，第二开口320可以在衬底100的第一区域I和截面区域II上的位置处暴露第一栅极结构290′。因此，通过第一蚀刻工艺，可以暴露衬底100的第一区域I和第二区域II上的第一栅极结构的一部分，并且通过第二蚀刻工艺形成的第三开口330可以将第一有源鳍和第二有源鳍中的每个有源鳍分割为多个部分(例如，沿第一方向的两个部分)。第三开口330可以在衬底100的第一区域I和第二区域II上沿第二方向延伸。
参照图26和图27，可以执行与图15至图21中描述的工艺基本相同或相似的工艺来完成半导体器件的制造。图26的横截面A-A′、D-D′和E-E′可以分别具有与图17、图20A(或图20B)和图21的结构相同的结构。
与图16至图21中描述的半导体不同，在图26和图27中描述的半导体中，第二扩散中断图案340可以分别形成在衬底100的第一区域I和第二区域II上，以将第一有源鳍和第二有源鳍中的每个有源鳍分割为多个部分(例如，沿第一方向对齐的两个部分)，并且可以形成在导电结构290′之间。
在示例实施例中，第二扩散中断图案340可以延伸穿过衬底100的第一区域I上的第一扩散中断图案140并接触衬底100的第一区域I上的第一扩散中断图案140，并且第二扩散中断图案340的下表面可以低于第一扩散中断图案140的下表面。
图28是示出根据示例实施例的半导体器件的横截面视图。图28示出了参照图24至图27描述的实施例的替代方案。具体而言，图28是沿着图26的线C-C′截取的横截面视图。在该替代方案中，图26的横截面A-A′、D-D′和E-E′可以分别具有与图17、图23和图21的结构相同的结构。
除了第二扩散中断图案和导电结构290′的形状之外，该半导体器件可以与图26和图27中描述的半导体器件相同或相似，因此这里省略对其的详细描述。
参照图28，类似于图22和图23中描述的半导体器件的第二扩散中断图案340，第二扩散中断图案340可以不形成在导电结构290′之间。
具体地，在用于形成第二扩散中断图案340的蚀刻工艺期间，覆盖导电结构290′及其上表面的覆盖图案300可以被完全去除，并且这不仅可以对应于衬底100的第二区域II，还可以对应于衬底100的第一区域I。因此，在半导体器件中，可以不保留对应于栅极结构290的导电结构290′。此外，在用于形成第二扩散中断图案340的蚀刻工艺期间，也可以去除衬底100的第一区域I上的第一扩散中断图案140(或其至少一部分)。
因此，半导体器件可以仅具有在衬底100的第一区域I和第二区域II上沿第二方向延伸的第二扩散中断图案340。
图29至图33是示出根据示例实施例的制造半导体器件的方法的俯视图和横截面视图。具体而言，图29、图31和图33是俯视图，图30和图32分别是沿图29和图31的线D-D′截取的横截面视图。除了可以不形成其中一个扩散中断图案540(图32中的右边一个)并且可以在此处形成栅极结构290(未被去除)之外，沿线D-D′截取的横截面可以与图32的横截面相同。沿图31和图33中的线A-A′、线C-C′和线E-E′截取的横截面可以分别与图17、图19和图21的横截面相同。
该制造半导体器件的方法包括与图1至图21中描述的工艺相同或相似的工艺，因此这里可以省略重复的详细描述。
参照图29和图30，可以执行与图1至图14中描述的工艺相同或相似的工艺。
然而，在蚀刻工艺中，代替了在衬底100的第二区域II上具有与多个第一栅极结构以及第一绝缘中间层230的位于第一栅极结构之间的部分交叠的连续的第二开口230的第四蚀刻掩模310，而是可以使用具有第八开口520的第五蚀刻掩模510，每个第八开口520仅在第三方向上与相应的一个第一栅极结构交叠。因此，可以去除衬底100的第二区域II上的第一栅极结构的部分和其下方的第二有源鳍的部分，从而向下转移每个第八开口520。每个第八开口520的下表面可以低于第二有源鳍的下表面，因此第二有源鳍可以沿第一方向被分割。
在示例实施例中，可以通过蚀刻工艺去除衬底100的第二区域II上的沿第一方向彼此相邻的两个第一栅极结构，因此每个第二有源鳍可以沿第一方向分割为三个部分。
参照图31和图32，可以执行与图15至图21中描述的工艺相同或相似的工艺来完成半导体器件的制造。
代替形成为填充第二开口320和第三开口330的第二扩散中断图案340，可以形成第三扩散中断图案450来填充每个第八开口520。在示例实施例中，每个第三扩散中断图案540可以在衬底100的第二区域II上沿第二方向延伸，并且多个第三扩散中断图案540(例如，两个第三扩散中断图案540)可以沿第一方向并排形成。源极/漏极区域220可以保留在第三扩散中断图案540之间，但是可以不用作晶体管的源极/漏极。
每个第三扩散中断图案540可以具有低于第二有源鳍的下表面，以将第二有源鳍分割为多个部分(例如，沿第一方向对齐的三个或更多个部分)，并且可以具有比保留在衬底100的第二区域II上的栅极结构290的上表面高的上表面。每个第三扩散中断图案540可以沿第二方向与第一区域I上的相应导电结构290′对齐(并且接触相应导电结构290′)。
参照图33，第三扩散中断图案540也可以通过仅部分地去除相邻的第一栅极结构中的任何一个第一栅极结构来形成。因此，未被去除的第一栅极结构可以用作晶体管的栅极，并且部分地被去除的第一栅极结构的剩余部分可以简称为导电结构290′。
在半导体器件中，在衬底100的用作NMOS区域的第一区域I上的第一扩散中断图案140(其可以为氧化物)可以沿第一方向分割有源鳍105，并且在衬底100的用作PMOS区域的第二区域II上的第三扩散中断图案540(其可以为氮化物)可以沿第一方向分割有源鳍105。因此，拉伸应力和压应力可以分别施加到NMOS晶体管和PMOS晶体管的沟道区域，并且可以改善沟道区域的电性能。
上述半导体器件可以应用于包括finFET的各种类型的存储器件和系统。例如，所述半导体器件可以应用于包括finFET的逻辑器件，例如中央处理单元(CPU)、主处理单元(MPU)、或应用处理器(AP)等。此外，半导体器件可以应用于包括finFET的易失性存储器件(例如，DRAM器件或SRAM器件等)或者非易失性存储器件(例如闪存器件、PRAM器件、MRAM器件、RRAM器件等)。
如上所述，尽管已经参考示例实施例描述了本发明，但是本领域技术人员将容易理解，在不实质上背离本发明构思的新颖教导和优点的情况下，可以在示例实施例中进行许多修改。

Claims (25)

1.一种半导体器件，所述半导体器件包括：
衬底，所述衬底设置有多个有源鳍，每个所述有源鳍沿第一方向延伸，所述多个有源鳍沿第二方向彼此间隔开；
导电结构，所述导电结构在所述衬底上沿所述第二方向延伸，并且接触所述多个有源鳍；
第一扩散中断图案，所述第一扩散中断图案位于所述衬底与所述导电结构之间，并且将所述多个有源鳍中的第一有源鳍分割为沿所述第一方向对齐的多个部分；以及
第二扩散中断图案，所述第二扩散中断图案在所述衬底上与所述导电结构相邻，所述第二扩散中断图案的上表面高于所述导电结构的下表面，并且所述第二扩散中断图案将所述多个有源鳍中的第二有源鳍分割为沿所述第一方向对齐的多个部分。
2.根据权利要求1所述的半导体器件，其中，所述第二扩散中断图案的所述上表面高于所述导电结构的上表面。
3.根据权利要求2所述的半导体器件，其中，所述第二扩散中断图案覆盖所述导电结构的所述上表面的一部分。
4.根据权利要求1所述的半导体器件，其中，所述第二扩散中断图案的下表面低于所述第二有源鳍的底部。
5.根据权利要求1所述的半导体器件，
其中，所述多个有源鳍包括在所述第二方向上并排布置的多个第二有源鳍，并且
其中，所述第二扩散中断图案在所述第二方向上延伸，以将所述多个第二有源鳍中的每个第二有源鳍分割为在所述第一方向上对齐的多个部分。
6.根据权利要求1所述的半导体器件，其中，所述第二扩散中断图案包括氮化物。
7.根据权利要求1所述的半导体器件，其中，所述导电结构包括在所述第一方向上并排布置的多个导电结构，并且所述第一扩散中断图案形成在所述多个导电结构下方。
8.根据权利要求7所述的半导体器件，其中，所述第二扩散中断图案包括形成在所述导电结构之间的部分。
9.根据权利要求8所述的半导体器件，其中，所述第二扩散中断图案在每个所述导电结构的上表面的一部分上延伸。
10.根据权利要求1所述的半导体器件，其中，所述第一扩散中断图案的上表面低于所述有源鳍的上表面。
11.根据权利要求10所述的半导体器件，其中，所述导电结构与所述第一有源鳍的上表面和所述第一扩散中断图案的所述上表面接触。
12.根据权利要求1所述的半导体器件，所述半导体器件还包括：
隔离图案，所述隔离图案形成在所述有源鳍的下侧壁上，
其中，所述第一扩散中断图案的上表面与所述隔离图案的上表面共面。
13.根据权利要求12所述的半导体器件，其中，所述导电结构与所述有源鳍的上表面和上侧壁以及所述隔离图案的所述上表面接触。
14.根据权利要求1所述的半导体器件，其中，所述第一扩散中断图案包括氧化物。
15.根据权利要求1所述的半导体器件，
其中，所述衬底包括沿所述第二方向彼此相邻的第一区域和第二区域，并且
其中，所述第一扩散中断图案和所述第二扩散中断图案分别形成在所述衬底的所述第一区域和所述第二区域上。
16.一种半导体器件，所述半导体器件包括：
衬底，所述衬底设置有多个有源鳍，每个所述有源鳍沿第一方向延伸，所述多个有源鳍沿第二方向彼此间隔开并且并排布置；
第一扩散中断图案，所述第一扩散中断图案位于所述衬底上，并且将所述多个有源鳍中的第一有源鳍分割为沿所述第一方向对齐的多个部分；
导电结构，所述导电结构在所述第一有源鳍和所述第一扩散中断图案上；以及
第二扩散中断图案，所述第二扩散中断图案位于所述衬底上，将所述多个有源鳍中的第二有源鳍分割为沿所述第一方向对齐的多个部分，并且与所述导电结构接触。
17.根据权利要求16所述的半导体器件，所述半导体器件还包括：
隔离图案，所述隔离图案位于所述衬底上，并且形成在每个所述有源鳍的侧壁上，
其中，所述导电结构与所述第一有源鳍的上表面和上侧壁、所述第一扩散中断图案的上表面以及所述隔离图案的上表面接触。
18.根据权利要求16所述的半导体器件，其中，所述第二扩散中断图案的下表面低于所述第二有源鳍的底部，并且所述第二扩散中断图案的上表面高于所述导电结构的上表面。
19.根据权利要求16所述的半导体器件，其中，所述第二扩散中断图案的沿所述第一方向的最大宽度大于所述第一扩散中断图案的沿所述第一方向的最大宽度。
20.根据权利要求16所述的半导体器件，其中，所述第二扩散中断图案的沿所述第一方向的最大宽度小于所述第一扩散中断图案的沿所述第一方向的最大宽度。
21.根据权利要求16所述的半导体器件，所述导电结构形成为多个，从而沿所述第一方向彼此并排间隔开，并且
其中，所述第一扩散中断图案与每个所述导电结构的下部接触。
22.一种半导体器件，所述半导体器件包括：
衬底，所述衬底设置有第一有源鳍和第二有源鳍，所述第一有源鳍和所述第二有源鳍均沿第一方向延伸，所述衬底包括沿第二方向彼此相邻的第一区域和第二区域，所述第一有源鳍和所述第二有源鳍分别位于所述衬底的所述第一区域和所述第二区域上；
第一扩散中断图案，所述第一扩散中断图案位于所述衬底的所述第一区域上，并且将所述第一有源鳍分割为沿所述第一方向对齐的多个部分；
导电结构，所述导电结构在所述第一有源鳍、所述第一扩散中断图案和所述第二有源鳍上沿所述第二方向延伸；以及
第二扩散中断图案，所述第二扩散中断图案位于所述衬底的所述第二区域上，将所述第二有源鳍分割为沿所述第一方向对齐的多个部分，并且具有形成在所述导电结构的位于所述衬底的所述第二区域上的部分之间的部分。
23.根据权利要求22所述的半导体器件，所述半导体器件还包括：
多个栅极结构，所述多个栅极结构在所述第一有源鳍和所述第二有源鳍上沿所述第二方向延伸，并且彼此间隔开，
其中，对于垂直于所述第二方向的垂直横截面，每个所述导电结构具有与每个所述栅极结构的形状基本相同的形状。
24.根据权利要求22所述的半导体器件，其中，每个所述栅极结构不与所述第一扩散中断图案和所述第二扩散中断图案接触。
25.根据权利要求22所述的半导体器件，
其中，所述第二扩散中断图案的上表面高于所述导电结构的上表面，并且
其中，所述第二扩散中断图案在所述导电结构的所述上表面上方延伸。
CN201910752340.2A 2018-09-28 2019-08-15 半导体器件 Pending CN110970486A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0116275 2018-09-28
KR1020180116275A KR102455609B1 (ko) 2018-09-28 2018-09-28 반도체 장치

Publications (1)

Publication Number Publication Date
CN110970486A true CN110970486A (zh) 2020-04-07

Family

ID=69946538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910752340.2A Pending CN110970486A (zh) 2018-09-28 2019-08-15 半导体器件

Country Status (3)

Country Link
US (1) US11063150B2 (zh)
KR (1) KR102455609B1 (zh)
CN (1) CN110970486A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872805B2 (en) * 2018-09-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168304A (ja) * 1999-12-03 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置
CN102122945A (zh) * 2009-11-04 2011-07-13 英飞凌科技股份有限公司 一种半导体器件及一种制造半导体器件的方法
US8846491B1 (en) * 2013-06-19 2014-09-30 Globalfoundries Inc. Forming a diffusion break during a RMG process
US20150294969A1 (en) * 2014-04-15 2015-10-15 Samsung Electronics Co., Ltd. Finfet-based semiconductor device with dummy gates
US20160190130A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Inc. Method for forming single diffusion breaks between finfet devices and the resulting devices
US20160268414A1 (en) * 2015-02-23 2016-09-15 Sang-Jine Park Semiconductor Devices Including Insulating Gates and Methods for Fabricating the Same
CN106298528A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10008496B1 (en) * 2017-05-08 2018-06-26 Globalfoundries Inc. Method for forming semiconductor device having continuous fin diffusion break

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US9219153B2 (en) 2013-08-21 2015-12-22 Globalfoundries Inc. Methods of forming gate structures for FinFET devices and the resulting semiconductor products
US9793273B2 (en) 2014-07-18 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
KR102405446B1 (ko) 2015-08-10 2022-06-08 삼성전자주식회사 안테나 장치 및 전자 장치
KR102357957B1 (ko) * 2015-08-28 2022-02-07 삼성전자주식회사 반도체 소자
US9887210B2 (en) 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
US9412616B1 (en) 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
KR102481427B1 (ko) 2016-01-13 2022-12-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9831272B2 (en) 2016-03-31 2017-11-28 Qualcomm Incorporated Metal oxide semiconductor cell device architecture with mixed diffusion break isolation trenches
US10164032B2 (en) 2016-06-17 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact and manufacturing method thereof
US10103172B2 (en) * 2016-09-22 2018-10-16 Samsung Electronics Co., Ltd. Method for high performance standard cell design techniques in finFET based library using local layout effects (LLE)
US10607882B2 (en) * 2018-01-17 2020-03-31 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168304A (ja) * 1999-12-03 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置
CN102122945A (zh) * 2009-11-04 2011-07-13 英飞凌科技股份有限公司 一种半导体器件及一种制造半导体器件的方法
US8846491B1 (en) * 2013-06-19 2014-09-30 Globalfoundries Inc. Forming a diffusion break during a RMG process
US20150294969A1 (en) * 2014-04-15 2015-10-15 Samsung Electronics Co., Ltd. Finfet-based semiconductor device with dummy gates
US20160190130A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Inc. Method for forming single diffusion breaks between finfet devices and the resulting devices
US20160268414A1 (en) * 2015-02-23 2016-09-15 Sang-Jine Park Semiconductor Devices Including Insulating Gates and Methods for Fabricating the Same
CN106298528A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10008496B1 (en) * 2017-05-08 2018-06-26 Globalfoundries Inc. Method for forming semiconductor device having continuous fin diffusion break

Also Published As

Publication number Publication date
KR20200036522A (ko) 2020-04-07
US20200105919A1 (en) 2020-04-02
KR102455609B1 (ko) 2022-10-17
US11063150B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
US20220415905A1 (en) Semiconductor devices and methods of manufacturing the same
US10242917B2 (en) Semiconductor devices including active fins and methods of manufacturing the same
US10622444B2 (en) FinFET semiconductor device with a dummy gate, first gate spacer and second gate spacer
US11735629B2 (en) Semiconductor devices and methods of manufacturing the same
US11728343B2 (en) Semiconductor devices
KR20190056907A (ko) 반도체 장치
KR102403031B1 (ko) 반도체 장치
US11233122B2 (en) Semiconductor devices
US11757015B2 (en) Semiconductor devices
US11183497B2 (en) Semiconductor devices
US10790282B2 (en) Semiconductor devices
US11063150B2 (en) Semiconductor devices
CN111029405A (zh) 半导体器件
US20230317824A1 (en) Semiconductor devices
US20240154017A1 (en) Semiconductor devices
US20240006485A1 (en) Semiconductor devices having different impurity regions in active pattern
US20240145542A1 (en) Semiconductor devices
US20230036104A1 (en) Semiconductor devices
CN115548017A (zh) 包括源/漏层的半导体器件及其制造方法
KR20230118257A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination