CN110944129B

CN110944129B - 一种复用型像素控制电路

Info

Publication number: CN110944129B
Application number: CN201911268951.6A
Authority: CN
Inventors: 吴治军; 李毅强; 刘昌举
Original assignee: CETC 44 Research Institute
Current assignee: CETC 44 Research Institute
Priority date: 2019-12-11
Filing date: 2019-12-11
Publication date: 2021-10-22
Anticipated expiration: 2039-12-11
Also published as: CN110944129A

Abstract

本发明属于CMOS图像传感器技术领域，具体涉及一种复用型像素控制电路，用于控制拼接超大面阵CMOS图像传感器；所述复用型控制电路至少包括一个复用单元，每个复用单元包括L级串行像素控制子电路和开窗地址选通电路；通过复用单元在整体芯片中的位置不同，复用单元中的输入缓冲电路中产生不同的PAD地址比较信号，与组地址比较信号进行比较，实现组译码，选通复用单元；同时，复用单元中的串行像素控制子电路与行译码地址比较，实现复用单元相应行的曝光、读出控制；本发明的电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。

Description

一种复用型像素控制电路

技术领域

本发明属于CMOS图像传感器技术领域，具体涉及一种用于超大面阵拼接CMOS图像传感器的复用型像素控制电路。

背景技术

图像传感器的作用主要进行数字图像采集，将采集的光信号转变为电信号。目前，已经大规模商用的图像传感器主要分为CCD和CMOS两大类型。CMOS图像传感器相较于CCD图像传感器具有低功耗、低成本和兼容性高等优点，被广泛应用于航空航天、生物技术及消费电子领域中。

随着应用范围的扩大，消费者对图像尺寸提出更高要求，大规模图像传感器需求日益增多。传统的图像传感器设计方法往往只注重提高分辨率或帧频，忽略了芯片尺寸增大带来的工艺要求，高的工艺要求实现困难，制造成本日益攀升的问题。因此，迫切需要一种可支持拼接及版图复用的图像传感器设计结构，降低芯片制造门槛。目前，图像传感器控制行开窗的像素行控制电路普遍采用传统的译码电路，难以克服无法复用的缺点；因此，如何改进像素行控制电路，以简单的控制方式、较小的电路结构及可复用的设计实现成为目前的设计难点。

中国专利CN104796636B中提出了一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，该控制电路包括L级串行像元控制子电路A，每个串行像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个像元控制子电路B包括W级最小像元控制子电路C，从而实现了复用型电路的开窗功能，该专利的控制电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路，但是该电路具有如下问题仍需改进：

1、开窗起始和结束位判定，开窗窗口起始行和窗口尺寸固定，不能实现随机开窗功能；

2、外加地址差异电路与复杂的最小像元控制子电路C电路结构，导致其控制方式复杂。

发明内容

基于现有技术存在的问题，本发明用于降低大面阵大芯片尺寸制造门槛，提供一种用于超大面阵拼接CMOS图像传感器的复用型像素控制电路，该电路产生图像传感器的行选控制信号，支持图像传感器的随机开窗、合并等多种工作模式，具有控制方式简单、结构简单、可复用性、可移植性好等特点。

一种复用型像素控制电路，用于控制拼接超大面阵CMOS图像传感器；所述控制电路包括至少一个复用单元，每级复用单元包括L级串行像素控制子电路和开窗地址选通电路；每级串行像素控制子电路包括行译码缓冲电路、行译码电路以及组合逻辑电路；每个开窗地址选通电路包括输入缓冲电路、组译码缓冲电路以及组译码电路；所述输入缓冲电路从外部接入N路地址差异信号，输出地址差异信号对应的PAD地址比较信号；所述组译码缓冲电路接收N路组译码地址信号，输出组地址比较信号；所述组译码电路接收PAD地址比较信号和组地址比较信号，进行比较选择输出组译码信号；所述行译码电路的接收端连接行译码缓冲电路的输出端；所述组合逻辑电路通过与门电路分别连接行译码电路的输出端和组译码电路的输出端，输出像素的复位信号、传输信号和行选通控制信号；其中，每个复用单元为一个基本开窗单元，每个串行像素控制子电路产生L行像元的控制信号。

本发明中，每个串行像素控制子电路A为最小可复用单元，每个串行像素控制子电路为一个基本开窗单元，L级串行像素控制子电路ROW产生L行像素控制信号，因此R个复用单元则产生R×L行像元的控制信号，且2^N-1≤R≤2^N-1。

本发明的有益效果：

与现有技术相比，本发明包括R个复用单元A，每个复用单元A包括L级串行像素控制子电路ROW和一个开窗地址选通电路C，通过最小可复用单元A在整体芯片中的位置不同，复用单元A中的电路C中从外部接入VDDIO电源线(1：高电平)和GNDIO电源线(0：低电平)连接，产生不同的PAD地址比较信号，与组译码地址比较实现组译码，从而选通复用单元A；同时，复用单元A中的ROW电路与行译码地址进行比较，实现复用单元A相应行的曝光、读出控制，从而实现复用型像素控制电路的随机开窗、开窗窗口不做限制的正常曝光、读出功能，本发明的电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。

附图说明

图1是本发明的结构示意图；

图2是本发明的开窗地址选通电路结构图；

图3是本发明的L级串行像素控制子电路结构图；

图4是本发明pad<N:1>地址差异电路图；

图5是本发明的时序实现方案示意图；

图6是本发明中N＝4时的复用型像素控制电路；

图7是普通译码地址与本发明的组译码地址和行译码地址的关系图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

在一个实施例中，如图1所示，一种复用型像素控制电路包括多个复用单元A，用于控制对应的像素点阵，从而控制拼接超大面阵CMOS图像传感器；每级复用单元A能够产生L行像素点阵的控制信号，最终能够产生控制像素阵列规模为R×L行的图像传感器中产生行控制信号，每个复用单元A为最小可复用单元，其包括L级串行像素控制子电路ROW和一级开窗地址选通电路C，L级像素控制子电路ROW和一级开窗地址选通电路C组合为一个基本开窗单元，即一个复用单元为一个基本开窗单元；L级像素控制子电路ROW产生L行像素控制信号。

在一个实施例中，可以将复用单元A的重复复用，对多个像素点阵进行控制，因此使得本发明具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。

作为一种可实现的复用方式，一个开窗地址选通电路分别与N个L级串行像素控制子电路连接，从开窗地址选通电路N个地址比较信号中依次选择一个PAD地址比较信号，遍历N个L级串行像素控制子电路中行译码电路输出的地址，通过组合逻辑电路输出像素的复位信号、传输信号和行选通控制信号。

作为另一种可实现的复用方式，N个开窗地址选通电路与一个L级串行像素控制子电路连接。

作为一种优选的复用方式，一个开窗地址选通电路与一个L级串行像素控制子电路连接，开窗地址选通电路的N个地址依次循环，而L级串行像素控制子电路中行译码电路输出的地址依次循环；最终产生R×L行像元的控制信号。

在一个实施例中，如图2所示，所述开窗地址选通电路C包括N个输入缓冲电路、一个组译码地址缓冲电路和一个组译码电路；N个输入缓冲电路通过并行方式连接到组译码电路对应的N个输入端；其中，所述输入缓冲电路包括1个PAD口和1个缓冲电路，PAD口从外界输入pad<N:1>数据，经过缓冲电路输出对应的pad_comp<N：1>数据至组译码电路；所述组译码地址缓冲电路包括N个并行缓冲电路，N个并行缓冲电路的N个输入G<N:1>可以从外部直接输入，N个并行缓冲电路的输出端G_comp<N:1>连接组译码电路对应的N个输入端，另外，N个并行缓冲电路N个输出端G_out<N:1>直接输出；组译码电路通过比较pad_comp<N：1>数据和G_comp<N:1>，从而输出Group_select组选通信号。

其中，PAD口从外界输入pad<N:1>数据，即第一个PAD口从外界接入pad<1>，第N个PAD口从外界接入pad<N>，依次类推；相应的，组译码地址缓冲电路从外界输入组译码地址G<N:1>，即G<1>,G<2>,...,G<N>。

在一个实施例中，所述输入缓冲电路包括接收组电路pad<N:1>地址差异信号的定义指定区，定义指定区可通过管壳键合或PCB连接两种方式指定，接收组电路pad<N:1>地址差异信号的定义指定区包括VDDIO电源线(1：高电平)和GNDIO电源线(0：低电平)，每个复用单元对应一种pad<N:1>组地址输入，根据复用单元在整体芯片中的位置不同，pad<N:1>组地址通过键合丝或PCB布线与VDDIO电源线(1：高电平)和GNDIO电源线(0：低电平)连接，第B个复用型像素控制电路的pad<N:1>的二进制排序为十进制B下的二进制表示，再通过与组译码地址比较最终实现不同复用单元模块A的选择。

在一个实施例中，如图3所示，所述L级串行像素控制子电路包括L个串行连接的控制子电路ROW，每个串行控制子电路包括一个行译码缓冲电路、一个行译码电路、一个与门和一个组合逻辑电路；行译码缓冲电路的M个输入端A<M:1>通过并行的方式对应连接到上一行ROW的行译码缓冲电路的M个输出端，M个输出端A_comp<M:1>端通过并行的方式对应连接到行译码电路的输入端，M个输出端A_out<M:1>端通过并行的方式对应连接到下一行ROW行译码缓冲电路的M个输入端；行译码电路的输出端接与门的第二输入端；与门的第一输入端连接组译码电路Group_select输出，与门的输出端连接组合逻辑电路的输入端；组合逻辑电路的输出分别输出像素的RST复位信号、TX传输信号和SEL行选通控制信号，并连接对应像素行的像素的RST复位端、TX传输端和SEL行选端。

与现有技术相比，本发明包括N个串行像素控制子电路A，每个串行像素控制子电路A包括L级串行像素控制子电路ROW和一个子电路C，通过复用单元A在整体芯片中的位置不同，复用单元A中的子电路C中pad<N:1>通过组电路pad<N:1>地址差异信号的定义指定区与VDDIO电源线(1：高电平)和GNDIO电源线(0：低电平)连接，产生不同的组地址参考信号，与组译码地址比较实现组译码，选通复用单元A；同时，复用单元A中的ROW电路与行译码地址比较，实现复用单元A相应行的曝光、读出控制，从而实现复用型电路的随机开窗、开窗窗口不做限制的正常曝光、读出功能，本发明的电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。

在一部分实施例中，本发明复用单元A中L级ROW为偶数关系，通过ROW的电路设计使像素奇偶行产生相同的像素控制时序信号和不同的像素控制时序，实现了对像素面阵的曝光与读出控制功能，且支持随机开窗与像素合并功能。

在一个实施例中，一种用于超大面阵拼接CMOS图像传感器的复用型像素控制电路产生10240×10240像素面阵的行控制信号，像素结构为2.5T，要求每1024行电路可复用，而且随机开窗和开窗大小不限。本实施例包括10级复用单元A，每级复用单元A能够产生1024行像素的控制信号，能够产生控制像素阵列规模为10×1024行的图像传感器中产生行控制信号，每个复用单元A为最小可复用单元。其中，复用单元A包括1024级像素控制子电路ROW和一级子电路C。时序实现方案如图5所示。

如图6所示，若所述复用单元A为10级，即R＝10，由于2^N-1+1≤R≤2^N；因此N＝4；产生4位的二进制编码，且每个二进制编码与复用单元的十进制排序对应，如图4所示，例如第1级复用单元的二进制编码为0000，第10级复用单元的二进制编码为1001；所述的复用型像素控制电路应用于共用像素复位管、行选管的2.5T像素结构，其输出信号包括TX_0、TX_1、SEL和RST，分别控制奇数行传输管、偶数行传输管、行选通管和复位管。

如图7所示，由于10240对应的二进制编码至少需要14位编码，若组译码电路已产生4位编码，所以行译码电路需提供10位编码，因此M＝10；所述的普通译码地址和组译码地址和行译码地址的关系如图7所示，普通译码地址从0到10239行通过与行译码电路产生10240行大面阵图像传感器的曝光、读出时序信号；本实施例中10240×10240像素面阵的译码地址包括行译码地址和组译码地址两部分，每级像素控制子电路A中行译码地址从0000000000地址到1111111111地址依次循环变化(十进制对应0～1023)，像素控制子电路A的组译码地址从0000地址到1001地址(十进制对应0～9)依次变化，从而产生10240行地址；表明本发明的组译码地址、行译码地址的具体译码关系。

首先介绍积分过程的时序实现：积分开始时，组译码地址通过积分方式形成积分地址G<N:1>输出第B组复用单元的积分译码地址，通过与复位单元像素控制子电路A的第B组积分地址pad<4:1>比较，选通十进制为B的复位单元像素控制子电路A；同时，行译码地址row_address输出L-2行的积分译码地址码，与行译码电路比较，RST<L-2>和TX_0<L-2>同时打开，选通第B个复位单元像素控制子电路A第L-2行的RST和TX行时序控制信号，实现第B个复位单元像素控制子电路A第L-2行的曝光起始控制；同样的，在下一行行积分处理时间，RST<L-2>和TX_1<L-2>同时打开，实现第B个复位单元像素控制子电路A第L-1行的曝光起始控制；

读出开始时，读出地址READOUT_address输出B组的读出地址码，通过与复位单元像素控制子电路A的第B组读出地址pad<4:1>比较，选通十进制为B的复位单元像素控制子电路A；同时，行译码地址row_address输出L-2行的读出地址码，与行译码电路比较，RST<L-2>、TX_0<L-2>和SEL<L-2>同时打开，选通第B个复位单元像素控制子电路A第L-2行的RST、TX和SEL行时序控制信号，实现第B个复位单元像素控制子电路A第L-2行的读出控制；同样的，在下一行行读出处理时间，RST<L-2>、TX_1<L-2>和SEL<L-2>同时打开，实现第B个复位单元像素控制子电路A第L-1行的读出控制。

本实施例中，pad<4:1>为第B组复用型像素控制电路A的固定的地址差异信号，G<4:1>为选通组的组译码地址，pad<4:1>和G<4:1>通过组译码电路译码产生复用型像素控制电路A相应组的选通信号Group_select；同时，A<10:1>为选通行的行译码地址，A<10:1>行译码地址通过行译码电路译码产生行选通信号，行选通信号和组选通信号Group_select同时选通后，第B组复用型像素控制电路A的对应行选通，经过组合逻辑后产生本行的最终输出信号RST、TX和SEL信号。同时，地址译码的起始位置和结束位置不做限制，任意行起始和结束都可任意控制，从而可随机开窗、开窗窗口不做限制。

所述的组地址电路pad<4:1>差异指定电路包括接收组地址电路pad<4:1>地址差异信号的定义指定区，组地址电路pad<4:1>地址差异指定电路实现方式通过定义指定区连接。将组地址pad<4:1>地址差异信号的定义指定区以引线按附图所示接到管壳的IO电源线和地线上，连接从0000地址到1001地址，以此提供复用型像素控制电路A的组地址信号，与组译码地址做译码比较，选通复用型像素控制电路A指定组。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。

以上所举实施例，对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种复用型像素控制电路，用于控制拼接超大面阵CMOS图像传感器；所述复用型像素控制电路至少包括一个复用单元，每个复用单元包括L级串行像素控制子电路和开窗地址选通电路；

其特征在于，

每级串行像素控制子电路包括行译码缓冲电路、行译码电路以及组合逻辑电路；每个开窗地址选通电路包括输入缓冲电路、组译码缓冲电路以及组译码电路；所述输入缓冲电路从外部接入N路地址差异信号，输出地址差异信号对应的PAD地址比较信号；所述组译码缓冲电路接收N路组译码地址信号，输出组地址比较信号；所述组译码电路接收PAD地址比较信号和组地址比较信号，进行比较选择输出组译码信号；所述行译码电路的接收端连接行译码缓冲电路的输出端；所述组合逻辑电路通过与门电路分别连接行译码电路的输出端和组译码电路的输出端，输出像素的复位信号、传输信号和行选通控制信号；其中，每个复用单元为一个基本开窗单元，每个串行像素控制子电路产生L行像元的控制信号；其中L≥2。

2.根据权利要求1所述的一种复用型像素控制电路，其特征在于，所述复用单元为R个，从而使得所述复用型像素控制电路产生R×L行像元的控制信号；且2^N-1≤R≤2^N-1。

3.根据权利要求1所述的一种复用型像素控制电路，其特征在于，所述输入缓冲电路包括N个并行的缓冲电路，每个缓冲电路的输入端连接一个PAD口，输出对应的PAD地址比较信号；N个PAD口通过键合引线或者PCB布线方式与高电平或/和低电平连接产生N路地址差异信号。

4.根据权利要求1所述的一种复用型像素控制电路，其特征在于，第1级串行像素控制子电路或第L级串行像素控制子电路中的积分信号输入端从外界接入M位二进制编码；

表示向下取整。

5.根据权利要求1所述的一种复用型像素控制电路，其特征在于，所述串行像素控制子电路的级数为偶数，即L为偶数。

6.根据权利要求1所述的一种复用型像素控制电路，其特征在于，所述行译码缓冲电路包括积分信号输入端、积分信号输出端和比较信号端；积分信号输入端连接上一级或下一级行译码缓冲电路的积分信号输出端，并通过比较信号端输出至行译码电路。