CN110932540B - 一种应用于ups的带隔离的母线软启电路 - Google Patents

Abstract

本发明公开了一种应用于UPS的带隔离的母线软启电路，包括功率电路，反馈电路及控制电路，功率电路对电压采样信号V_FEED进行电压采样并送到的反馈电路中，生成脉冲宽度调制PWM信号传送到所述控制电路中，V_FEED电压采用信号和I_FEED电流采样信号一起作用于主控芯片U1，使flyback拓扑结构工作于临界模式，随着SYS_BUS+和SYS_BUS‑压差的增加，所述V_FEED电压采样信号高电平幅值逐渐增加，当V_FEED电压采样信号高电平幅值和BUS+相同时，UPS直流母线UPS DC BUS电压软启动完成。本发明通过使用成本低廉的UC3843ANG作为主控芯片，运用flyback拓扑结构的功率电路，大大降低了启动成本。

Description

一种应用于UPS的带隔离的母线软启电路

技术领域

本发明涉及电子电路领域，具体涉及一种应用于UPS的带隔离的母线软启电路。

背景技术

常见的母线软启电路有如下几种应用：

IGBT整流的UPS：这种UPS主要应用在三相大功率，因为IGBT反并联的二极管不可控，故需要在前端加额外的SCR整流电路。通过控制SCR的导通角，让导通角从0缓慢增大，实现母线软启，但是SCR可控硅模块成本很高，会使整个产品的成本增加。

二极管整流的UPS：这种UPS主要应用在单相小功率，通过接触器和功率电阻并联，通过功率电阻给母线软启，在母线软启到一定电压后，接触器吸合将功率电阻短路，来实现母线软启。同样，接触器加功率电阻的成本也很高。

总体来说，现有的常用的母线软启方案具有成本过高的问题，因此需要对现有的技术进行进一步地改进，以降低母线软启动的成本。

发明内容

为了解决上述技术问题，本发明的提供一种启动成本低的UPS的带隔离的母线软启电路。

为实现上述目的，本发明采取的技术方案如下：一种应用于UPS的带隔离的母线软启电路，包括功率电路，反馈电路及控制电路，

所述功率电路采用flyback拓扑结构电路，包括mos管Q25、变压器T1和UPS DC BUS整机内部直流母线，所述mos管Q25的G极接驱动脉冲DRV，S极连接电流采样信号I_FEED，所述mos管Q25的D极、母线正极BUS+及电压采样信号V_FEED分别连接在变压器T1的三个输入端，变压器T1的两个输出端分别连接UPS直流母线UPS DC BUS的正极SYS_BUS+和负极SYS_BUS-，所述母线正极BUS+与电压采样信号V_FEED之间连接有二极管D53；

所述反馈电路包括三极管Q28、Q27和Q26，所述三极管Q28、Q27和Q26的E极均接地AGND,所述三极管Q28的B极依次串联连接电阻R10,电容C4以及所述功率电路中的驱动脉冲DRV，三极管Q28的C极分别连接所述功率电路的电压采样信号V_FEED和三极管Q27的B极；所述三极管Q27的C极连接三极管Q26的B极；三极管Q26的C极连接脉冲宽度调制PWM；

所述控制电路包括主控芯片U1,所述U1的输出OUT脚连接所述反馈电路中的驱动脉冲DRV，所述U1的ISNS脚连接所述功率电路中的电流采样信号I_FEED，VREF脚连接MOS管Q29,所述MOS管Q29的G极连接所述反馈电路中的脉冲宽度调制PWM端；

所述功率电路用于对所述电压采样信号V_FEED进行电压采样，电压采样后的信号送到的反馈电路中，经过反馈电路的逻辑变换后，生成脉冲宽度调制PWM信号，生成的PWM信号传送到所述控制电路中，同时V_FEED电压采用信号和I_FEED电流采样信号一起作用于主控芯片U1，使flyback拓扑结构工作于临界模式，随着SYS_BUS+和SYS_BUS-压差的增加，所述V_FEED电压采样信号高电平幅值逐渐增加，所述flyback拓扑结构的开关频率也逐渐增加，当V_FEED电压采样信号高电平幅值和BUS+相同时，反馈电路的D53开通，V_FEED电压采样信号被箝位到BUS+，SYS_BUS+和SYS_BUS-压差达到最大，即UPS直流母线UPS DC BUS电压软启动完成。

优选地，所述功率电路中T1输出端与UPS直流母线UPS DC BUS的正极SYS_BUS+连接有二极管D54。

优选地，所述UPS直流母线UPS DC BUS内部并联有电容C1和C2。

优选地，所述反馈电路中三极管Q28的B极还分别连接有电阻R5和R8，R5的另一端连接所述接地AGND，R8的另一端通过电阻R9连接三极管Q26的B极。

优选地，所述反馈电路中还包括二极管D55和电子R11，所述二极管D55的一端连接电阻R8，另一端连接在所述三极管Q27的B极，所述R11的一端连接在三极管Q27的B极与二极管D55的连接点上另一端接所述VREF端。

优选地，所述主控芯片U1采用的芯片型号为UC3843ANG。

优选地，所述主控芯片U1的引脚RT/CT通过电容C6连接所述接地端AGND。

优选地，所述控制电路中还包括电阻R14和R15，所述R14和R15并联连接，所述R14的一端连接所述引脚RT/CT；另一端连接主控芯片的引脚VREF,所述R15的一端连接所述引脚RT/CT，另一端连接在MOS管Q29的S极。

优选地，所述主控芯片U1包括由电阻RT和电容CT组成的震荡电路以及振荡器Oscillator。

本发明有益的技术效果：本发明通过使用成本低廉的UC3843ANG作为主控芯片，运用flyback拓扑结构的功率电路，通过外围电路的开发设计，使flayback工作在变频临界模式，输出频率变化的电流，保证母线软启效率的同时，大大降低了启动成本。

附图说明

图1为本发明功率电路的电路原理图。

图2为本发明反馈电路的电路原理图。

图3为本发明控制电路的电路原理图。

图4为本发明主控芯片UC3843ANG的内部电路原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例对本发明进行进一步详细说明，但本发明要求保护的范围并不局限于下述具体实施例。

本实施例中，图1图2图3信号的连接关系为相同网络标号端口的信号连接在一起：图1中的DRV、图2中的DRV、图3中的DRV相连接，图1中I_FEED与图3中I_FEED相连接，图1中的V_FEED与图2中V_FEED相连接，图2中的VREF与图3中的VREF相连接，图2中的PWM与图3中的PWM相连接。图1、图2、图3中的所有的AGND相连接，图2、图3中的所有的VCC相连接。图1中的BUS+为直流电源输入，SYS_BUS+和SYS_BUS-输出连接到UPS的直流母线C1、C2。

参考附图1-4，一种应用于UPS的带隔离的母线软启电路，包括功率电路，反馈电路及控制电路，

如图1，所述功率电路采用flyback拓扑结构电路，功率电路包括mos管Q25、变压器T1和UPS DC BUS整机内部直流母线，所述mos管Q25的G极接驱动脉冲DRV，S极连接电流采样信号I_FEED，所述mos管Q25的D极、母线正极BUS+及电压采样信号V_FEED分别连接在变压器T1的三个输入端，变压器T1的两个输出端分别连接UPS直流母线UPS DC BUS的正极SYS_BUS+和负极SYS_BUS-。功率电路中T1输出端与UPS直流母线UPS DC BUS的正极SYS_BUS+连接有二极管D54。

优选地，所述母线正极BUS+与电压采样信号V_FEED之间连接有二极管D53。所述UPS直流母线UPS DC BUS内部并联有电容C1和C2。

如图2所示，所述反馈电路包括三极管Q28、Q27和Q26，所述三极管Q28、Q27和Q26的E极均接地AGND,所述三极管Q28的B极依次串联连接电阻R10,电容C4以及所述功率电路中的驱动脉冲DRV，三极管Q28的C极分别连接所述功率电路的电压采样信号V_FEED和三极管Q27的B极；所述三极管Q27的C极连接三极管Q26的B极；三极管Q26的C极连接脉冲宽度调制PWM。

反馈电路中三极管Q28的B极还分别连接有电阻R5和R8，R5的另一端连接所述接地AGND端，R8的另一端通过电阻R9连接三极管Q26的B极。反馈电路中还包括二极管D55和电子R11，所述二极管D55的一端连接电阻R8，另一端连接在所述三极管Q27的B极，所述R11的一端连接在三极管Q27的B极与二极管D55的连接点上另一端接所述VREF端。

图2中R5、R8、D55、Q28接入，提供一个上电锁死功能，即上电时，VCC通过R12、R8、R10让Q28开通，使Q27关断，让整个拓扑工作在一个初始状态。

图2中C4和R10的接入，是使电路在工作中，当DRV由高电平转低电平时，此时图1中的Q25关断，图2中C4因为存储了能量，快速让Q28开通，使整个逻辑电路更可靠。

如图3所示，所述控制电路包括主控芯片U1,所述U1的输出OUT脚连接所述反馈电路中的驱动脉冲DRV，所述U1的ISNS脚连接所述功率电路中的电流采样信号I_FEED，VREF脚连接MOS管Q29,所述MOS管Q29的G极连接所述反馈电路中的脉冲宽度调制PWM端。

主控芯片U1采用的芯片型号为UC3843ANG，主控芯片U1的引脚RT/CT通过电容C6连接所述接地端AGND。

控制电路中还包括电阻R14和R15，所述R14和R15并联连接，所述R14的一端连接主控芯片U1的引脚RT/CT；另一端连接主控芯片的引脚VREF；R15的一端连接主控芯片U1的RT/CT，另一端连接在MOS管Q29的S极。所述主控芯片U1包括由电阻RT和电容CT组成的震荡电路以及振荡器Oscillator。

本电路的主要工作原理为：功率电路用于对所述电压采样信号V_FEED进行电压采样，电压采样后的信号送到的反馈电路中，经过反馈电路的逻辑变换后，生成脉冲宽度调制PWM信号，生成的PWM信号传送到所述控制电路中，同时V_FEED电压采用信号和I_FEED电流采样信号一起作用于主控芯片U1，使flyback拓扑结构工作于临界模式，随着SYS_BUS+和SYS_BUS-压差的增加，所述V_FEED电压采样信号高电平幅值逐渐增加，所述flyback拓扑结构的开关频率也逐渐增加，当V_FEED电压采样信号高电平幅值和BUS+相同时，反馈电路的D53开通，V_FEED电压采样信号被箝位到BUS+，SYS_BUS+和SYS_BUS-压差达到最大，即UPS直流母线UPS DC BUS电压软启动完成。

当电路开始工作时，UPS的母线电压很低，使得图2中SYS_BUS+到SYS_BUS-压差很小，使得反馈电压V_FEDD很小，无法使Q27开通。而VREF通过R11的接入，给Q27的基极提供一个偏置电流，这样在开始启动时使电路正常工作。

参照图1-4，Flyback拓扑结构电路工作在临界模式及变频模式的详细原理说明如下：

A、主控芯片UC3843ANG(以下简称3843)内部振荡电路原理为：

状态1：图4中Vref通过RT给CT充电，振荡器Oscillator内部的放电电流源(8.3mA关闭),振荡器Oscillator输出低电平，CT两端电压缓慢上升；

状态2：当CT充电至2.8V后，Oscillator内部电流源打开，CT通过8.3mA电流源迅速放电(实际电路中RT阻值很大，RT流过的电流远小于8.3mA，导致CT的充电速度远小于放电速度，从而使CT电压迅速下降)，同时振荡器Oscillator输出高电平；

状态3：当CT放电至1.2V后，Oscillator内部电流源打关闭，Vref通过RT重新给CT充电，振荡器Oscillator输出低电平，回到状态1，依次循环。

B、临界模式变频控制原理为：

状态1：图1中，MOS管Q25开通，I_FEED电压线性上升，同时图3中的Vref通过R14给C6充电，C6电压上升很缓慢，3843内部振荡器Oscillator输出低电平；

状态2：I_FEED电压上升到1V，MOS管Q25关断，此时C6的电压还未到2.8V；

状态3：MOS关断后，图2中V_FEED电压为正，Q27开通，Q26关断；使图3中Q29开通，R14和R15并联。同时图1中D54流过的电流开始线性下降，SYS_BUS+到SYS_BUS-压差为正，UPS直流母线电容C1、C2开始充电，MOS管Q25保持关断状态；

状态4：图3中，Vref通过R14//R15(“//”为并联的意思，“R14//R15”表示R14和R15并联)给C6充电，C6的电压迅速上升到2.8V，此时3843内部振荡器Oscillator输出高电平，MOS管Q25保持关断状态；

状态5：图3中，C6电压到2.8V后，3843内部振荡器8.3mA电流源打开，使C6电压稳定在2.6V(因为R14//R15流过电流和8.3mA相同，使C6必会稳定在2.6V),MOS管Q25保持关断状态；

状态6：图1中，待D54的流过电流降为0后，使图1中变压器T1的N1、N2绕组电压降为0，然后V_FEED电压为0,MOS管Q25保持关断状态；

状态7：图2中V_FEED电压为0后，Q27关断，Q26开通，使图3中Q29关断，使R14和R15解除并联。MOS管Q25保持关断状态；

状态8：图3中，Q29关断即R14和R15解除并联后，C6通过3843内的8.3mA放电，C6电压迅速下降。MOS管Q25保持关断状态；

状态9：图3中C6电压下降到1.2V后，3843内的8.3mA断开，3843内部振荡器Oscillator输出低电平，MOS管Q25重新开通，同时，Vref通过R14再次给C6充电，回到状态1。

在电路开始工作时，图1中SYS_BUS+到SYS_BUS-压差很小，使得D54的电流下降很慢(D54的电流下降时间即为变压器原边MOS管Q25关断时间)。对于变压器原边，由V＝L*△I/△T可知，L和△I不变，在图1中输入电压BUS+一定的情况，△T保持不变，即开通时间恒定。这样，随着SYS_BUS+到SYS_BUS-压差增加，D54的电流下降时间变短，即变压器原边关断时间变短，使开关频率逐变大，最终控制变压器工作BCM模式。

当SYS_BUS+到SYS_BUS-压差增加到一定程度时，使得V_FEED的电压高于BUS+电压，图1中D53开通，使V_FEED被钳至BUS+电压，最终使SYS_BUS+到SYS_BUS-压差被钳位，此时flyback开关频率最大。

根据上述说明书的揭示和教导，本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此，本发明并不局限于上面揭示和描述的具体实施方式，对发明的一些修改和变更也应当落入本发明的权利要求的保护范围内。此外，尽管本说明书中使用了一些特定的术语，但这些术语只是为了方便说明，并不对发明构成任何限制。

Claims (9)

1.一种应用于UPS的带隔离的母线软启电路，包括功率电路，反馈电路及控制电路，其特征在于：

所述功率电路采用flyback拓扑结构电路，包括mos管Q25、变压器T1和UPSDC BUS整机内部直流母线，所述mos管Q25的G极接驱动脉冲DRV，S极连接电流采样信号I_FEED，所述mos管Q25的D极、母线正极BUS+及电压采样信号V_FEED分别连接在变压器T1的三个输入端，变压器T1的两个输出端分别连接UPS直流母线UPSDC BUS的正极SYS_BUS+和负极SYS_BUS-，所述母线正极BUS+与电压采样信号V_FEED之间连接有二极管D53，二极管D53的正极连接电压采样信号V_FEED，负极连接母线正极BUS+；

所述反馈电路包括三极管Q28、Q27和Q26，所述三极管Q28、Q27和Q26的E极均接地AGND,所述三极管Q28的B极依次串联连接电阻R10,电容C4以及所述功率电路中的驱动脉冲DRV，三极管Q28的C极分别连接所述功率电路的电压采样信号V_FEED和三极管Q27的B极；所述三极管Q27的C极连接三极管Q26的B极；三极管Q26的C极连接脉冲宽度调制PWM；

所述控制电路包括主控芯片U1,所述U1的输出OUT脚连接所述反馈电路中的驱动脉冲DRV，所述U1的ISNS脚连接所述功率电路中的电流采样信号I_FEED，VREF脚连接MOS管Q29,所述MOS管Q29的G极连接所述反馈电路中的脉冲宽度调制PWM端；

所述功率电路对电压采样信号V_FEED进行电压采样，采样后的信号传送到所述反馈电路中，经过反馈电路的逻辑变换生成脉冲宽度调制PWM信号，生成的PWM信号传送到所述控制电路中；V_FEED电压采用信号和I_FEED电流采样信号一起作用于主控芯片U1，使flyback拓扑结构工作于临界模式，随着SYS_BUS+和SYS_BUS-压差的增加，所述V_FEED电压采样信号高电平幅值逐渐增加，所述flyback拓扑结构的开关频率也逐渐增加，当V_FEED电压采样信号高电平幅值和BUS+相同时，所述反馈电路的D53开通，V_FEED电压采样信号被箝位到BUS+，SYS_BUS+和SYS_BUS-压差达到最大，即UPS直流母线UPSDC BUS电压软启动完成。

2.如权利要求1所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述功率电路中T1输出端与UPS直流母线UPSDC BUS的正极SYS_BUS+连接有二极管D54，二极管D54的正极连接功率电路中T1输出端，负极连接UPS直流母线UPSDC BUS的正极SYS_BUS+。

3.如权利要求2所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述UPS直流母线UPSDC BUS内部并联有电容C1和C2。

4.如权利要求1所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述反馈电路中三极管Q28的B极还分别连接有电阻R5和R8，R5的另一端连接所述接地AGND，R8的另一端通过电阻R9连接三极管Q26的B极。

5.如权利要求4所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述反馈电路中还包括二极管D55和电子R11，所述二极管D55的负极端连接电阻R8，正极端连接在所述三极管Q27的B极，所述R11的一端连接在三极管Q27的B极与二极管D55的连接点上另一端接所述VREF端。

6.如权利要求1所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述主控芯片U1采用的芯片型号为UC3843ANG。

7.如权利要求6所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述主控芯片U1的引脚RT/CT通过电容C6连接所述接地端AGND。

8.如权利要求7所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述控制电路中还包括电阻R14和R15，所述R14和R15并联连接，所述R14的一端连接所述引脚RT/CT；另一端连接主控芯片的引脚VREF,所述R15的一端连接所述引脚RT/CT，另一端连接在MOS管Q29的S极。

9.如权利要求1所述的一种应用于UPS的带隔离的母线软启电路，其特征在于，所述主控芯片U1包括由电阻RT和电容CT组成的震荡电路以及振荡器Oscillator。

Images