CN110931562A - 碳化硅器件和用于形成碳化硅器件的方法 - Google Patents

碳化硅器件和用于形成碳化硅器件的方法 Download PDF

Info

Publication number
CN110931562A
CN110931562A CN201910891488.4A CN201910891488A CN110931562A CN 110931562 A CN110931562 A CN 110931562A CN 201910891488 A CN201910891488 A CN 201910891488A CN 110931562 A CN110931562 A CN 110931562A
Authority
CN
China
Prior art keywords
silicon carbide
region
doping concentration
body region
net doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910891488.4A
Other languages
English (en)
Inventor
H-J.舒尔策
T.巴斯勒
A.R.施特格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110931562A publication Critical patent/CN110931562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

公开了碳化硅器件和用于形成碳化硅器件的方法。碳化硅器件包括具有前侧掺杂区、体区、和漂移区的晶体管单元。体区包括具有第一平均净掺杂浓度的第一部分以及具有第二平均净掺杂浓度的第二部分。第一部分和第二部分在竖向方向上具有至少50nm的延伸。第一平均净掺杂浓度是第二平均净掺杂浓度的至少两倍，并且第一平均净掺杂浓度是至少1∙1017cm‑3。

Description

碳化硅器件和用于形成碳化硅器件的方法
相关申请。
本申请要求于2018年9月20日提交的题为“Silicon carbide devices andmethods for forming silicon carbide devices（碳化硅器件和用于形成碳化硅器件的方法）”的德国专利申请No.102018123210.1的优先权，该德国专利申请被合并于此。
技术领域
本公开的示例涉及碳化硅器件。进一步的示例涉及用于形成碳化硅器件的方法。
背景技术
如漏致势垒降低的短沟道效应可能由于晶体管的持续缩小而发生。例如，空间电荷区可能从漏极区穿透到体区中并且影响晶体管的阈值电压。
例如，由于漏致势垒降低，晶体管的阈值电压可能减小或者关断特性可能被损害。可能想要的是改进半导体器件或者减少半导体器件中的短沟道效应。
发明内容
一个示例涉及碳化硅器件。碳化硅器件包括晶体管单元。晶体管单元包括具有第一导电类型的前侧掺杂区。晶体管单元包括具有第二导电类型的体区。晶体管单元包括具有第一导电类型的漂移区。体区在竖向方向上被定位在前侧掺杂区和漂移区之间。体区包括具有第一平均净掺杂浓度的第一部分。体区包括具有第二平均净掺杂浓度的第二部分。第一部分被定位在漂移区和第二部分之间。第一部分在竖向方向上具有至少50nm的延伸。第二部分在竖向方向上具有至少50nm的延伸。第一平均净掺杂浓度是第二平均净掺杂浓度的至少两倍。第一平均净掺杂浓度是至少1∙1017cm-3。
进一步的示例涉及碳化硅器件。碳化硅器件包括晶体管单元。晶体管单元包括具有第一导电类型的前侧掺杂区。晶体管单元包括具有第二导电类型的体区。晶体管单元包括具有第一导电类型的漂移区。体区在竖向方向上被定位在前侧掺杂区和漂移区之间。体区包括具有第一平均净掺杂浓度的第一部分。体区包括具有第二平均净掺杂浓度的第二部分。体区包括具有第三平均净掺杂浓度的第三部分。第一部分被定位在漂移区和第二部分之间。第二部分被定位在第一部分和第三部分之间。第一部分在竖向方向上具有至少50nm的延伸。第二部分在竖向方向上具有至少50nm的延伸。第三部分在竖向方向上具有至少50nm的延伸。第一平均净掺杂浓度是第二平均净掺杂浓度的至少两倍。第三平均净掺杂浓度是第二平均净掺杂浓度的至少两倍。
根据实施例，用于形成碳化硅器件的方法包括利用第一注入剂量将第一掺杂剂注入到碳化硅衬底中，以形成碳化硅器件的晶体管的体区的第一部分。体区的第一部分在竖向方向上在体区内具有至少50nm的延伸。方法进一步包括利用第二注入剂量将第二掺杂剂注入到碳化硅衬底中，以形成体区的第二部分。第一注入剂量是第二注入剂量的至少两倍，并且是至少2∙1012cm-2。
附图说明
将在下面仅通过示例的方式并且参照随附各图来描述装置和/或方法的一些示例，在各图中
图1示出具有包括至少两个部分的体区的碳化硅器件的实施例的示意性横截面；
图2示出具有包括至少三个部分的体区的碳化硅器件的实施例的示意性横截面；
图3示出根据实施例的用于形成碳化硅器件的方法的流程图；
图4示出具有间隔区的碳化硅器件的实施例的示意性横截面；以及
图5示出根据实施例的碳化硅器件的示意性掺杂轮廓。
具体实施方式
现在将参照其中图示了一些示例的随附附图更完整地描述各种示例。在各图中，为清楚起见可能夸大线、层和/或区的厚度。
因此，虽然进一步的示例能够有各种修改和替换的形式，但是在各图中示出其中的一些示例并且随后将对其进行详细描述。然而，这种详细描述并不把进一步的示例限制于所描述的特定形式。进一步的示例可以覆盖落在本公开的范围内的所有修改、等同物、以及替换。贯穿于各图的描述，相同或者同样的数字指代同样或者相似的元件，当被相互比较时所述元件可以被相同地或者以修改的形式实现，同时提供相同或者相似的功能。
将理解的是，当元件被称为“连接”或者“耦合”到另一个元件时，所述元件可以被直接连接或者耦合或者经由一个或多个中间元件进行连接或者耦合。如果两个元件A和B是使用“或者”组合的，则如果没有另外明确或者隐含地限定的话，这要被理解成公开所有可能的组合，即，仅有A、仅有B、以及A和B。用于相同组合的替换的措辞是“A和B中的至少一个”或者“A和/或B”。在经过必要修改之后，所述措辞适用于多于两个元件的组合。
在此为了描述示例的目的而使用的术语没有要针对进一步的示例进行限制的意图。无论何时使用了诸如“一”、“一个”和“该”的单数形式，并且仅使用单个元件既不是明确地也不是隐含地被限定为强制性的，进一步的示例还可以使用多个元件来实现相同的功能。同样，当功能随后被描述为使用多个元件来实现时，进一步的示例可以使用单个元件或者处理实体来实现相同的功能。将进一步理解的是，当使用术语“包括”、“含有”、“具有”、“具备”、“包含”、“包含有”、“包括有”和/或“含括”时，指定所声明的特征、整体、步骤、操作、处理、动作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、处理、动作、元件、组件和/或它们的任何组的存在或者添加。
除非另外限定，否则所有术语（包括技术和科学术语）在此是按其在示例所属的领域中的普通含义来使用的。
在例如碳化硅（SiC）器件的半导体器件中，空间电荷区可能穿透到晶体管的体区中，从而在这些晶体管处可能发生漏致势垒降低。短沟道效应可能显著地影响晶体管的阈值电压，并且可能损害碳化硅器件的电特性。
可以通过在下面描述的示例来提供用于减少空间电荷区到体区中的穿透的构想。通过减少空间电荷区到晶体管的体区中的穿透，可以减小漏致势垒降低，并且可以改进碳化硅器件的电特性。
图1示出根据示例性实施例的碳化硅器件100的示意性横截面。碳化硅器件100可以包括晶体管单元。所述晶体管单元可以包括具有第一导电类型的前侧掺杂区110。该前侧掺杂区110可以是晶体管单元的源极区或者漏极区。前侧掺杂区110可以被定位在碳化硅器件100的碳化硅衬底内，例如与碳化硅衬底的表面相邻。例如，前侧掺杂区110的上表面可以形成碳化硅衬底的表面的一部分。
晶体管单元可以包括具有第二导电类型的体区120。第二导电类型可以是与第一导电类型相反的导电类型。第一导电类型可以是造成n掺杂区的n型，并且第二导电类型可以是造成p掺杂区的p型，或者反之亦然。
晶体管单元可以包括例如具有第一导电类型的漂移区130。例如，漂移区130可以与体区120相邻地定位，从而在体区120和漂移区130之间存在pn结。
例如在竖向方向上，体区120可以被定位在前侧掺杂区110和漂移区130之间。替换地，体区120可以在与竖向方向相差至多8度—例如至少2度和/或至多6度（例如相差4度）—的方向上被定位在前侧掺杂区110和漂移区130之间（例如在竖向晶体管单元的情况下）。体区120可以与前侧掺杂区110相邻地定位，从而在体区120和前侧掺杂区110之间存在pn结。
例如，可以正交于碳化硅衬底的前侧表面和/或背侧表面来测量各层的竖向方向以及竖向尺寸或者厚度。
例如，碳化硅器件100的晶体管单元可以是竖向晶体管单元，并且前侧掺杂区110、体区120、以及漂移区130可以是在碳化硅衬底内竖向地布置的（例如，以堆叠的方式或者一个在另一个之上）。图1附加地示出在针对竖向晶体管单元的沟槽中的具有栅极绝缘层150和栅极电极160的栅极沟槽。
例如，体区120可以包括若干个掺杂部分。体区120可以包括例如具有第一平均净掺杂浓度的第一部分121。体区120可以包括例如具有第二平均净掺杂浓度的第二部分122。第一部分121可以被定位在漂移区130和第二部分122之间。例如，第一部分121可以在竖向方向上被定位在漂移区130和第二部分122之间。
例如在竖向方向上或者在与竖向方向相差至多8度的方向上，体区120的第一部分121可以在体区120内具有至少50nm（或者至少70nm、至少100nm、至少150nm、或者至少200nm）的延伸。此外或者作为替换，在竖向方向上或者在与竖向方向相差至多8度的方向上，体区120的第二部分122可以在体区120内具有至少50nm（或者至少100nm、至少200nm、或者至少300nm）的延伸。在此并且在下文中，掺杂区的一部分—例如体区的一部分—的延伸可以是所述部分的半峰全宽（FWHM）。
竖向方向可以从前侧掺杂区110延伸至漂移区130。从前侧掺杂区110至漂移区130的方向和/或竖向方向可以是与在晶体管单元的体区120和栅极绝缘层150之间的界面平行的方向。例如，体区的第一部分121在竖向方向上和/或在平行于在体区120和栅极绝缘层150之间的界面的方向上可以具有至多300nm（或者至多200nm、或者至多150nm）的延伸。例如，延伸的方向可以是竖向方向，或者可以与竖向方向相差至少2度和/或至多6度（例如，相差4度），例如如果界面关于竖向方向倾斜的话。如果晶体管单元是竖向晶体管单元，则第一部分121可以具有至少50nm的主要竖向延伸。
例如，第二平均净掺杂浓度可以与第一平均净掺杂浓度不同。例如，第一平均净掺杂浓度可以是第二平均净掺杂浓度的至少两倍（或者至少三倍、至少五倍、或者至少10倍）和/或是第二平均净掺杂浓度的至多20倍（或者至多10倍）。例如，第一平均净掺杂浓度可以是至少1∙1017cm-3（或者至少3∙1017cm-3，或者至少7∙1018cm-3）和/或至多2∙1018cm-3（或者至多8∙1017cm-3，或者至多5∙1018cm-3）。
例如，具有相对小的延伸—例如竖向延伸—的第一部分121可以提供场停止，以防在操作期间空间电荷区从漂移区130穿透到晶体管单元的体区120中。因此，例如，可以在碳化硅器件100的晶体管内减少漏致势垒降低。可以避免或者减少晶体管的阈值电压的降低。例如，可以通过提供第一部分121来改进碳化硅器件100的晶体管或者晶体管单元的开关特性。
例如，晶体管单元可以包括栅极绝缘层。体区120的至少第二部分122可以与晶体管单元的栅极绝缘层150相邻地定位和/或相接触。
体区120的第一部分121可以与晶体管单元的栅极绝缘层150相邻地定位（例如，直接相邻）和/或相接触。替换地，间隔区（在图1的实施例中未描绘）可以被定位在晶体管单元的体区120的第一部分和栅极绝缘层150之间。间隔区可以将第一部分121与栅极绝缘层150分离。通过提供间隔区，可以避免体区120的第一部分121与栅极绝缘层之间的直接接触。通过保持体区120的第一部分121与栅极绝缘层分离，可以将第一部分121对晶体管阈值电压的影响保持为低。
例如，间隔区可以是具有第一导电类型的掺杂区。例如，间隔区也是包括漂移区的第一导电类型的公共掺杂区的一部分。间隔区与漂移区相比可以具有更高的掺杂浓度。也就是说，间隔区也可以是包括漂移区的第一导电类型的公共掺杂区的一部分，其中在所述部分中掺杂浓度增加。例如，间隔区可以具有与碳化硅器件的电流扩展区的掺杂浓度相似或者相同的掺杂浓度。
替换地，间隔区可以具有第二导电类型。在这种情况下，间隔区的平均净掺杂浓度可以低于第一平均净掺杂浓度。例如，间隔区的平均净掺杂浓度可以是第一平均净掺杂浓度的至多50%（或者至多40%，或者至多30%）。例如，间隔区的平均净掺杂浓度可以与第二平均净掺杂浓度相差少于10%的第二平均净掺杂浓度。
例如，在体区120的第一部分121和栅极绝缘层150之间的距离（例如最小距离和/或横向距离）可以是至少20nm（或者至少50nm、至少100nm、或者至少200nm）和/或至多500nm（或者至多300nm、或者至多200nm）。在第一部分121和栅极绝缘层150之间的距离可以是由在第一部分121和栅极绝缘层150之间的间隔区引起的。
例如，在体区120的第一部分121内的至少80%（或者至少90%）的掺杂原子可以是铝原子或者镓原子中的至少一种。一般来说，掺杂原子可以对于例如晶体管单元的电特性具有影响（例如，有意的影响）。掺杂原子可以是例如在晶体管单元的操作模式中充当施主和/或受主的电活性原子。在碳化硅衬底内的铝原子或者镓原子中的至少一种的扩散可以是可忽略不计的。由于没有扩散，例如，可以实现第一部分121的小的高度（或者竖向延伸）。
例如，在体区120的第二部分122内的至少80%（或者至少90%）的掺杂原子可以是硼原子、二氟化硼分子、氟原子或者氯原子中的至少一种。例如，通过使用用于第二部分122的掺杂的硼原子，可以改进第二部分122内的沟道迁移率。例如，因为硼原子可以在碳化硅衬底内扩散，所以可以利用低数量的注入形成第二部分122。进一步地，氟（例如，来自二氟化硼分子或者来自氟原子）可以使在栅极绝缘层和碳化硅衬底之间的界面处的所谓的“悬空键”饱和。
例如，碳化硅器件100可以进一步包括体区120的第三部分（未描绘在图1的实施例中）。体区的第三部分可以具有第三平均净掺杂浓度。例如，在竖向方向上或者在与竖向方向相差至多8度的方向上，第三部分可以在体区内具有至少50nm的延伸。体区120的第三部分可以被定位在体区120的第二部分122和前侧掺杂区110之间。例如，第三部分可以至少部分地限定碳化硅器件的晶体管单元的阈值电压。然而，阈值电压还可以被碳化硅器件的其它部分或者区（诸如例如，第二部分）来限定。
例如，第三平均净掺杂浓度可以高于第一平均净掺杂浓度。第三平均净掺杂浓度可以是第二平均净掺杂浓度的至少两倍（或者至少三倍、至少五倍、或者至少10倍）和/或第二平均净掺杂浓度的至多30倍（或者至多20倍、或者至多10倍）。典型地，第三平均净掺杂浓度是第二平均净掺杂浓度的至少10倍和至多20倍。与第二平均净掺杂浓度相比更高的第三平均净掺杂浓度可以导致体区的改进的接触。进一步地，高的第三平均净掺杂浓度可以支持对由于短路情况下的寄生npn晶体管所致的意外接通的抑制（所谓的抗闩锁）。替换地，第三平均净掺杂浓度可以低于第一平均净掺杂浓度。例如，这可以是包括掺杂区的碳化硅器件的实施例中的情况。
在体区120内提供第三部分可以在体区120内造成从第一部分121至第三部分的阱形的掺杂轮廓，因为中间的第二部分122的掺杂浓度可以低于第一部分121和第三部分的掺杂浓度。
例如，在体区的第三部分内的至少80%（或者至少90%）的掺杂原子可以是硼原子、二氟化硼分子、氟原子或者氯原子中的至少一种，或者在体区的第三部分内的至少80%（或者至少90%）的掺杂原子可以是硼原子或者铝原子中的至少一种。在第三部分内的硼原子可以引起碳化硅器件100的晶体管的阈值电压的改进的稳定性。
例如，如果体区120的第一部分121与晶体管单元的栅极绝缘层相邻地定位，则在体区的第三部分内的第一最大净掺杂浓度可以被实现为高于在体区的第一部分内的第二最大净掺杂浓度。在第一部分121的第二最大净掺杂浓度低于第三部分的第一最大净掺杂浓度的情况下，第一部分121可能不影响或者不显著地影响晶体管的阈值电压。
例如，碳化硅器件100可以包括例如具有第一导电类型的电流扩展区（未在图1的实施例中描绘）。电流扩展区可以被定位在体区120和漂移区130之间。电流扩展区的平均净掺杂浓度可以是漂移区130的平均净掺杂浓度的至少两倍。例如，电流扩展区可以竖向地延伸超过至少200nm（或者至少500nm，或者至少800nm）。
例如，碳化硅器件100可以进一步包括例如具有第一导电类型的晶体管单元的漏极区（未在各图中所示出的部分中示出），例如其中漏极区的平均净掺杂浓度是漂移区130的平均净掺杂浓度的至少30倍或者甚至至少100倍。漏极区可以被定位在碳化硅衬底的背侧处。背侧可以与前侧相对。附加地，可以在漏极层和漂移区带之间实现第一导电类型的缓冲层。缓冲层的厚度可以是至少1μm并且至多30μm。缓冲层的掺杂浓度可以是至少1∙1017cm-3并且至多8∙1018cm-3。
例如，碳化硅器件的晶体管单元可以包括沟槽栅极。沟槽栅极可以包括被定位在栅极沟槽中的栅极电极和栅极绝缘层。例如，晶体管（例如，晶体管单元）可以仅被布置在沟槽栅极的一侧处（例如，如在图4中示出的那样）。在这种情况下，沟槽栅极的第一侧壁可以与晶体管单元邻接。相对的第二侧壁可以不含晶体管单元。替换地，碳化硅器件的晶体管单元可以定位在沟槽栅极的两侧上，从而体区可以定位在沟槽栅极的相对的两侧处。例如，每个体区的至少一个部分可以与沟槽栅极的相应的侧壁—例如沟槽栅极的栅极绝缘层—相接触。
例如，除了栅极电极之外，第二电极也可以被定位在栅极沟槽的底部处。第二电极可以被用于接触与沟槽的底部相邻地定位和/或被定位在沟槽的底部之下的屏蔽掺杂区。屏蔽掺杂区可以具有第二导电类型。例如，第二电极可以被连接到或者可连接到与栅极电极（例如，源极电压）不同的电压（例如，源极电压）。
碳化硅器件100的晶体管单元可以是晶体管布置中的多个晶体管单元中的晶体管单元。例如，晶体管单元可以包括一个或多个源极区（例如，沿栅极分布或者定位）、至少一个体区和栅极（例如定位在延伸到半导体衬底中的栅极沟槽内的沟槽栅极）。进一步地，多个晶体管单元中的晶体管单元可以共享公共的（共同的）漂移区和/或公共的漏极区（例如，如果晶体管单元是MOSFET单元）或者公共的集电极区（例如，如果晶体管单元是IGBT单元）。
碳化硅器件100的晶体管和/或晶体管布置（例如，绝缘栅场效应晶体管IGFET、金属氧化物半导体场效应晶体管MOSFET或者绝缘栅双极晶体管IGBT）可以是竖向晶体管结构，其在碳化硅衬底的前侧表面和碳化硅衬底的背侧表面之间传导电流。例如，碳化硅器件的晶体管布置包括连接到源极布线结构的多个源极掺杂区、连接到栅极布线结构的多个栅极电极或栅极电极网格、以及背侧漏极金属化。
碳化硅器件100可以是功率半导体器件。功率半导体器件或者功率半导体器件的电结构（例如，碳化硅器件100的晶体管单元）可以具有多于100V或者多于500V或者多于1kV的击穿电压或者阻断电压。
图2示出根据实施例的碳化硅器件200的示意性横截面。碳化硅器件200可以包括晶体管单元，例如，包括前侧掺杂区210。前侧掺杂区210可以具有第一导电类型。晶体管单元可以包括具有第二导电类型的体区220，和/或具有第一导电类型的漂移区230。体区220可以例如在竖向方向上被定位在前侧掺杂区210和漂移区230之间。
体区220可以包括例如具有第一平均净掺杂浓度的第一部分221。体区220可以包括例如具有第二平均净掺杂浓度的第二部分222，和/或例如具有第三平均净掺杂浓度的第三部分223。
第一部分221可以被定位在漂移区230和第二部分222之间。第二部分222可以被定位在第一部分221和第三部分223之间。第一部分221和/或第二部分222和/或第三部分223可以在竖向方向上各自具有至少50nm的延伸。例如，竖向方向可以是从前侧掺杂区延伸到漂移区的方向。
第一平均净掺杂浓度可以是第二平均净掺杂浓度的至少两倍。第三平均净掺杂浓度可以是第二平均净掺杂浓度的至少两倍。
例如，第三部分223可以与前侧掺杂区域210相邻地定位。在示例中，第一部分221、第二部分222、以及第三部分223可以是在体区220内竖向地布置的，例如，被布置为竖向的堆叠，例如，被布置在碳化硅器件200的竖向晶体管中。
第一平均净掺杂浓度可以是第二平均净掺杂浓度的至少两倍。第三平均净掺杂浓度可以是第二平均净掺杂浓度的至少两倍。
与在上面或者在下面描述的实施例有关地提及更多细节和方面。在图2中示出的实施例可以包括一个或多个可选的附加特征，所述一个或多个可选的附加特征对应于与在上面或者在下面（例如，图1或者图3至图5）描述的一个或多个实施例的所提出的构想有关地提及的一个或多个方面。
一些实施例涉及具有包括如关于图1或者图2描述的体区的晶体管的半导体器件。在这些示例中，代替碳化硅，可以在另外的宽带隙半导体衬底中提供体区。例如，宽带隙半导体衬底可以具有大于2eV—例如大于3eV—的带隙。例如，宽带隙半导体衬底可以是金刚石（C）衬底、基于氮化镓（GaN）的半导体衬底。
图3示出根据实施例的用于形成碳化硅器件的方法300的流程图。方法300可以被用于形成如在此描述的碳化硅器件的实施例。
方法300可以包括利用第一注入剂量将第一掺杂剂注入310到碳化硅衬底中，以形成碳化硅器件的晶体管的体区的第一部分。体区的第一部分可以在竖向方向—例如从晶体管的前侧掺杂区至晶体管的漂移区的方向—上在体区内具有至少50nm的延伸。
进一步地，方法300可以包括利用第二注入剂量将第二掺杂剂注入320到碳化硅衬底中，以形成体区的第二部分。第二部分可以与第一部分相邻地形成。例如，体区的第二部分可以在体区内具有至少50nm的延伸。
例如，第一注入剂量可以是第二注入剂量的至少两倍。第一注入剂量可以是至少2∙1012cm-2。注入剂量可以根据掺杂部分的延伸进行适配，例如，可以选择注入剂量，从而第一部分的掺杂浓度是第二部分的掺杂浓度的至少两倍。
方法300可以进一步包括形成晶体管的与体区相邻的前侧掺杂区。前侧掺杂区可以具有第一导电类型。例如，体区的第一部分可以在从前侧掺杂区至晶体管的漂移区的方向上在体区内具有至少30nm的延伸。
例如，利用与用于注入第二掺杂剂的第二注入能量相比更高的第一注入能量来注入第一掺杂剂。
进一步地，可以通过利用与第二注入能量相比更低的第三注入能量将第三掺杂剂注入到碳化硅衬底中来形成体区的第三部分。例如，为了形成第二部分（和/或第一部分和/或第三部分），可以例如利用不同的注入能量和/或不同的注入剂量来执行一个或多个注入处理。
根据一方面，方法300可以包括形成330用于注入第一掺杂剂的掩模，从而在距晶体管的栅极绝缘层的一定距离处形成体区的第一部分。可以在注入第一掺杂剂之前执行掩模的形成330。例如，体区的第一部分可以被形成为具有至少20nm（或者至少50nm）和/或至多500nm（或者至多300nm）的距栅极绝缘层的最小距离。
与在上面或者在下面描述的实施例有关地提及更多细节和方面。在图3中示出的实施例可以包括如下的一个或多个可选的附加特征：所述一个或多个可选的附加特征对应于与在上面或者在下面（例如，图1至图2或者图4至图5）描述的一个或多个实施例的所提出的构想有关地提及的一个或多个方面。
图4示出碳化硅器件490的示意性横截面。即使图4的碳化硅器件490被描绘成n沟道晶体管器件，也可以例如通过将相应的掺杂类型从n改变成p来实现p沟道晶体管器件，并且反之亦然。
碳化硅器件490可以是与有关于图1和/或图2描述的实现相似地实现的。碳化硅器件490包括晶体管，该晶体管包括在竖向上定位在前侧掺杂区480（其可以是高n掺杂的源极区480）和轻n掺杂的漂移区和/或电流扩展区n2之间的体区。体区包括第一部分p1（例如，场停止）、第二部分p2、以及如与图1和/或图2有关地描述的那样实现的可选的第三部分p3。
碳化硅器件490包括具有栅极沟槽的沟槽栅极。例如，沟槽栅极的栅极绝缘层412被定位在体区和栅极电极410之间，所述栅极电极410定位在栅极沟槽中。在晶体管的操作模式中，可以通过施加于栅极电极410的栅极电压来控制通过晶体管的沟道区470的电流流动。
间隔区400可以在横向上定位在体区的第一部分p1和栅极绝缘层412之间。
碳化硅器件的高p掺杂区460可以与在栅极结构的第二侧壁处的栅极绝缘层412相邻地定位，所述第二侧壁与沟槽栅极的与晶体管的体区相邻地定位的第一侧壁相对。高p掺杂区460沿着沟槽栅极的第二侧壁从沟槽栅极的底部延伸到高n掺杂区420和/或延伸到前侧表面。进一步地，高p掺杂的屏蔽区462可以被定位在栅极沟槽的底部处。高p掺杂的屏蔽区462可以与高p掺杂区460接触或者是高p掺杂区460的一部分。
高n掺杂区420可以沿着沟槽栅极的第二侧壁从高p掺杂区460延伸到碳化硅衬底的前侧表面。高n掺杂区420可以与前侧掺杂区480同时形成。例如，高n掺杂区420可以电连接到前侧掺杂区480。
与在上面或者在下面描述的实施例有关地提及更多细节和方面。在图4中示出的实施例可以包括如下的一个或多个可选的附加特征：所述一个或多个可选的附加特征对应于与在上面或者在下面（例如，图1至图3或者图5）描述的一个或多个实施例的所提出的构想有关地提及的一个或多个方面。
图5示出碳化硅器件的示意性掺杂轮廓500。掺杂轮廓500示出在碳化硅器件的不同区内在深度WB上的施主NB和受主NA的净掺杂浓度（例如，沿着在图4中示出的横截面450）。例如，掺杂轮廓500是竖向掺杂轮廓。例如，在图5中示出的掺杂轮廓可以关于具有p型体区的n沟道的基于碳化硅（SiC）的器件进行优化。
掺杂轮廓500示出在晶体管的前侧掺杂区510（例如，n型源极区或者n+源极512）、体区520、电流扩展区522（其可以是n掺杂的）以及漂移区带532（其可以是n掺杂的）中的相对掺杂浓度。体区520是p掺杂的。体区520可以包括三个组件（例如，以沿着竖向方向从前侧起的顺序来看）：第三部分p3（例如，包括硼原子）、第二部分p2（例如，包括硼原子）以及第一部分p1（例如，包括铝原子并且提供场停止）。
体区的第一部分p1可以具有非常短的竖向延伸。第一部分p1可以具有与体区520的场停止区带相似的效果，例如，以防碳化硅器件的空间电荷区动态地穿透到体区520中。第一部分p1可以包括铝原子或者镓原子中的至少一种作为掺杂原子。
第二部分p2可以具有中等的竖向延伸。第二部分p2基本上可以限定沟道电阻。第二部分p2具有与第一部分p1相比更低的掺杂浓度。第二部分可以例如包括硼作为掺杂原子。
第三部分p3可以具有相对窄的竖向延伸。第三部分p3可以至少部分地限定阈值电压。进一步地，如果第二导电类型是p型，则在高能量短路和/或雪崩的情况下第三部分p3可以减小针对空穴的电阻路径，因此支持对寄生npn晶体管的接通的抑制。例如，第三部分p3具有与第二部分p2相比更高的掺杂浓度，并且可以通过硼注入来形成。
第一部分可以通过注入铝作为掺杂原子来实现，铝可以充当受主原子。铝原子可以示出可忽略不计的扩散。因此，实现第一部分的短的竖向延伸可以是可能的。第一部分的竖向半宽（即，第一部分在竖向方向上的FWHM）可以在至少50nm和至多300nm之间，例如在至少70nm和至多200nm之间。注入剂量可以被改变，从而有效地防止空间电荷区的穿透。例如，注入剂量可以在每平方厘米1∙1012 和5∙1013个原子之间的范围内，典型地在每平方厘米2∙1012 和2∙1013个原子之间。在基于硅的功率半导体内，这样的窄的第一部分（例如，窄的场停止区）可能是由于在随后的处理步骤中的可能不可忽略不计的扩散而难以实现的。
在体区的第一部分的最大掺杂浓度低于或者等于体区的第三部分的最大掺杂浓度的情况下，第一部分可以延伸达到栅极绝缘层而不影响阈值电压。然而，如果第一部分的最大掺杂浓度超过第三部分的最大掺杂浓度，则可以在第一部分和栅极绝缘层之间提供一定间距（例如，经由间隔区），以防止第一部分对于阈值电压的影响。例如，间隔区的横向宽度可以在至少20nm和至多500nm之间的范围内，典型地在至少50nm和至多300nm之间的范围内。
体区的第二部分可以通过硼掺杂来实现。硼掺杂还可以在一定程度上延伸到漂移区中。硼掺杂可以造成若干效果：（i）可以要求更少的注入步骤，因为在随后的高温处理期间，硼的扩散（其可能不是可忽略不计的）可以导致注入轮廓的竖向拖尾效应。（ii）附加地，在硼掺杂区中，可以获得改进的沟道迁移率。（iii）进一步地，硼掺杂（例如，在漂移区带中的部分硼掺杂原子）在适合的尺寸的情况下可以引起复合效应，该复合效应可以造成所谓的双极漂移的减少。可选地，第二部分还可以包含铝原子或者镓原子中的至少一种作为掺杂原子。
体区的第三部分可以包括铝原子单独作为掺杂原子，或者在一些示例中包括铝原子与硼原子和/或镓原子的组合作为掺杂原子。仅作为示例，在图5中，虽然将硼用作为用于第三部分的掺杂剂，但是在该区带中的掺杂原子的实质部分可以是铝原子。硼的使用可以带来关于阈值电压的稳定性的进一步的效果：在碳化硅衬底的处理期间，氢可以被引入到半导体中，并且可以形成受主-氢络合物。如果所述络合物由于电流或者温度而溶解，则这可能导致阈值电压的不稳定。作为硼-氢络合物与铝-氢络合物相比的更高的结合能的结果，在硼作为掺杂原子的情况下可以实现在操作中的阈值电压的增加的稳定性。
可选地，替代硼作为掺杂原子，可以例如使用二氟化硼（BF2）分子作为第二部分中的掺杂原子。氟可以具有能够以稳定并且高效的方式使在栅极绝缘层和碳化硅衬底之间的界面处的“悬空键”饱和的特性。被利用氢饱和的悬空键可能在例如类似增加的温度和/或高电流密度的应力下不太稳定。
氟，例如二氟化硼，还可以独立于体区中的第一部分的存在来利用。因此碳化硅器件可以在体区中不含第一部分。在这种情况下，可以存在第二部分和/或第三部分，其中第二部分和/或第三部分包括氟作为掺杂原子。可选地，可以替换地或者附加地将氟原子或者氯原子优选地通过注入到衬底表面中来用作为不包含硼的离子。
与在上面或者在下面描述的实施例有关地提及更多细节和方面。在图5中示出的实施例可以包括如下的一个或多个可选的附加特征：所述一个或多个可选的附加特征对应于与在上面或者在下面（例如，图1至图4）描述的一个或多个实施例的所提出的构想有关地提及的一个或多个方面。
示例涉及用于减小碳化硅器件中的漏致势垒降低或者短沟道效应的构想。可能想要的是在基于碳化硅的器件的操作期间使空间电荷区到这些器件的p本体中的穿透最小化。这样，可以显著地减小漏致势垒降低（DIBL）。在高的漏极—源极电压的情况下，过度的漏致势垒降低可能使器件的阈值电压下降得太多。例如，在DC链路电压接近于应用电压的情况下，这可能引起高的短路电流。进一步地，在一些实施例中，可能不合期望地影响关断性能，因为其中在高的过电压漏致势垒降低的情况下高电感性开关可能更快地切断沟道。器件可能“更激烈地”开关并且可能发生强的连续LC振荡。这对于例如必须以高的并联切换度对高电流进行开关的高压碳化硅器件而言可能是有危害的。
深p屏蔽结构可以被实现为更窄（p空穴减少），但是这可能引起RDS,on的强烈增加。
例如，当高电流应用与高电感电路一起使用（例如，牵引应用）时，可以通过减少场对沟道区域（例如，沟道区）的穿透并且利用所得到的DIBL弱化来实现在耗电器大小上的改进的（例如更软的）开关性能。例如，通过使用所提出的构想，可以用于IGBT的标准的一级栅极驱动器可以是可应用的。进一步地，可以实现低短路电流，这可以增加短路鲁棒性。
示例涉及针对基于碳化硅的器件的特定掺杂轮廓（例如，在图5中示出的掺杂轮廓）的实现，这可以抵消例如在器件的操作期间空间电荷区到p本体中的穿透。
可以通过使用借助于扩展电阻测量或者二次离子质谱SIMS分析的掺杂轮廓分析来检测所提出的构想。例如，所提出的构想可以被应用于各种功率半导体器件。
与先前详述的示例和各图中的一个或多个一起被提及并且描述的各方面和特征也可以与其它示例中的一个或多个进行组合，以便替代其它示例的类似特征或者以便附加地将所述特征引入到其它示例。
描述和附图仅图示本公开的原理。更进一步地，在此记述的所有示例主要是有明确地仅用于说明性目的的意图，以帮助读者理解本公开的原理和由（多个）发明人为推动技术发展而贡献的构想。在此记述本公开的原理、各方面、和示例的所有陈述及其特定示例有涵盖其等同物的意图。
要理解除非例如出于技术原因而另外明确地或者隐含地声明，否则在说明书或者权利要求书中公开的多个动作、处理、操作、步骤或者功能的公开可以不被解释为要在特定的顺序之内。因此，多个动作或者功能的公开将不把这些动作或者功能限制于特定的顺序，除非这样的动作或者功能是出于技术原因而不可互换的。更进一步地，在一些示例中，单个动作、功能、处理、操作或者步骤可以包括或者可以被相应地分解成多个子动作、子功能、子处理、子操作、或者子步骤。除非明确地排除，否则这样的子动作可以被包括在该单个动作的公开中并且可以是该单个动作的公开的一部分。
更进一步地，随后的权利要求由此被合并到详细的描述中，其中每个权利要求可以作为分离的示例独立存在。虽然每个权利要求可以作为分离的示例独立存在，但是要注意，虽然从属权利要求可以在权利要求书中指代与一个或多个其它权利要求的特定组合，但是其它示例也可以包括从属权利要求与每个其它从属权利要求或者独立权利要求的主题的组合。除非声明没有进行特定组合的意图，否则在此明确地提出这样的组合。更进一步地，有还将权利要求的特征包括到任何其它独立权利要求中的意图，即便没有使该权利要求直接从属于所述的独立权利要求。

Claims (20)

1.一种碳化硅器件，包括：
晶体管单元，晶体管单元包括：具有第一导电类型的前侧掺杂区；具有第二导电类型的体区；以及具有第一导电类型的漂移区，体区在竖向方向上被定位在前侧掺杂区和漂移区之间，
其中体区包括具有第一平均净掺杂浓度的第一部分和具有第二平均净掺杂浓度的第二部分，第一部分被定位在漂移区和第二部分之间，
其中第一部分在竖向方向上具有至少50nm的延伸，
其中第二部分在竖向方向上具有至少50nm的延伸，
其中第一平均净掺杂浓度是第二平均净掺杂浓度的至少两倍，以及
其中第一平均净掺杂浓度是至少1∙1017cm-3。
2.根据权利要求1所述的碳化硅器件，
其中晶体管单元包括栅极绝缘层，其中至少第二部分被定位为相邻于栅极绝缘层。
3.根据权利要求1所述的碳化硅器件，
其中在第一部分内的至少80%的掺杂原子是铝原子或者镓原子中的至少一种。
4.根据权利要求1所述的碳化硅器件，
其中在第二部分内的至少80%的掺杂原子是硼原子、二氟化硼分子、氟原子、或者氯原子中的至少一种。
5.根据权利要求2所述的碳化硅器件，
其中体区包括具有第三平均净掺杂浓度的第三部分，其中第三部分被定位在第二部分和前侧掺杂区之间，
其中第三部分在竖向方向上具有至少50nm的延伸，以及
其中第三平均净掺杂浓度是第二平均净掺杂浓度的至少两倍。
6.根据权利要求5所述的碳化硅器件，
其中在体区的第三部分内的至少80%的掺杂原子是硼原子、铝原子或者镓原子中的至少一种。
7.根据权利要求5所述的碳化硅器件，
其中第一部分被定位为相邻于栅极绝缘层，其中在第三部分内的第一最大净掺杂浓度高于在第一部分内的第二最大净掺杂浓度。
8.根据权利要求1所述的碳化硅器件，
其中体区包括第三部分，并且
其中晶体管单元包括栅极绝缘层，其中第一部分、第二部分或者第三部分中的至少一个被定位为相邻于栅极绝缘层。
9.一种碳化硅器件，包括：
晶体管单元，晶体管单元包括：具有第一导电类型的前侧掺杂区；具有第二导电类型的体区；以及具有第一导电类型的漂移区，体区在竖向方向上被定位在前侧掺杂区和漂移区之间，
其中体区包括：具有第一平均净掺杂浓度的第一部分；具有第二平均净掺杂浓度的第二部分；以及具有第三平均净掺杂浓度的第三部分，
第一部分被定位在漂移区和第二部分之间，第二部分被定位在第一部分和第三部分之间，
其中第一部分在竖向方向上具有至少50nm的延伸，其中第二部分在竖向方向上具有至少50nm的延伸，其中第三部分在竖向方向上具有至少50nm的延伸，以及
其中第一平均净掺杂浓度是第二平均净掺杂浓度的至少两倍，其中第三平均净掺杂浓度是第二平均净掺杂浓度的至少两倍。
10.根据权利要求9所述的碳化硅器件，
其中晶体管单元包括栅极绝缘层，其中第一部分、第二部分、或者第三部分中的至少一个被定位为相邻于栅极绝缘层。
11.根据权利要求9所述的碳化硅器件，
其中在第一部分内的至少80%的掺杂原子是铝原子或者镓原子。
12.根据权利要求9所述的碳化硅器件，
其中在第二部分内的至少80%的掺杂原子是硼原子、二氟化硼分子、氟原子、或者氯原子中的至少一种。
13.根据权利要求9所述的碳化硅器件，
其中在第三部分内的至少80%的掺杂原子是硼原子、铝原子或者镓原子中的至少一种。
14.根据权利要求9所述的碳化硅器件，
其中在第三部分内的第一最大净掺杂浓度高于在第一部分内的第二最大净掺杂浓度。
15.根据权利要求9所述的碳化硅器件，包括：
具有第一导电类型的电流扩展区，
其中电流扩展区被定位在体区和漂移区之间。
16.根据权利要求9所述的碳化硅器件，
其中前侧掺杂区是晶体管单元的源极区。
17.根据权利要求9所述的碳化硅器件，
其中晶体管单元是竖向晶体管单元。
18.一种用于形成碳化硅器件的方法，包括：
利用第一注入剂量将第一掺杂剂注入到碳化硅衬底中，以形成碳化硅器件的晶体管的体区的第一部分，其中体区的第一部分在竖向方向上具有至少50nm的延伸，以及
利用第二注入剂量将第二掺杂剂注入到碳化硅衬底中，以形成体区的第二部分，
其中第一注入剂量是第二注入剂量的至少两倍，其中第一注入剂量是至少2∙1012cm-2。
19.根据权利要求18所述的方法，包括：
利用第三注入能量将第三掺杂剂注入到碳化硅衬底中，以形成体区的第三部分，
其中利用第一注入能量注入第一掺杂剂，第一注入能量与被用于注入第二掺杂剂的第二注入能量相比更高，以及
其中第三注入能量低于第二注入能量。
20.根据权利要求18所述的方法，包括：
形成体区的第三部分，其中晶体管单元包括体区，
其中晶体管单元包括栅极绝缘层，其中第一部分、第二部分或者第三部分中的至少一个被定位为相邻于栅极绝缘层。
CN201910891488.4A 2018-09-20 2019-09-20 碳化硅器件和用于形成碳化硅器件的方法 Pending CN110931562A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018123210.1 2018-09-20
DE102018123210.1A DE102018123210B3 (de) 2018-09-20 2018-09-20 Siliziumkarbid-Bauelemente und Verfahren zum Bilden von Siliziumkarbid-Bauelementen

Publications (1)

Publication Number Publication Date
CN110931562A true CN110931562A (zh) 2020-03-27

Family

ID=69412874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910891488.4A Pending CN110931562A (zh) 2018-09-20 2019-09-20 碳化硅器件和用于形成碳化硅器件的方法

Country Status (3)

Country Link
US (1) US11264464B2 (zh)
CN (1) CN110931562A (zh)
DE (1) DE102018123210B3 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121859B3 (de) * 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6279927B2 (ja) * 2014-02-17 2018-02-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP6769165B2 (ja) * 2016-08-10 2020-10-14 富士電機株式会社 半導体装置
JP6848316B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20200098869A1 (en) 2020-03-26
DE102018123210B3 (de) 2020-02-27
US11264464B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
US10727334B2 (en) Lateral DMOS device with dummy gate
JP5586887B2 (ja) 半導体装置及びその製造方法
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
US9166000B2 (en) Power semiconductor device with an edge termination region
US20160104766A1 (en) Power Semiconductor Device with Source Trench and Termination Trench Implants
US20080157117A1 (en) Insulated gate bipolar transistor with enhanced conductivity modulation
US10008590B2 (en) Semiconductor device with trench edge termination
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2004335990A (ja) Ｍｉｓ型半導体装置
TW200947564A (en) Semiconductor device and method of forming a semiconductor device
US9490354B2 (en) Insulated gate bipolar transistor
US11264464B2 (en) Silicon carbide devices and methods for forming silicon carbide devices
US20200119142A1 (en) Semiconductor device
US10475911B2 (en) Semiconductor device having a source region with chalcogen atoms
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
US20230163167A1 (en) Semiconductor device including a trench gate structure
EP4228003A1 (en) Semiconductor device having a current spreading region
JP2024516508A (ja) 電力半導体装置および電力半導体装置を製造するための方法
KR20140092209A (ko) 반도체 전력 정류 장치
JP2023076986A (ja) 半導体装置とその製造方法
JP2024009709A (ja) 炭化珪素半導体装置
CN116195068A (zh) 功率半导体器件以及操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination