CN110931062A - 一种提高emmc数据信号采样精度的方法 - Google Patents

一种提高emmc数据信号采样精度的方法 Download PDF

Info

Publication number
CN110931062A
CN110931062A CN201911038949.XA CN201911038949A CN110931062A CN 110931062 A CN110931062 A CN 110931062A CN 201911038949 A CN201911038949 A CN 201911038949A CN 110931062 A CN110931062 A CN 110931062A
Authority
CN
China
Prior art keywords
data signal
emmc
signal line
sampling
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911038949.XA
Other languages
English (en)
Inventor
余龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Amlogic Inc
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201911038949.XA priority Critical patent/CN110931062A/zh
Publication of CN110931062A publication Critical patent/CN110931062A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明属于EMMC(Embedded Multi Media Card)在高速模式下数据信号采样的技术领域，具体涉及一种有效提高控制器对EMMC数据信号采样精度的方法，其中，具体包括以下步骤：步骤S1、选取至少两根数据信号线中的其中一根作为当前数据信号线；步骤S2、对当前数据信号线于SOC的一侧增加一预定的接收延迟时间；步骤S3、SOC向EMMC发送读取指令，接收EMMC的响应信号，并判断响应信号是否报错；若是，则判断是否存在未进行过延迟设置的数据信号线；若存在，则于未进行过延迟设置的数据信号线中选取一根数据信号线作为当前数据信号线，并转向步骤S2；若不存在，则设置完毕并退出；若否，则转向步骤S2。有益效果在于：有效提高控制器对EMMC数据信号的采样精度，以及增加数据采样窗口。

Description

一种提高EMMC数据信号采样精度的方法
技术领域
本发明属于EMMC(Embedded Multi MediaCard)在高速模式下数据信号采样的技术领域，具体涉及一种有效提高控制器对EMMC数据信号采样精度的方法。
背景技术
EMMC(Embedded Multi Media Card)是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。EMMC在封装中集成了一个控制器，提供标准接口并管理闪存，使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。
现有技术中，由于工艺原因比如掺杂浓度，制造时的温度控制，刻蚀程度等，所以造成同一个晶圆上不同区域、不同的晶片之间以及在不同的批次之间，MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)参数变化很大，因此EMMC返回的数据信号线(data_0～data_7)的信号进入SOC(System on Chip，片上系统)的内部之后会出现不同程度的延迟，如图1所示，造成数据采样窗口变小。
发明内容
针对现有技术中存在的上述问题，现提供一种提高EMMC数据信号采样精度的方法。
具体技术方案如下：
一种提高EMMC数据信号采样精度的方法，所述EMMC与一SOC之间设置至少一根数据信号线，其中，具体包括以下步骤：
步骤S1、选取至少两根所述数据信号线中的其中一根作为当前数据信号线；
步骤S2、对所述当前数据信号线于所述SOC的一侧增加一预定的接收延迟时间；
步骤S3、所述SOC向所述EMMC发送读取指令，接收所述EMMC的响应信号，并判断所述响应信号是否报错；
若是，则判断是否存在未进行过延迟设置的所述数据信号线；
若存在，则于未进行过延迟设置的所述数据信号线中选取一根所述数据信号线作为当前数据信号线，并转向所述步骤S2；
若不存在，则设置完毕并退出；
若否，则转向步骤S2。
优选的，所述数据信号线设置为八根。
优选的，八根所述数据信号线的延迟顺序为所述数据信号线对应的位数由低至高。
优选的，所述数据信号线的延迟时间为采样窗口的宽度。
优选的，于所述步骤S3之后，八根所述数据信号线均与所述采样窗口的左边界对齐。
优选的，所述EMMC为一存储器。
优选的，所述SOC为一控制器。
本发明的技术方案有益效果在于：有效提高EMMC数据信号采样精度，增加数据采样窗口。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中，EMMC返回数据信号线的延迟情况；
图2为本发明的实施例的提高EMMC数据信号采样精度的方法的步骤流程图；
图3为本发明的实施例的提高EMMC数据信号采样精度的方法的EMMC返回数据信号线的延迟情况。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种提高EMMC数据信号采样精度的方法，EMMC与一SOC之间设置至少一根数据信号线，其中，具体包括以下步骤：
步骤S1、选取至少两根数据信号线中的其中一根作为当前数据信号线；
步骤S2、对当前数据信号线于SOC的一侧增加一预定的接收延迟时间；
步骤S3、SOC向EMMC发送读取指令，接收EMMC的响应信号，并判断响应信号是否报错；
若是，则判断是否存在未进行过延迟设置的数据信号线；
若存在，则于未进行过延迟设置的数据信号线中选取一根数据信号线作为当前数据信号线，并转向步骤S2；
若不存在，则设置完毕并退出；
若否，则转向步骤S2。
通过上述提高EMMC数据信号采样精度的方法的技术方案，如图2所示，该提高EMMC数据信号采样精度的方法能够有效提高EMMC数据信号采样精度，增加数据采样窗口。其中，EMMC为一存储器，SOC为一控制器。
该实施例中，数据信号线设置为八根，如图3所示，八根数据信号线包括data_0～data_7，其延迟顺序为数据信号线对应的位数由低至高，例如，先进行data_0数据信号线，依次进行data_1、data_2、data_3、data_4、data_5、data_6、data_7数据信号线，每根数据信号线的延迟时序图，如图3所示，例如data_0数据信号线，加一个接收延迟时间，即data_0+delay，加两个接收延迟时间，即data_0+delay+delay。
依次来推，加x个接收延迟时间，即data_0+xdelay，可以达到采样窗口的左边界，可拓展地，八根数据信号线分别添加接收延迟时间之后，八根数据信号线data_0～data_7均与采样窗口的左边界对齐。其中，数据信号线的延迟时间为采样窗口的宽度。
进一步地，有效提高EMMC数据信号采样精度，增加数据采样窗口。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (7)

1.一种提高EMMC数据信号采样精度的方法，所述EMMC与一SOC之间设置至少一根数据信号线，其特征在于，具体包括以下步骤：
步骤S1、选取至少两根所述数据信号线中的其中一根作为当前数据信号线；
步骤S2、对所述当前数据信号线于所述SOC的一侧增加一预定的接收延迟时间；
步骤S3、所述SOC向所述EMMC发送读取指令，接收所述EMMC的响应信号，并判断所述响应信号是否报错；
若是，则判断是否存在未进行过延迟设置的所述数据信号线；
若存在，则于未进行过延迟设置的所述数据信号线中选取一根所述数据信号线作为当前数据信号线，并转向所述步骤S2；
若不存在，则设置完毕并退出；
若否，则转向步骤S2。
2.根据权利要求1所述的提高EMMC数据信号采样精度的方法，其特征在于，所述数据信号线设置为八根。
3.根据权利要求2所述的提高EMMC数据信号采样精度的方法，其特征在于，八根所述数据信号线的延迟顺序为所述数据信号线对应的位数由低至高。
4.根据权利要求1所述的提高EMMC数据信号采样精度的方法，其特征在于，所述数据信号线的延迟时间为采样窗口的宽度。
5.根据权利要求1所述的提高EMMC数据信号采样精度的方法，其特征在于，于所述步骤S3之后，八根所述数据信号线均与所述采样窗口的左边界对齐。
6.根据权利要求5所述的提高EMMC数据信号采样精度的方法，其特征在于，所述EMMC为一存储器。
7.根据权利要求1所述的提高EMMC数据信号采样精度的方法，其特征在于，所述SOC为一控制器。
CN201911038949.XA 2019-10-29 2019-10-29 一种提高emmc数据信号采样精度的方法 Pending CN110931062A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911038949.XA CN110931062A (zh) 2019-10-29 2019-10-29 一种提高emmc数据信号采样精度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911038949.XA CN110931062A (zh) 2019-10-29 2019-10-29 一种提高emmc数据信号采样精度的方法

Publications (1)

Publication Number Publication Date
CN110931062A true CN110931062A (zh) 2020-03-27

Family

ID=69849752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911038949.XA Pending CN110931062A (zh) 2019-10-29 2019-10-29 一种提高emmc数据信号采样精度的方法

Country Status (1)

Country Link
CN (1) CN110931062A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022048641A1 (zh) * 2020-09-03 2022-03-10 广州小鹏汽车科技有限公司 一种嵌入式多媒体卡eMMC的数据信号处理方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188234A1 (en) * 2002-03-26 2003-10-02 Intel Corporation Method and unit for deskewing signals
CN101389175A (zh) * 2007-09-10 2009-03-18 精工爱普生株式会社 数据线驱动电路、电光装置以及电子设备
CN107248416A (zh) * 2017-06-07 2017-10-13 晶晨半导体(上海)股份有限公司 一种用于双速率数据存储系统的数据传输的时序控制方法
CN109144818A (zh) * 2018-08-09 2019-01-04 晶晨半导体（深圳）有限公司 获取数据总线接口稳定性余量的方法及系统
CN110021315A (zh) * 2018-01-10 2019-07-16 三星电子株式会社 用于多区块存储器的接口电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188234A1 (en) * 2002-03-26 2003-10-02 Intel Corporation Method and unit for deskewing signals
CN101389175A (zh) * 2007-09-10 2009-03-18 精工爱普生株式会社 数据线驱动电路、电光装置以及电子设备
CN107248416A (zh) * 2017-06-07 2017-10-13 晶晨半导体(上海)股份有限公司 一种用于双速率数据存储系统的数据传输的时序控制方法
CN110021315A (zh) * 2018-01-10 2019-07-16 三星电子株式会社 用于多区块存储器的接口电路
CN109144818A (zh) * 2018-08-09 2019-01-04 晶晨半导体（深圳）有限公司 获取数据总线接口稳定性余量的方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022048641A1 (zh) * 2020-09-03 2022-03-10 广州小鹏汽车科技有限公司 一种嵌入式多媒体卡eMMC的数据信号处理方法和装置

Similar Documents

Publication Publication Date Title
CN102576342B (zh) 错误侦测为基础的内存写入时序调整
US10147466B1 (en) Voltage reference computations for memory decision feedback equalizers
US10110210B2 (en) Apparatus and method for strobe centering for source synchronous links
US20230335080A1 (en) Method, apparatus and device for gamma debugging
JP2009514084A (ja) リセット装置を具えたデータ処理装置
US20200293415A1 (en) Memory training
CN110931062A (zh) 一种提高emmc数据信号采样精度的方法
CN112309452A (zh) 前景自动校准数据接收窗口的方法及相关装置
US20220020448A1 (en) Method for setting a reference voltage for read operations
US8872540B2 (en) Method of sharing in use an impedance matching circuit of a memory circuit to perform an initial calibration and a full time refresh mode calibration, and memory circuit with an impedance matching circuit capable of being used in an initial calibration and a full time refresh mode calibration
US20210181990A1 (en) Interrupt signaling for a memory device
CN110764440B (zh) 一种存储器的信号采样方法
CN109885513B (zh) 一种存储系统的延迟控制方法
CN114756499B (zh) 相位校准方法和系统
US20230053384A1 (en) Detecting data bus drive faults
US20230063494A1 (en) Indicating valid memory access operations
WO2017054405A1 (zh) 一种蓝牙寻呼方法和装置
CN112632887B (zh) 存储器的时钟延时调整方法及装置、存储介质、终端
US20110185218A1 (en) Adjustment of Write Timing Based on a Training Signal
US20210072314A1 (en) Digital circuit robustness verification method and system
CN109144818B (zh) 获取数据总线接口稳定性余量的方法及系统
CN103176119B (zh) Usb芯片硅片级自动测试仪及测试方法
US20220130461A1 (en) Timing parameter adjustment mechanisms
Casparsen et al. Bluetooth Low Energy with Software-Defined Radio: Proof-of-Concept and Performance Analysis
US10162570B2 (en) Methods and apparatuses of compensating for delays caused by an extension line of a storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination