CN110930531A - 一种防翻新芯片及验证方法 - Google Patents

一种防翻新芯片及验证方法 Download PDF

Info

Publication number
CN110930531A
CN110930531A CN201910996175.5A CN201910996175A CN110930531A CN 110930531 A CN110930531 A CN 110930531A CN 201910996175 A CN201910996175 A CN 201910996175A CN 110930531 A CN110930531 A CN 110930531A
Authority
CN
China
Prior art keywords
chip
data
antifuse memory
controller
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910996175.5A
Other languages
English (en)
Inventor
苏振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910996175.5A priority Critical patent/CN110930531A/zh
Publication of CN110930531A publication Critical patent/CN110930531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C1/00—Registering, indicating or recording the time of events or elapsed time, e.g. time-recorders for work people
    • G07C1/02—Registering, indicating or recording the time of events or elapsed time, e.g. time-recorders for work people not involving the registering, indicating or recording of other data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/018—Certifying business or products
    • G06Q30/0185—Product, service or business identity fraud

Landscapes

  • Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Marketing (AREA)
  • Economics (AREA)
  • Finance (AREA)
  • Development Economics (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • General Business, Economics & Management (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种防翻新芯片及验证方法，所述防翻新芯片包括：计时信号记录装置、控制器和反熔丝存储器，所述计时信号记录装置连接控制器，所述控制器连接反熔丝存储器；所述控制器将计算信号记录装置的使用时间计数数据写入所述反熔丝存储器。本发明在芯片中增加的防翻新电路占用的资源小，安全性高。利用反熔丝一次可编程的特点，使造假者无法对芯片进行篡改，有效保障了芯片的安全，从而使芯片防翻新具备可操作性。

Description

一种防翻新芯片及验证方法
技术领域
本发明涉及芯片生产技术领域，具体涉及一种防翻新芯片及验证方法。
背景技术
芯片质量严重影响着医疗、航空航天、国防、汽车、银行、能源/智能电网等行业的行业安全，芯片仿冒、翻新情况屡禁不止，对电子元件供应链构成了重大威胁。由于可靠性和安全性问题，假冒翻新的集成电路(IC)芯片是电子元件供应链中的一个主要问题，随着假冒技术复杂程度的提高，越来越难发现集成电路是否为翻新产品。
IC芯片供应链面临的主要问题有：对芯片重新贴标签翻新、非法复制、从使用过的旧电路板进行芯片回收等。因此，有必要对假冒翻新的芯片采取安全控制措施，保障消费者的权益。
当前，识别芯片是否为翻新的方法主要是通过人工、物理等方式，以及通过正规渠道采购来避免引入假冒的芯片。随着造假、翻新手段的方式越来越多，很难通过物理方式进行假冒芯片的辨别，并且物理辨别方式受人为因素的影响，准确度和效率也较低。
发明内容
针对现有技术的上述不足，本发明提供一种防翻新芯片和验证方法，以解决上述技术问题。
第一方面，本发明提供一种防翻新芯片，包括：计时信号记录装置、控制器和反熔丝存储器，所述计时信号记录装置连接控制器，所述控制器连接反熔丝存储器；所述控制器将计算信号记录装置的使用时间计数数据写入所述反熔丝存储器。
进一步的，所述计时信号记录装置包括计数器和累加器，所述计数器连接累加器输入端，所述累加器输出端连接控制器；所述计数器根据外部时钟输入的时钟信号生成进位标志；所述累加器对计数器生成的进位标志的数量进行计数。
进一步的，所述芯片还包括地址寄存器，地址寄存器输入端连接反熔丝存储器，地址寄存器输出端连接控制器。
进一步的，所述芯片还包括多路选择器，所述多路选择器输入端分别连接地址寄存器和芯片功能数据输出端。
第二方面，本发明提供一种防翻新芯片验证方法，包括：
将芯片外部时钟输入的时钟信号转换为使用时间计数数据；
将所述使用时间计数数据写入反熔丝存储器；
读取所述反熔丝存储器，若读取到使用时间计数数据则判定芯片为翻新芯片。
进一步的，所述将芯片外部时钟输入的时钟信号转换为使用时间计数数据，包括：
采集外部时钟输入的时钟信号；
监控到所述时钟信号每计数到预设次数则生成一个进位标志；
累计计数所述进位标志数量，并将所述标志数量转换为使用时间计数数据输出。
进一步的，所述将使用时间计数数据写入反熔丝存储器，包括：
读取地址寄存器中的反熔丝存储器的使用状态；
根据所述使用状态选取反熔丝存储器的空闲存储单元；
将所述使用时间计数数据写入所述空闲存储单元。
进一步的，所述读取反熔丝存储器，包括：
通过将多路选择器的引脚调至高电平，将地址寄存器中的反熔丝存储器使用状态输出到芯片外部数据引脚；
通过将多路选择器的引脚调至低电平，将芯片的功能数据通过芯片外部数据引脚输出。
本发明的有益效果在于，
本发明提供的防翻新芯片及验证方法，通过在芯片中利用了反熔丝技术并设计数字电路，在芯片设计过程中基于反熔丝技术设计了防假冒的数字电路，使造假者对芯片无法篡改，用户能够准确的获取芯片的使用时间，从而判断芯片的新旧程度，维护其自身的合法权益。本发明在芯片中增加的防翻新电路占用的资源小，安全性高。利用反熔丝一次可编程的特点，使造假者无法对芯片进行篡改，有效保障了芯片的安全，从而使芯片防翻新具备可操作性。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的防翻新芯片的结构示意图。
图2是本发明一个实施例的方法的示意流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
请参考图1，本实施例提供一种防翻新芯片。
本实施例提供的防翻新芯片包括计时信号记录装置、控制器和反熔丝存储器，所述计时信号记录装置连接控制器，所述控制器连接反熔丝存储器；所述控制器将计算信号记录装置的使用时间计数数据写入所述反熔丝存储器。其中计时信号记录装置包括计数器和累加器，所述计数器连接累加器输入端，所述累加器输出端连接控制器；所述计数器根据外部时钟输入的时钟信号生成进位标志；所述累加器对计数器生成的进位标志的数量进行计数。本实施例提供的防翻新芯片仅能实现最基础的防翻新功能(即向反熔丝存储器写入记录芯片使用的使用时间计数数据)。
在本发明的其他优选实施方式中，本发明提供的防翻新芯片包括计数器、累加器、控制器、反熔丝存储器、地址寄存器、多路选择器。地址寄存器输入端连接反熔丝存储器，地址寄存器输出端连接控制器。多路选择器输入端分别连接地址寄存器和芯片功能数据输出端。
其中，计数器(Counter)：作用是对芯片的外部时钟输入端CLK(时钟信号)，即系统时钟进行计数操作，每计数106次时钟周期产生一个进位标志C；
累加器(Adder)：对计数器产生的进位标志进行计数，将计数值传送给控制器；
控制器(Ctl)：作用是读取累加器输出的计数数值，当计数数值达到1000时，对累加器进行复位操作，使计数值为0，以便使累加器重新计数；同时，读取地址寄存器中的数值，根据读取的数值进行写反熔丝存储器的操作，即根据地址寄存器中的数值决定写反熔丝存储器中的哪一个单元；
反熔丝存储器(Antifuse Block)：容量为128字节，由控制器按位操作对其各存储单元进行编程，即写操作。反熔丝存储器的特点是对应的存储单元只能进行一次编程，编程后无法修改，各存储的初始值为“0”，编程写入后存储值变为“1”，利用反熔丝的特点使得造假者无法对芯片进行篡改。
地址寄存器(Addr_reg)：作用是每次芯片上电时读取反熔丝存储器中的数据，并反馈给控制器；具体为，该地址寄存器把反熔丝存储器中各存储单元的使用状态反馈至控制器，以便使控制器能够判断后续应该对反熔丝存储器的哪一个存储单元进行写操作。
多路选择器(MUX)：为2路数据选择器，控制端为芯片外部的Enable引脚，当Enable＝‘1’，即高电平时，多路选择器将地址寄存器的数值输出到芯片的外部数据引脚D[7..0]，用户能够读取D[7..0]获取芯片的使用时间，从而判断芯片的新旧程度；当用户读取完成芯片的使用时间后，设置引脚Enable＝‘0’，使芯片的功能数据Date通过D[7..0]输出，即正常使用芯片的操作过程。
由于利用了反熔丝存储器，是的造假者无法对芯片通过篡改的方式进行翻新，从而保证了芯片供应的可信，能够维护消费者的合法利益。
图2是本发明一个实施例的方法的示意性流程图。
如图2所示，该方法100包括：
步骤210，将芯片外部时钟输入的时钟信号转换为使用时间计数数据；
步骤220，将所述使用时间计数数据写入反熔丝存储器；
步骤230读取所述反熔丝存储器，若读取到使用时间计数数据则判定芯片为翻新芯片。
可选地，作为本发明一个实施例，所述将芯片外部时钟输入的时钟信号转换为使用时间计数数据，包括：
采集外部时钟输入的时钟信号；
监控到所述时钟信号每计数到预设次数则生成一个进位标志；
累计计数所述进位标志数量，并将所述标志数量转换为使用时间计数数据输出。
可选地，作为本发明一个实施例，所述将使用时间计数数据写入反熔丝存储器，包括：
读取地址寄存器中的反熔丝存储器的使用状态；
根据所述使用状态选取反熔丝存储器的空闲存储单元；
将所述使用时间计数数据写入所述空闲存储单元。
可选地，作为本发明一个实施例，所述读取反熔丝存储器，包括：
通过将多路选择器的引脚调至高电平，将地址寄存器中的反熔丝存储器使用状态输出到芯片外部数据引脚；
通过将多路选择器的引脚调至低电平，将芯片的功能数据通过芯片外部数据引脚输出。
为了便于对本发明的理解，下面以本发明防翻新芯片验证方法的原理，结合实施例中对芯片进行防翻新验证的过程，对本发明提供的防翻新芯片验证方法做进一步的描述。
具体的，所述防翻新芯片验证方法包括：
S1、将芯片外部时钟输入的时钟信号转换为使用时间计数数据。
芯片上电后立即启动计数器，对系统时钟CLK引脚进行时钟计数，时钟频率的单位通常为MHz；当计数值达到106(本实施例设置为106，在其他实施方式中可根据需要设置为其他数值)时产生进位标识C，生成一个进位标识的同时计数器复位，即从0开始重新计数。
累加器对计数器的进位标识进行计数，计数值输出到控制器，当计数值达到1000时，累加器被复位，以便重新进行计数操作。当累加器的计数值达到1000时，此时芯片的使用时间计算公式为：1000×106×TCLK，其中TCLK为芯片的时钟频率。每次使用时间达到1000×106×TCLK便触发控制器执行步骤S2。
S2、将所述使用时间计数数据写入反熔丝存储器。
每次计数值达到1000×106×TCLK时，控制器读取地址寄存器中的数值(反熔丝存储器的存储情况)，根据该数值决定对反熔丝存储器中的哪一个存储单元进行写操作(选取空闲的可执行写操作的存储单元执行写操作)。例如，芯片首次使用时，反熔丝存储器(4)中各存储单元都为‘0’，代表芯片未使用，此时控制器读取的地址寄存器里的数值为‘0’，当计数值达到1000×106×TCLK时，对反熔丝存储器(4)中的第1个物理单元(逻辑地址为0)进行写操作，使该存储单元的数值变为‘1’；以此类推，当计数值每满1000×106×TCLK时，地址寄存器(5)进行加‘1’操作，反熔丝存储器(4)中对应的存储单元也进行写‘1’操作。
这样，使用过的芯片的反熔丝存储中就存储有数据，而未使用过的芯片的反熔丝存储中没有存储数据。
S3、读取所述反熔丝存储器，若读取到使用时间计数数据则判定芯片为翻新芯片。
用户购买芯片后，通过设置芯片的引脚Enable为高电平，利用多路选择器通过芯片的数据输入端D[7..0]读取芯片的使用时间为：n×1000×106×TCLK，其中n为反熔丝存储器中已经被编程的存储单元的个数，即存储单元数值为‘1’的个数，也即芯片上电后地址寄存器的数值。其中n的取值范围为：0≤n≤1024，因为反熔丝存储器的容量为128字节，即128×8bit，为1024个存储单元，因此写满所有存储单元后n＝1024。全新的芯片其n＝0，通过该方式用户能够判断芯片是否为全新以及芯片的使用情况。
如果用户不再需要读取芯片的使用时间，设置芯片引脚Enable为‘0’从而直接从数据输入端D[7..0]读取芯片的功能数据，即正常使用芯片的操作过程。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种防翻新芯片，其特征在于，包括：计时信号记录装置、控制器和反熔丝存储器，所述计时信号记录装置连接控制器，所述控制器连接反熔丝存储器；所述控制器将计算信号记录装置的使用时间计数数据写入所述反熔丝存储器。
2.根据权利要求1所述的防翻新芯片，其特征在于，所述计时信号记录装置包括计数器和累加器，所述计数器连接累加器输入端，所述累加器输出端连接控制器；所述计数器根据外部时钟输入的时钟信号生成进位标志；所述累加器对计数器生成的进位标志的数量进行计数。
3.根据权利要求1所述的防翻新芯片，其特征在于，所述芯片还包括地址寄存器，地址寄存器输入端连接反熔丝存储器，地址寄存器输出端连接控制器。
4.根据权利要求1所述的防翻新芯片，其特征在于，所述芯片还包括多路选择器，所述多路选择器输入端分别连接地址寄存器和芯片功能数据输出端。
5.一种防翻新芯片验证方法，其特征在于，包括：
将芯片外部时钟输入的时钟信号转换为使用时间计数数据；
将所述使用时间计数数据写入反熔丝存储器；
读取所述反熔丝存储器，若读取到使用时间计数数据则判定芯片为翻新芯片。
6.根据权利要求5所述的验证方法，其特征在于，所述将芯片外部时钟输入的时钟信号转换为使用时间计数数据，包括：
采集外部时钟输入的时钟信号；
监控到所述时钟信号每计数到预设次数则生成一个进位标志；
累计计数所述进位标志数量，并将所述标志数量转换为使用时间计数数据输出。
7.根据权利要求5所述的验证方法，其特征在于，所述将使用时间计数数据写入反熔丝存储器，包括：
读取地址寄存器中的反熔丝存储器的使用状态；
根据所述使用状态选取反熔丝存储器的空闲存储单元；
将所述使用时间计数数据写入所述空闲存储单元。
8.根据权利要求5所述的验证方法，其特征在于，所述读取反熔丝存储器，包括：
通过将多路选择器的引脚调至高电平，将地址寄存器中的反熔丝存储器使用状态输出到芯片外部数据引脚；
通过将多路选择器的引脚调至低电平，将芯片的功能数据通过芯片外部数据引脚输出。
CN201910996175.5A 2019-10-18 2019-10-18 一种防翻新芯片及验证方法 Pending CN110930531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910996175.5A CN110930531A (zh) 2019-10-18 2019-10-18 一种防翻新芯片及验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910996175.5A CN110930531A (zh) 2019-10-18 2019-10-18 一种防翻新芯片及验证方法

Publications (1)

Publication Number Publication Date
CN110930531A true CN110930531A (zh) 2020-03-27

Family

ID=69849165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910996175.5A Pending CN110930531A (zh) 2019-10-18 2019-10-18 一种防翻新芯片及验证方法

Country Status (1)

Country Link
CN (1) CN110930531A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106291331A (zh) * 2016-09-14 2017-01-04 电子科技大学 基于tddb效应的集成电路寿命检测方法和系统
WO2017075516A1 (en) * 2015-10-29 2017-05-04 The Regents Of The University Of California Aging sensor and counterfeit integrated circuit detection
CN109765476A (zh) * 2016-10-27 2019-05-17 电子科技大学 集成电路芯片防伪检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017075516A1 (en) * 2015-10-29 2017-05-04 The Regents Of The University Of California Aging sensor and counterfeit integrated circuit detection
CN108474812A (zh) * 2015-10-29 2018-08-31 加利福尼亚大学董事会 老化传感器及假冒集成电路检测
CN106291331A (zh) * 2016-09-14 2017-01-04 电子科技大学 基于tddb效应的集成电路寿命检测方法和系统
CN109765476A (zh) * 2016-10-27 2019-05-17 电子科技大学 集成电路芯片防伪检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XUEHUI ZHANG,MOHAMMAD TEHRANIPOOR: "Design of On-Chip Lightweight Sensors for Effective Detection of Recycled ICs", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 *

Similar Documents

Publication Publication Date Title
CN103198347B (zh) 安全设备防篡改电路
US7844837B2 (en) Electronic device and timer therefor with tamper event time stamp features and related methods
US7203091B2 (en) Semiconductor integrated circuit device and non-volatile memory system using the same
US8195954B2 (en) Smart cards including separate clocks for key processing and non-volatile memory interface communications and methods of operating the same
TWI537950B (zh) 非揮發記憶體裝置以及用於非揮發記憶體裝置的方法
CN104850805A (zh) 一种保护芯片系统敏感信息的装置及方法
TW201224481A (en) Determining data valid windows in a system and method for testing an integrated circuit device
CN104459519A (zh) 一种芯片安全测试方法及装置
US10193537B2 (en) Random data generation circuit, memory storage device and random data generation method
CN104810060A (zh) 半导体测试装置
JP5876364B2 (ja) 半導体メモリ及びデータ読出方法
US9536086B2 (en) Circuit arrangement, a method for forming a circuit arrangement, and method for integrity checking
CN110930531A (zh) 一种防翻新芯片及验证方法
CN101493759B (zh) 一种任意容量异步先入先出存储器的地址控制方法
JP5278813B2 (ja) リアルタイムクロックおよび電子機器のセキュリティ設定方法
US20050041803A1 (en) On-device random number generator
US11043102B1 (en) Detection of frequency modulation of a secure time base
US20060274875A1 (en) Interface circuit for a media access controller and an optical line termination transceiver module
Poudel et al. Flashmark: Watermarking of NOR flash memories for counterfeit detection
US9753485B2 (en) Data processing method and apparatus for writing data into a memory according to a clock signal
CN109740235A (zh) 确定燃煤锅炉节煤量的方法、装置、可读介质及电子设备
CN108536423B (zh) 随机数据产生电路、存储器存储装置及随机数据产生方法
CN203397369U (zh) 一种电器产品寿命跟踪装置
JP6110965B2 (ja) 半導体メモリ
CN110309678A (zh) 一种内存加扰的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200327

RJ01 Rejection of invention patent application after publication