CN110911559B - 一种模拟型HfOx/HfOy同质结忆阻器及其调控方法 - Google Patents

一种模拟型HfOx/HfOy同质结忆阻器及其调控方法 Download PDF

Info

Publication number
CN110911559B
CN110911559B CN201911090016.5A CN201911090016A CN110911559B CN 110911559 B CN110911559 B CN 110911559B CN 201911090016 A CN201911090016 A CN 201911090016A CN 110911559 B CN110911559 B CN 110911559B
Authority
CN
China
Prior art keywords
hfo
layer
memristor
resistance
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911090016.5A
Other languages
English (en)
Other versions
CN110911559A (zh
Inventor
孙华军
田宝毅
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201911090016.5A priority Critical patent/CN110911559B/zh
Publication of CN110911559A publication Critical patent/CN110911559A/zh
Application granted granted Critical
Publication of CN110911559B publication Critical patent/CN110911559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于微电子器件技术领域,公开了一种模拟型HfOx/HfOy同质结忆阻器及其调控方法,该同质结忆阻器包括自下而上依次堆叠的下电极层、功能层和上电极层,其中,所述功能层是由HfOx层与HfOy层自下而上堆叠形成的HfOx/HfOy同质结功能层;对于该HfOx/HfOy同质结功能层,1.6<x<1.8,1.9<y<2,且所述HfOx层的厚度大于所述HfOy层的厚度。本发明通过对关键的器件结构尤其是功能层组成等进行改进,采用堆叠生长高/低氧空位的氧化铪叠层作为阻变功能层,与现有技术相比能够有效解决模拟型忆阻器及基于模拟型忆阻器的电子突触仿生器件阻值渐变窗口小、操作速度慢以及一致性的技术的问题。

Description

一种模拟型HfOx/HfOy同质结忆阻器及其调控方法
技术领域
本发明属于微电子器件技术领域,更具体地,涉及一种模拟型 HfOx/HfOy同质结忆阻器及其调控方法,该忆阻器能够实现2kΩ~200kΩ阻值范围内的阻值渐变调控,渐变窗口大,能够在神经形态计算中作为电学突触器件应用。
背景技术
忆阻器是由蔡绍棠教授提出的包括电阻、电感、电容在内的连接
Figure BDA0002266566810000011
和q 的第四种基本无源电路元件。由于忆阻器结构简单,功耗低、速度快且具有与CMOS工艺良好的兼容性,其在存储、逻辑运算和神经网络计算等领域有着广泛应用。
根据忆阻器在电信号下呈现的阻值状态与阻变行为的不同,忆阻器又分为数字型忆阻器和模拟型忆阻器。数字型忆阻器的高低阻值的过渡过程趋于突变,具有大窗口、高擦写次数与速度的数字型忆阻器在二值存储中具有潜在的应用价值;模拟型忆阻器在电信号的作用下电导值连续变化,与生物神经突触权重调制行为类似,因此模拟型忆阻器是神经形态计算中的理想电子突触器件。类神经形态计算需要器件具有多阻态变化、大的模拟阻变窗口、高速度、低功耗和优良的一致性,同时,渐变的SET与RESET 过程是保障器件良好模拟特性的基础。因此,一种大窗口、高速度的模拟型忆阻器对于高精度类脑计算的应用意义重大。
对于基于导电丝形成/断裂阻变机制的忆阻器,单原子链导电丝为导电丝通断的临界点,其对应的量子化电导临界值为12.9kΩ。基于此,模拟型忆阻器的调控方法主要分为两种:一种是在电极间有导电丝连接时,通过施加脉冲信号调控导电丝的数量及形貌变化来实现阻值渐变调控,这类方法往往阻值变化范围较低
Figure BDA0002266566810000021
功耗较高,因此模拟阻变窗口往往较小;另一种是在连接上下电极的导电丝在惰性电极端断裂之后,通过施加脉冲信号调控导电残丝同电极的间隙势垒的变化来实现阻值渐变调控,这类方法阻值变化范围一般远高于12.9kΩ,往往需要制备额外的势垒层,工艺比较复杂,并会引入更多的离子类型,势垒层的引入虽然提升了器件的模拟特性,间隙势垒的调控需要较高的操作电压或较慢的操作速度以保证对阻值渐变的精确调控。
在各类氧化物忆阻器中,氧化铪(HfOx)作为高k绝缘栅介质材料可用于高性能的CMOS MOSFET绝缘栅介质材料,同时缺陷丰富的HfOx也是一个优越的忆阻材料,较快的擦写速度(~ns)以及稳定的数据保持特性 (>10年)使得其成为当前比较热门的忆阻材料之一。目前,基于氧化铪忆阻器的模拟特性在不同结构的忆阻器中得到优化,例如AlOx/HfO2,TiN/HfO2/SiO2/p+-Si,HfO2/Ta2O5等等。
北京大学杨玉超等人(一种线性缓变忆阻器及其制备方法,CN 106098932A)公开了一种线性缓变忆阻器及其制备方法,它的原理是在电极与阻变材料之间插入了一层对离子扩散速率具有调制效应的扩散调制层从而实现不同的调制效果,通过异质结的方法实现对忆阻器特性的优化,该忆阻器仅局限于基于导电丝形貌及数量的调控方法,该方法使得这种忆阻器具有较小的模拟阻变窗口,而且异质结的器件结构使得其在工作速度、器件循环特性等许多方面仍有不足。因此,研究一种工艺简单、阻值渐变调制范围大、速度快的忆阻器能够使忆阻器更好的应用于神经网络计算之中,更有效的推动电学神经突触仿生器件的研究与发展。
发明内容
针对现有技术的以上缺陷或改进需求,本发明的目的在于提供一种模拟型HfOx/HfOy同质结忆阻器及其调控方法。首先,通过对关键的器件结构尤其是功能层组成等进行改进,采用堆叠生长高/低氧空位的同质氧化铪叠层作为阻变功能层,在保持简单的制备工艺的基础上又能够保持氧化铪材料固有的高速特性;其次,本发明利用两层氧化铪的不同的电学操作特性,调控该忆阻器的导电机制,将导电丝形变调控和导电残丝同电极间隙的势垒调控两种机制相结合(即,以量子化电导值对应的阻值12.9kΩ为界,导电丝形变调控阻值的阻值范围在12.9kΩ以下,导电残丝同电极的间隙势垒调制阻变的阻值范围在12.9kΩ以上),有效的扩大了器件阻值的可调范围,尤其能够实现在2kΩ~200kΩ阻值范围内的阻值变化;此外,氧空位较少的一端使忆阻器中导电丝的通断位置局域化,得到电学调控参数离散较小的模拟型忆阻器。
为实现上述目的,按照本发明的一个方面,提供了一种模拟型 HfOx/HfOy同质结忆阻器,其特征在于,该同质结忆阻器包括自下而上依次堆叠的下电极层、功能层和上电极层,其中,所述功能层是由HfOx层与 HfOy层自下而上堆叠形成的HfOx/HfOy同质结功能层;对于该HfOx/HfOy同质结功能层,1.6<x<1.8,1.9<y<2,且所述HfOx层的厚度大于所述HfOy层的厚度。
作为本发明的进一步优选,对于所述HfOx/HfOy同质结功能层,所述 HfOx层的厚度为8nm~20nm,所述HfOy层的厚度为2nm~8nm,并且,所述HfOx层与所述HfOy层两者的厚度之比为4~2:1。
作为本发明的进一步优选,对于所述HfOx/HfOy同质结功能层,x=1.72 且y=1.93。
作为本发明的进一步优选,对于所述HfOx/HfOy同质结功能层,所述 HfOx层的厚度为10nm,所述HfOy层的厚度为4nm。
作为本发明的进一步优选,所述下电极层所采用的电极材料为Ti、Hf、 Ta或Al,所述上电极层所采用的电极材料为Pt或Au。
按照本发明的另一方面,本发明提供了针对上述模拟型HfOx/HfOy同质结忆阻器的阻值渐变的调控方法,其特征在于,该调控方法是以上述模拟型HfOx/HfOy同质结忆阻器为对象,以量子化电导值对应的阻值即12.9kΩ为界限,利用导电丝形变调控阻值以及导电残丝同电极的间隙势垒调制阻变相结合的调控机制,选取相应的阻值范围以及电脉冲参数调制,实现阻值从小于12.9kΩ至阻值大于12.9kΩ的阻值变化;其中,所述导电丝形变调控阻值的阻值范围在12.9kΩ以下,所述导电残丝同电极的间隙势垒调制阻变的阻值范围在12.9kΩ以上。
作为本发明的进一步优选,所述阻值变化具体是在2kΩ~200kΩ阻值范围内的阻值变化。
作为本发明的进一步优选,在测试时,测试采用直流渐变特性测试或脉冲渐变特性测试,其中:
所述直流渐变特性测试包括如下步骤:
(1)对选定的忆阻器单元进行预形成导电通道处理,首次电操作激活忆阻器单元,氧空位在电场的作用下预形成导电通道;
(2)对该忆阻器单元进行多次双向I/V电压扫描,直至该忆阻器单元出现稳定的RESET、SET电压值及其对应的高低阻态;
(3)对该忆阻器单元进行直流渐变测试,包括SET阻值渐变以及 RESET阻值渐变;其中,SET过程中保持操作电压一致,限流逐步增加的连续单向扫描;RESET过程中无需限流,为电压逐步增加的连续单向扫描;
脉冲渐变特性测试包括以下步骤:
(S1)通过直流或脉冲的操作将器件阻值调至期望低阻RL,并读取相应阻值;然后进行脉冲调制,在忆阻器单元上施加定制的RESET脉冲,对单元施加正向读取电压,将施加一次RESET脉冲过程与一次读取正向电压过程记为Depression脉冲的一个周期,施加一定周期的Depression脉冲信号后,器件阻值达到饱和,此时的阻值记为RH
(S2)在忆阻器单元上施加定制的SET脉冲,随后对单元施加正向读取电压,将施加一次SET脉冲过程与一次读取正向电压过程记为Pretention 脉冲的一个周期,施加一定周期的Pretention脉冲信号后,器件阻值达到饱和,此时的阻值回到RL
(3)重复步骤(S1)、(S2)数次获得器件连续脉冲阻值渐变过程。
通过本发明所构思的以上技术方案,与现有技术相比,由于本发明采用HfOx/HfOy材料作为模拟型HfOx/HfOy同质结忆阻器的功能层,这一同质结结构的功能层,相较于单层功能层具有以下特点:单层功能层势垒间隙难以精确控制,间隙大小具有很大的随机性,因此导致阻值变化的随机性和不连续性;本发明采用双层铪氧化物(即,HfOx、HfOy)同质结为阻变层,将氧空位数量多的HfOx堆叠于氧空位数量少的HfOy层,且进一步的可设置成HfOx膜层较厚、HfOy膜层较薄;如此,HfOx具有较高的氧空位迁移率、较低的电阻、电场分压小,易于形成导电丝,而HfOy层氧空位迁移率低,电阻高、电场分压大。
功能层HfOx/HfOy中的x、y值决定着氧空位的数量、膜层电阻、氧空位迁移率等重要性质,本发明将成分分别控制为1.6<x<1.8,1.9<y<2,x、y 是与化学价相关的元素比例:
当1.6<x<1.8时,HfOx薄膜中存在较多的氧空位,导电丝的演化范围较大,储氧能力强。因此,氧含量在此范围的忆阻器件具有较好的模拟特性,是整个同质结体系在低阻范围阻值连续变化的基础;
当1.9<y<2时,HfOy器件存在较少的氧空位,限制了导电丝的演化范围,同时其电导率和氧空位迁移率相对较小,电场搬运氧空位的能力更弱,当导电丝从惰性电极一端断裂后,电场对导电残丝同电极的间隙势垒的调制作用更趋于连续化,能够有效控制高阻范围阻值模拟变化。
相同薄膜厚度的情况下,HfOx层相对于HfOy层的预导通电压以及操作电压要小很多,为了使HfOy层优先通断,HfOx层的厚度必须大于HfOy层的厚度。两功能层的厚度要相匹配:HfOx层过厚会分担近乎全部电场,而其预导通电压相对较低,使得其先于HfOy层击穿。在后续导电丝连续演化过程中,HfOy层分不到足够的电压其中的导电丝无法发生通断,从而起不到势垒调控的作用。HfOy层过厚会导致器件很难被击穿,后续过程的操作电压会很大,引起功耗的增加,HfOx层起不到渐变行为的调控作用,阻值难以发生连续变化。基于此,本发明优选将HfOx的厚度控制为8nm~20nm,将HfOy的厚度控制为2nm~8nm,且dHfOx/dHfOy的比值范围(即,HfOx层与 HfOy层两者的厚度之比)为4~2:1。
本发明尤其可将功能层HfOx/HfOy中的x、y值优选控制为x=1.72和 y=1.93时,器件性能最佳;此时,dHfOx/dHfOy的厚度比值可优选为2.5:1,如HfOx的厚度为10nm,HfOy的厚度为4nm。
此外,本发明还可对上、下电极所采用的电极材料进行优选控制,下电极尤其可采用Ti、Hf、Ta或Al,上电极尤其可采用Pt或Au;下电极作为活性电极,在阻值变化过程中能够便于与氧离子结合,实现储氧的功能;上电极作为惰性电极,其功函数较大,与功能层形成的肖特基势垒较高,阻变窗口更大。
本发明将导电丝形变调控以及导电残丝同电极的间隙调制势垒变化相结合,具体的是以量子化电导值对应的阻值(12.9kΩ)为界限,利用导电丝形变调控(阻值范围在12.9kΩ以下)以及导电残丝同电极的间隙势垒调制阻变(阻值范围在12.9kΩ以上)相结合的调控机制,通过选取合适的阻值范围以及脉冲调制,尤其可实现在2kΩ~200kΩ阻值范围内的大窗口阻值连续线性变化。现有的阻变机制往往是将导电丝形变调控与导电残丝同电极的间隙势垒调制阻变分立开来,要么是阻变机制往往是将导电丝形变调控,要么是导电残丝同电极的间隙势垒调制阻变,而本发明通过将这两个机制进行结合,能够有效综合这两类阻值区域,从而提高阻变范围,使阻变范围的最小值小于12.9kΩ,最大值大于12.9kΩ。
基于本发明又可进一步分为直流渐变特性测试以及脉冲渐变特性测试,其中:
通过直流测试可以直观了解到器件的循环稳定性与大致的电压操作范围,通过施加能量递增的直流信号来得到器件的导电丝的演化过程逐渐发生,能够表现出器件的多值特性以及直流模拟特性。
直流渐变特性测试包括如下步骤:
(1)对选定的忆阻器单元进行预形成导电通道处理,首次电操作可激活忆阻器单元,氧空位在电场的作用下预形成导电通道;
(2)对该忆阻器单元进行多次双向I/V电压扫描,直至该忆阻器单元出现稳定的RESET、SET电压值及其对应的高低阻态;
(3)对该忆阻器单元进行直流渐变测试,包括SET阻值渐变以及 RESET阻值渐变。其中SET过程中保持操作电压一致,限流逐步增加的连续单向扫描;RESET过程中无需限流,为电压逐步增加的连续单向扫描。
通过调节脉冲宽度与脉冲调节步长,更好的匹配HfOx不同x所反映的原生氧空位多少,精细调控导电细丝的演化过程;通过调节脉冲周期,更好地控制单次能量输入之间的热聚集,减小热量对电阻过渡的影响。通过选取合适的起始电阻态,将导电丝形变和导电残丝同电极的间隙势垒的变化相结合实现了大窗口阻值渐变型忆阻器。
而采用连续单脉宽单幅值的脉冲扫描的方法具体为:
(1)通过直流或脉冲的操作将器件阻值调至期望低阻RL,并读取相应阻值。然后进行脉冲调制,在单元上施加定制的RESET脉冲,对单元施加正向读取电压,可以将施加一次RESET脉冲过程与一次读取正向电压过程记为Depression脉冲的一个周期,施加一定周期的Depression脉冲信号后,器件阻值达到饱和,此时的阻值记为RH
(2)在单元上施加定制的SET脉冲,随后对单元施加正向读取电压,可以将施加一次SET脉冲过程与一次读取正向电压过程记为Pretention脉冲的一个周期,施加一定周期的Pretention脉冲信号后,器件阻值达到饱和,此时的阻值回到RL
(3)重复步骤(1)、(2)一定次数获得器件连续脉冲阻值渐变过程。
忆阻器件的大窗口阻变过程分为预导通过程和导电丝连续演化过程:
(1)预导通过程:在忆阻单元预导通过程中,活性电极上施加的正向初始化电场在同质结区域重新分布,HfOy层因其较高电阻率分得较大电场。随着电场的增大,越来越多的氧空位由HfOx层扩散至同质结界面处,在 HfOy层中逐渐形成一个狭窄的高电导通道,进而引起电场动态的重新分布。当电场足够大时,HfOy层被击穿并形成粗且形貌发散的导电丝,高电场随即分布在HfOx层,HfOx层同时被击穿,在整个同质结功能层形成贯穿上下电极的完整导电丝。
(2)导电丝连续演化过程:当器件具有完整的导电丝时,施加幅值较小的脉冲序列,可调制贯穿整个同质结功能层的导电丝的形貌变化而产生阻值的变化;当导电丝在HfOy层中部分断裂且所加脉冲序列幅值较大时, HfOy层中的导电残丝生长或断裂,同惰性电极间的势垒发生变化,从而引起阻值的连续变化。通过选取合适的脉冲序列,将两种阻变过程结合起来,能够有效增大阻值渐变窗口。
综上,针对现有模拟型忆阻器件的阻变窗口小、一致性差、功耗高等关键问题,本发明采用堆叠生长高/低氧空位的氧化铪叠层作为阻变功能层,并对HfOx薄膜的堆叠厚度,不同氧化铪层的厚度比例、铪氧比,器件的电极匹配等进行进一步优选控制,利用对阻变行为的电场调控的改进,能够取得下列有益效果:
(1)本发明以接近标准化学计量比的HfOy层替代HfO2层形成同质结 HfOx/HfOy作为忆阻器功能层,因氧空位含量的不同引起电场的重新分布,进而控制导电丝的局域化通断于较薄的HfOy层,在保持HfOx材料的较快的开关速度的同时降低功耗,使忆阻器能够更好的应用于神经形态仿真与计算。
(2)氧空位含量少的一层由于缺陷较少,能够使得导电丝的通断位置更加局域化,提高了器件的一致性。其较高的电阻率以及较低的载流子迁移率不仅能提高器件整体串联电阻,同时作为载流子迁移阻挡层能够还能减缓氧空位在其中的迁移速度。
(3)将导电丝形变阻变机制和导电残丝同电极间隙的势垒调控阻变机制相结合,提高了忆阻器的阻变窗口、一致性,阻变速度,降低了功耗。将导电丝的数量及形貌变化来实现阻值渐变调控,以及通过导电残丝同电极的间隙调制势垒来实现阻值渐变特性,两种机制结合能有效提高器件的渐变窗口,大于100倍的类神经突触的阻变窗口能进一步提高神经形态计算功能。
(4)此外,在同质材料的功能层制备过程中不需要对溅射靶材进行更换,只需改变溅射氛围、调整溅射氛围中氧气的含量,减少了工艺的复杂度以及成本,控制了复杂离子的引入,从成本上,工艺复杂度,腔体污染等方面有着巨大优势。
可见,本发明为神经形态计算提供更好的器件基础,有望加速计算存储一体化的芯片的发展。
附图说明
图1是实施例1提供的小方块的Ti/HfOx/HfOy/Pt忆阻器单元的剖面示意图。
图2是忆阻器的直流I-V特性。其中,图2右下角的插图是单层的HfOx器件的直流特性;由图可知,双层氧化铪器件相对于单层器件一致性更好, SET以及RESET过程阻值变化更连续。
图3是忆阻器SET过程中的直流渐变特性。其中,图3左上角的插图是忆阻器RESET过程中的直流渐变特性。
图4是忆阻器的基于导电丝形变调控(机理①)的脉冲渐变测试。
图5是忆阻器的基于导电残丝同电极的间隙势垒调控(机理②)的脉冲渐变测试。
图6是忆阻器基于机理③(即,机理①和②相结合)的脉冲渐变测试。
图7是实施例1提供的小方块的Ti/HfOx/HfOy/Pt忆阻器单元的立体示意图。
图1和图7中各附图标记的含义如下:1为上电极Pt,2为功能层HfOy层,3为功能层HfOx层,4为功能层下电极Ti,5为钝化层SiO2,6为衬底 Si。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1:一种大窗口模拟型HfOx同质结忆阻器的制备方法
实施例1所提供的HfOx忆阻器,为小方块结构的Pt/HfOy/HfOx/Ti忆阻器,其结构如图1、图7所示;其中,下电极为Ti,厚度为100nm,功能层是厚度为10nm的HfOx和4nm的HfOy,x=1.72,y=1.93;上电极为Pt,厚度为100nm。
以下具体来阐述实施例HfOx忆阻器的制备方法;具体步骤如下:
(1)第一步:制备下电极:
溅射:在长有SiO2绝缘层的Si衬底上利用磁控溅射的方法制备出厚度为100nm的下电极Ti;溅射工艺条件为:本底真空5*10-5Pa、工作压强为 0.5Pa、直流溅射功率为100W,溅射时间为1000s;
清洗:将溅射步骤所获得的样品浸泡到丙酮中,在超声功率为40W的条件下,对浸泡在丙酮中的样品进行约10秒钟超声,依次用无水乙醇和去离子水清洗,并用氮气吹干;
(2)第二步;制备功能层:
光刻:采用光刻工艺,光刻出功能层图形,功能层图形完全覆盖下电极图形,并暴露出小部分下电极以供测试;其中,光刻工艺包括:匀胶、前烘、前曝、后烘、后曝、显影的步骤,从而获得定制的光刻图形;
溅射:该层为实现定制忆阻器核心功能层材料,在功能层图形上使通过反应溅射精确控制的方法制得,先生长10nm的HfOx储氧层,再生长4nm 的HfOy迁移阻挡层;溅射的工艺条件为:本底真空均为5*10-3Pa、工作压强均为0.67Pa、直流溅射功率为100W,溅射时间分别为240s、120s,Ar 与O2的体积比为35:12、31:16;
剥离:将溅射步骤所得的样品浸泡到丙酮中,在超声功率为40W的条件下,对浸泡在丙酮中的样品进行约10秒钟超声,依次用无水乙醇和去离子水清洗,并用氮气吹干;
(3)第三步:制备上电极;
光刻:采用光刻工艺,光刻出方形上电极图形,如图1所示,且本层光刻图形完全覆盖功能层图形并与下电极图形垂直;
溅射:在上电极光刻图形上利用磁控溅射的方法制备Pt上电极,厚度为100nm;溅射的工艺条件为:本底真空5*10-5Pa、工作压强为0.5Pa、直流溅射功率为35W,溅射时间为700s;
剥离:将溅射步骤所得到的样品浸泡到丙酮中,在超声功率为40W的条件下,对浸泡在丙酮中的样品进行约10秒钟超声,依次用无水乙醇和去离子水清洗,并用氮气吹干;获得三层小方块阵列结构的忆阻器。
实施例2:一种大窗口模拟型HfOx同质结忆阻器的调控及测试方法
以下是对实施例1所制备的忆阻器进行调控及测试的方法,具体包括如下步骤:
(1)对呈小方块阵列结构忆阻器的第1行、第1列的忆阻器单元进行预形成导电通道处理;正向I/V电压扫描所采用的扫描电压为5V,限流为300μA。
(2)对该忆阻器单元进行20次双向I/V电压扫描,直至该忆阻器单元出现稳定的RESET、SET电压值及其对应的高低阻态;
(3)对该忆阻器单元进行直流渐变测试,采用连续的单向SET/RESET 电压进行扫描;起始低阻2.6kΩ,SET电压幅值为1.2V,限制电流由240μA 至1mA,步长为5μA。RESET的直流扫描起始低阻2.6kΩ电压由-0.7V逐步增加至-1.75V,步长为-5mV,限制电流设置为100mA。
(4)对该忆阻器单元进行可应用的脉冲渐变特性测试,根据渐变机理分为三种类型,并对应着三种阻值范围:
①导电丝形貌调控型阻值渐变测试:将器件电阻调至3kΩ,对其施加 40个连续的单脉宽单幅值单向的RESET脉冲,脉冲幅值-1.25V,脉冲宽度为17.5ns,随后对其施加40个连续的单脉宽单幅值单向的SET脉冲,脉冲幅值1.05V,脉冲宽度为15ns。并在每次脉冲操作后施加0.1V的读取电压来表征器件阻值的变化。
②界面势垒调控型阻值渐变测试:将器件电阻调至10kΩ,对其施加 60个连续的单脉宽单幅值单向的RESET脉冲,脉冲幅值-1.95V,脉冲宽度为20ns,随后对其施加60个连续的单脉宽单幅值单向的SET脉冲,脉冲幅值1.70V,脉冲宽度为20ns。并在每次脉冲操作后施加0.1V的读取电压来表征器件阻值的变化。
③导电丝形貌调控型与界面势垒调控型的阻值渐变测试:将器件电阻调至2kΩ,对其施加60个连续的单脉宽单幅值单向的RESET脉冲,脉冲幅值-2.05V,脉冲宽度为20ns,随后对其施加60个连续的单脉宽单幅值单向的SET脉冲,脉冲幅值1.80V,脉冲宽度为20ns。并在每次脉冲操作后施加0.1V的读取电压来表征器件阻值的变化。
图2所示,是实施例1所提供的HfOx/HfOy忆阻器的直流特性,该图2 右下角的插图是单层的HfOx器件的直流特性。其中,单层器件的成分与厚度和同质结器件的HfOx成分及厚度相同。在相同的直流I-V循环下 (VR=1V,Icc=1mA),同质结器件表现出更好的一致性,SET及RESET 渐变性更好。
图3所示,是实施例1所提供的HfOx/HfOy忆阻器的直流渐变特性扫描示意图,从该图可以看出,器件在2.6kΩ到55kΩ之间测得100个以上的可能阻态,有着明显的渐变的电阻过渡状态,表明该忆阻其模型具有较好的模拟特性以及多值存储特性。
图4所示,是实施例1所提供的HfOx/HfOy忆阻器的基于机理①脉冲渐变测试,完整的10个循环表明期间具有较好的周期循环特性,同时每个周期之间SET和RESET脉冲渐变过程的相对误差分别为7.7%和4.2%,验证了器件在机理①下的良好模拟特性以及一致性。
图5所示,是实施例1所提供的HfOx/HfOy忆阻器的基于机理②脉冲渐变测试,完整的5个循环表明期间具有较好的周期循环特性,同时每个周期之间SET和RESET脉冲渐变过程的相对误差分别为7.0%和6.8%,验证了器件在机理②下的良好模拟特性以及一致性。
图6所示,是忆阻器基于机理③的脉冲渐变测试,完整的3个循环表明期间具有良好的周期循环特性,低阻和高阻的阻值分别约为2kΩ到80kΩ,验证了器件在两种机制同时存在(即机理③)下的大窗口特性(窗口可达 30倍以上)以及良好的模拟特性,为神经形态功能计算打下了更优的器件基础。
实施例1的制备方法的参数如下表1所列:
表1实施例1制备方法参数列表
Figure BDA0002266566810000131
实施例2的测试参数,具体如下表2和表3所列:
表2实施例2中基于实施例1所得忆阻器的直流测试参数列表
Figure BDA0002266566810000141
表3实施例2中基于实施例1所得忆阻器的脉冲测试参数列表
Figure BDA0002266566810000142
实施例3:一种大窗口模拟型HfOx同质结忆阻器的制备方法
实施例3所提供的HfOx忆阻器,为小方块结构的Pt/HfOy/HfOx/Ti忆阻器,其结构如图1所示;其中,下电极为Ti,厚度为100nm,功能层是厚度为10nm的HfOx和4nm的HfOy,x=1.6,y=1.93;上电极为Pt,厚度为 100nm。制备流程与实施例1相同。
其中,与实施例1不同的是,在溅射过程中,先生长10nm的HfOx储氧层,再生长4nm的HfOy迁移阻挡层;溅射的工艺条件为:本底真空均为 5*10-3Pa、工作压强均为0.67Pa、直流溅射功率为100W,溅射时间分别为 306s、120s,Ar与O2的体积比为38:9、31:16;
当x=1.6时,对应的HfOx薄膜中存在较多的氧空位,导电丝的演化范围较大,储氧能力强。整个同质结体系仍能保持在低阻范围阻值连续变化,器件仍能够较好的模拟特性,并保持较大的阻值渐变区域。
实施例4:一种大窗口模拟型HfOx同质结忆阻器的制备方法
实施例4所提供的HfOx忆阻器,为小方块结构的Pt/HfOy/HfOx/Ti忆阻器,其结构如图1所示;其中,下电极为Ti,厚度为100nm,功能层是厚度为10nm的HfOx和4nm的HfOy,x=1.72,y=1.9;上电极为Pt,厚度为 100nm。制备流程与实施例1相同。
其中,与实施例1不同的是,在溅射过程中,先生长10nm的HfOx储氧层,再生长4nm的HfOy迁移阻挡层;溅射的工艺条件为:本底真空均为 5*10-3Pa、工作压强均为0.67Pa、直流溅射功率为100W,溅射时间分别为240s、140s,Ar与O2的体积比为35:12、31.6:15.4;
当y=1.9时,对应的HfOy薄膜中缺陷较少,形成的导电丝数量较少且形貌较细。导电丝能够在该层局域化通断,使得器件仍能表现较好的一致性。同时,该层还能起到氧空位迁移势垒的作用,减缓氧空位的迁移速度,使得器件的导电残丝的形成及断裂过程更趋于缓慢,阻值变化更趋于连续而不是导电丝的突然导通引起的阻值突变。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种模拟型HfOx/HfOy同质结忆阻器,其特征在于,该同质结忆阻器包括自下而上依次堆叠的下电极层、功能层和上电极层,其中,所述功能层是由HfOx层与HfOy层自下而上堆叠形成的HfOx/HfOy同质结功能层;对于该HfOx/HfOy同质结功能层,1.6<x<1.8,1.9<y<2,且所述HfOx层的厚度大于所述HfOy层的厚度;
对于所述HfOx/HfOy同质结功能层,所述HfOx层的厚度为8nm~20nm,所述HfOy层的厚度为2nm~8nm,并且,所述HfOx层与所述HfOy层两者的厚度之比为4~2:1。
2.如权利要求1所述模拟型HfOx/HfOy同质结忆阻器,其特征在于,对于所述HfOx/HfOy同质结功能层,x=1.72且y=1.93。
3.如权利要求2所述模拟型HfOx/HfOy同质结忆阻器,其特征在于,对于所述HfOx/HfOy同质结功能层,所述HfOx层的厚度为10nm,所述HfOy层的厚度为4nm。
4.如权利要求1所述模拟型HfOx/HfOy同质结忆阻器,其特征在于,所述下电极层所采用的电极材料为Ti、Hf、Ta或Al,所述上电极层所采用的电极材料为Pt或Au。
5.针对如权利要求1-4任意一项所述模拟型HfOx/HfOy同质结忆阻器的阻值渐变的调控方法,其特征在于,该调控方法是以如权利要求1-4任意一项所述模拟型HfOx/HfOy同质结忆阻器为对象,以量子化电导值对应的阻值即12.9KΩ为界限,利用导电丝形变调控阻值以及导电残丝同电极的间隙势垒调制阻变相结合的调控机制,选取相应的阻值范围以及电脉冲参数调制,实现阻值从小于12.9KΩ至阻值大于12.9KΩ的阻值变化;其中,所述导电丝形变调控阻值的阻值范围在12.9KΩ以下,所述导电残丝同电极的间隙势垒调制阻变的阻值范围在12.9KΩ以上。
6.如权利要求5所述调控方法,其特征在于,所述阻值变化具体是在2KΩ~200KΩ阻值范围内的阻值变化。
7.如权利要求5所述调控方法,其特征在于,在测试时,测试采用直流渐变特性测试或脉冲渐变特性测试,其中:
所述直流渐变特性测试包括如下步骤:
(1)对选定的忆阻器单元进行预形成导电通道处理,首次电操作激活忆阻器单元,氧空位在电场的作用下预形成导电通道;
(2)对该忆阻器单元进行多次双向I/V电压扫描,直至该忆阻器单元出现稳定的负向导通(RESET)、正向导通(SET)电压值及其对应的高低阻态;
(3)对该忆阻器单元进行直流渐变测试,包括正向导通(SET)阻值渐变以及负向导通(RESET)阻值渐变;其中,正向导通(SET)过程中保持操作电压一致,限流逐步增加的连续单向扫描;负向导通(RESET)过程中无需限流,为电压逐步增加的连续单向扫描;
脉冲渐变特性测试包括以下步骤:
(S1)通过直流或脉冲的操作将器件阻值调至期望低阻RL,并读取相应阻值;然后进行脉冲调制,在忆阻器单元上施加定制的负向导通(RESET)脉冲,对单元施加正向读取电压,将施加一次负向导通(RESET)脉冲过程与一次读取正向电压过程记为抑制(Depression)脉冲的一个周期,施加一定周期的抑制(Depression)脉冲信号后,器件阻值达到饱和,此时的阻值记为RH
(S2)在忆阻器单元上施加定制的正向导通(SET)脉冲,随后对单元施加正向读取电压,将施加一次正向导通(SET)脉冲过程与一次读取正向电压过程记为增强(Pretention)脉冲的一个周期,施加一定周期的增强(Pretention)脉冲信号后,器件阻值达到饱和,此时的阻值回到RL
(3)重复步骤(S1)、(S2)数次获得器件连续脉冲阻值渐变过程。
CN201911090016.5A 2019-11-08 2019-11-08 一种模拟型HfOx/HfOy同质结忆阻器及其调控方法 Active CN110911559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911090016.5A CN110911559B (zh) 2019-11-08 2019-11-08 一种模拟型HfOx/HfOy同质结忆阻器及其调控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911090016.5A CN110911559B (zh) 2019-11-08 2019-11-08 一种模拟型HfOx/HfOy同质结忆阻器及其调控方法

Publications (2)

Publication Number Publication Date
CN110911559A CN110911559A (zh) 2020-03-24
CN110911559B true CN110911559B (zh) 2021-10-15

Family

ID=69817257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911090016.5A Active CN110911559B (zh) 2019-11-08 2019-11-08 一种模拟型HfOx/HfOy同质结忆阻器及其调控方法

Country Status (1)

Country Link
CN (1) CN110911559B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564555B (zh) * 2020-05-20 2022-04-12 浙江大学 一种改善工作稳定性及存储窗口的阻变存储器及制备方法
CN112467027B (zh) * 2020-11-04 2023-05-30 华中科技大学 一种基于界面掺杂的忆阻器及其制备方法
CN112735494B (zh) * 2021-01-04 2022-09-30 中国人民解放军国防科技大学 忆阻器阻值调控方法、装置、计算机终端及存储介质
CN113113537B (zh) * 2021-04-08 2023-04-18 华中科技大学 一种阈值转变器件及其制备方法
CN112951995B (zh) * 2021-04-09 2023-04-07 华中科技大学 一种自整流忆阻器电路的存算一体化操作方法及应用

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738388A (zh) * 2011-04-12 2012-10-17 中国科学院微电子研究所 具有忆阻器特性的半导体器件及其实现多级存储的方法
CN102931346A (zh) * 2011-08-12 2013-02-13 中国科学院微电子研究所 忆阻器器件及其制备方法
CN103280526A (zh) * 2013-05-29 2013-09-04 北京大学 一种忆阻层及忆阻器
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US20160028005A1 (en) * 2014-01-15 2016-01-28 Hewlett-Packard Development Company, L.P. Memristor structure with a dopant source
CN105552219A (zh) * 2015-12-10 2016-05-04 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法
CN106654007A (zh) * 2016-12-05 2017-05-10 华中科技大学 一种基于量子电导效应的忆阻器及其制备调制方法及应用
CN107293642A (zh) * 2017-06-07 2017-10-24 华中科技大学 一种基于HfO2‑x的二值和多值忆阻器、制备方法及其应用
CN107958955A (zh) * 2017-10-13 2018-04-24 西安电子科技大学 用于改善电流过冲的叠层HfO2基阻变存储器及其制作方法
CN108470827A (zh) * 2018-03-05 2018-08-31 湖北大学 一种柔性透明过渡金属氧化物阻变存储器及其制备方法
CN108807668A (zh) * 2018-06-25 2018-11-13 华中科技大学 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738388A (zh) * 2011-04-12 2012-10-17 中国科学院微电子研究所 具有忆阻器特性的半导体器件及其实现多级存储的方法
CN102931346A (zh) * 2011-08-12 2013-02-13 中国科学院微电子研究所 忆阻器器件及其制备方法
CN103280526A (zh) * 2013-05-29 2013-09-04 北京大学 一种忆阻层及忆阻器
US20160028005A1 (en) * 2014-01-15 2016-01-28 Hewlett-Packard Development Company, L.P. Memristor structure with a dopant source
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
CN105552219A (zh) * 2015-12-10 2016-05-04 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法
CN106654007A (zh) * 2016-12-05 2017-05-10 华中科技大学 一种基于量子电导效应的忆阻器及其制备调制方法及应用
CN107293642A (zh) * 2017-06-07 2017-10-24 华中科技大学 一种基于HfO2‑x的二值和多值忆阻器、制备方法及其应用
CN107958955A (zh) * 2017-10-13 2018-04-24 西安电子科技大学 用于改善电流过冲的叠层HfO2基阻变存储器及其制作方法
CN108470827A (zh) * 2018-03-05 2018-08-31 湖北大学 一种柔性透明过渡金属氧化物阻变存储器及其制备方法
CN108807668A (zh) * 2018-06-25 2018-11-13 华中科技大学 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Adaptive Crystallite Kinetics in Homogenous Bilayer Oxide Memristor for Emulating Diverse Synaptic Plasticity;Jun Yin等;《Adv. Funct. Mater.》;20180325;第28卷;全文 *

Also Published As

Publication number Publication date
CN110911559A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN110911559B (zh) 一种模拟型HfOx/HfOy同质结忆阻器及其调控方法
CN108807668B (zh) 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
Wang et al. Resistive switching and synaptic behaviors of TaN/Al 2 O 3/ZnO/ITO flexible devices with embedded Ag nanoparticles
CN100502010C (zh) 利用具有分级电阻变化的多层的存储器件
Qu et al. Recent progress in tungsten oxides based memristors and their neuromorphological applications
CN106098932B (zh) 一种线性缓变忆阻器及其制备方法
CN106654007A (zh) 一种基于量子电导效应的忆阻器及其制备调制方法及应用
CN110911560B (zh) 一种平面型忆阻器及其制备方法
CN104051545A (zh) 基于pn 异质结构的忆阻器及其制备方法
CN107895757B (zh) 一种量子电导特性可控的纳米点接触
CN107293642A (zh) 一种基于HfO2‑x的二值和多值忆阻器、制备方法及其应用
Chen et al. High-yield and uniform NbO x-based threshold switching devices for neuron applications
Liu et al. Simulation of biologic synapse through organic-inorganic hybrid memristors using novel Ti-based maleic acid/TiO 2 ultrathin films
He et al. CMOS back-end compatible memristors for in situ digital and neuromorphic computing applications
CN111640865A (zh) 一种适用于神经形态计算的人工突触器件
RU149246U1 (ru) Элемент резистивной энергонезависимой памяти
Qu et al. Demonstration of enhanced resistance switching performance of HfO2/WOx-based bilayer devices embedded with Ti nano island array by applying a rapid thermal annealing process
CN112467027A (zh) 一种基于界面掺杂的忆阻器及其制备方法
CN101847688A (zh) 一种减小阻变存储器阻值离散性的方法
CN108400238A (zh) 一种基于GeTe的双功能器件及其制备方法
CN112018236A (zh) 一种基于pzt的忆阻器件、其制备方法及其应用
CN105932154B (zh) 具有稳定阈值电阻转变特性的材料以及动态随机存储器件
CN112420922B (zh) 一种基于钛银合金的低功耗cbram器件及其制备方法和应用
CN118076216A (zh) 一种基于AlN/AlScN/AlN堆叠结构的忆阻器、制备方法及其应用
Sun et al. An Analytic Model of Electrochemical Metallization Memristor With a Cluster Spontaneous Decay

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant