CN110896029A - 刻蚀方法以及半导体器件的制造方法 - Google Patents

刻蚀方法以及半导体器件的制造方法 Download PDF

Info

Publication number
CN110896029A
CN110896029A CN201911024501.2A CN201911024501A CN110896029A CN 110896029 A CN110896029 A CN 110896029A CN 201911024501 A CN201911024501 A CN 201911024501A CN 110896029 A CN110896029 A CN 110896029A
Authority
CN
China
Prior art keywords
layer
etching
pattern film
reflection layer
advanced pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911024501.2A
Other languages
English (en)
Other versions
CN110896029B (zh
Inventor
韩朋刚
许鹏凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911024501.2A priority Critical patent/CN110896029B/zh
Publication of CN110896029A publication Critical patent/CN110896029A/zh
Application granted granted Critical
Publication of CN110896029B publication Critical patent/CN110896029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种刻蚀方法，将先进图形膜层分成两步刻蚀，并在两步先进图形膜层刻蚀中间增加了去除未曝光区介质抗反射层的步骤，后续利用两步先进图形膜层刻蚀后残留的先进图形膜层作为掩膜，对目标刻蚀层进行刻蚀，通过上述方法解决了刻蚀过程中无法去除未曝光区的所述介质抗反射层的问题，并避免了形成后续制程缺陷的问题。

Description

刻蚀方法以及半导体器件的制造方法
技术领域
本发明属于半导体制造领域，尤其涉及一种刻蚀方法以及半导体器件的制造方法。
背景技术
业界内，浮栅(Floating Gate，简称FG)刻蚀采用先进图膜(Advanced PatterningFilm，简称APF)作为硬掩膜进行刻蚀，刻蚀的工艺步骤如下：首先提供一形成有目标刻蚀层的半导体衬底，在所述半导体衬底上依次覆盖先进图形膜层、介质抗反射层(Bottom Anti-Reflective Coating，简称Barc)和底部抗反射层(Dielectric Anti-reflectiveCoating，简称Darc)，并在所述底部抗反射层上形成图案化的光刻胶层，所述图案化的光刻胶层定义出曝光区和未曝光区；然后对底部抗反射层和介质抗反射层进行刻蚀，保证一定的过刻蚀量；接着对曝光区的先进图形膜层以及未曝光区的残余图案化的光刻胶层及底部抗反射层进行刻蚀，并停在目标刻蚀层上，最后对目标刻蚀层刻蚀，形成最终的浮栅FG结构，所述目标刻蚀层可以包括多晶硅层、栅氧化层、层间介质以及源漏区等其中的至少一层。
由于浮栅FG的多晶硅衬底结构较复杂，在浮栅FG刻蚀过程中需要严格控制浮栅FG顶部的氧化层及有源区上的栅氧层的损失，因此需要采用对顶部的氧化层及有源区上的栅氧层有较高选择比的刻蚀过程，这就导致未曝光区先进图形膜层顶部的介质抗反射层将无法去除，并且会在后续除去过程中剥落，形成后续制程缺陷的问题。
发明内容
本发明的目的在于提供一种刻蚀方法，以解决刻蚀工艺过程中无法去除未曝光区的介质抗反射层，形成后续制程缺陷的问题。
为解决上述技术问题，本发明提供了一种刻蚀方法，包括以下步骤：
步骤S1，提供一形成有目标刻蚀层的半导体衬底，在所述半导体衬底上依次覆盖先进图形膜层、介质抗反射层和底部抗反射层，并在所述底部抗反射层上形成图案化的光刻胶层，所述图案化的光刻胶层定义出曝光区和未曝光区；
步骤S2，以所述图案化的光刻胶层为掩膜，对所述底部抗反射层和所述介质抗反射层进行刻蚀，至暴露出所述曝光区中的所述先进图形膜层的表面；
步骤S3，对所述曝光区中的所述先进图形膜层进行部分刻蚀，同时刻蚀掉所述未曝光区的残余的所述光刻胶层以及所述底部抗反射层；
步骤S4，刻蚀去除所述未曝光区中残余的所述介质抗反射层；
步骤S5，再次刻蚀所述先进图形膜层，以去除所述曝光区中的所述先进图形膜层，并在所述未曝光区中保留一定厚度的所述先进图形膜层；
步骤S6，以残余的所述先进图形膜层为掩膜，对所述曝光区中的所述目标刻蚀层进行刻蚀，以形成所需的图案。
可选的，在所述的刻蚀方法中，所述目标刻蚀层包括多晶硅层、栅氧化层、层间介质层以及源漏区中的至少一层。
可选的，在所述的刻蚀方法中，在所述步骤S2中，采用第一刻蚀气体对所述底部抗反射层和所述介质抗反射层进行刻蚀，所述第一刻蚀气体包括CF4。
可选的，在所述的刻蚀方法中，所述步骤S2中，对所述底部抗反射层和所述介质抗反射层进行刻蚀时，产生20％～40％的过刻蚀量。
可选的，在所述的刻蚀方法中，在所述步骤S3中，采用第二刻蚀气体对所述曝光区中的所述先进图形膜层进行部分刻蚀，所述第二刻蚀气体包括SO2和/或O2。
可选的，在所述的刻蚀方法中，在所述步骤S5中，采用所述第二刻蚀气体，再次刻蚀所述先进图形膜层。
可选的，在所述的刻蚀方法中，采用第三刻蚀气体对所述曝光区中的所述目标刻蚀层进行刻蚀，所述第三刻蚀气体包括HBr和/或O2。
可选的，在所述的刻蚀方法中，在所述步骤S5中，在所述未曝光区中保留的所述先进图形膜层的厚度大于
Figure BDA0002248250910000031
可选的，在所述的刻蚀方法中，在所述介质抗反射层与所述底部抗反射层之间还包括顶部保护氧化层。
为实现上述目的以及其他相关目的，本发明还提供了一种半导体器件的制造方法，包括上述任一项所述的刻蚀方法。
综上所述，本发明提供一种刻蚀方法，将先进图形膜层分成两步刻蚀，并在两步先进图形膜层刻蚀中间增加了去除未曝光区介质抗反射层的步骤，后续利用两步先进图形膜层刻蚀后残留的先进图形膜层作为掩膜，对FG进行刻蚀，通过上述方法解决了刻蚀过程中无法去除未曝光区的所述介质抗反射层，避免了形成后续制程缺陷的问题。
附图说明
图1～图4为一种浮栅刻蚀方法中各步骤的膜层结构示意图；
图5是一种浮栅FG刻蚀切片图；
图6～图11为本发明一实施例的刻蚀方法中各步骤的膜层结构示意图；
图12a和图12b为本发明一实施例的刻蚀方法中形成的曝光区和未曝光区的切片图；
其中，图1～图5中：
01-图案化的光刻胶层，02-底部抗反射层，03-介质抗反射层，04-先进图形膜层，05-多晶硅；
图6-图11中：
11-图案化的光刻胶层，21-底部抗反射层，31-介质抗反射层，41-先进图形膜层，511-多晶硅，512-控制栅极。
具体实施方式
以下结合附图和具体实施例对本发明提出的刻蚀方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明的目的。
参阅图1～图4，为一种常用的浮栅刻蚀方法，采用先进图膜作为硬掩膜进行刻蚀，所述刻蚀的工艺步骤如下：步骤S1，提供一形成有目标刻蚀层的半导体衬底，在所述半导体衬底上依次覆盖先进图形膜层04、介质抗反射层03和底部抗反射层02，并在所述底部抗反射层02上形成图案化的光刻胶层01，所述图案化的光刻胶层01定义出曝光区A和未曝光区B，其中，所述目标刻蚀层可以包括多晶硅层、栅氧化层、层间介质层以及源漏区等其中的至少一层，例如，所述目标刻蚀层包括控制栅极(未标出)以及位于所述控制栅极侧边的多晶硅05，参阅图1。
参阅图2，步骤S2：采用低选择比气体对介质抗反射层03和底部抗反射层02进行刻蚀，即所采用的刻蚀气体对所述介质抗反射层03和底部抗反射层02的刻蚀速率相近，所述刻蚀气体优选为CF4，而所述低选择比气体的量相对较多，需要过刻蚀量20％～40％，可以将曝光区的所述介质抗反射层03和所述底部抗反射层02刻蚀完全，暴露出所述先进图形膜层04。
参阅图3，步骤S3：采用刻蚀气体对曝光区A中的所述先进图形膜层04进行刻蚀，同时刻蚀掉未曝光区B中的残余所述图案化的光刻胶01及所述底部抗反射层02，所述刻蚀气体为对所述先进图形膜层04和多晶硅05具有高选择比的气体，即所述刻蚀气体在快速刻蚀先进图形膜层04时，对多晶硅05几乎不会进行刻蚀，所述刻蚀气体优选为SO2和/或O2。最终刻蚀停止在所述目标刻蚀层上。
参阅图4，步骤S4：对多晶硅05进行刻蚀，形成最终的浮栅结构。所述刻蚀气体对多晶硅05和多晶硅侧边的顶部存在氧化层的控制栅极结构具有高选择比，即在快速刻蚀多晶硅05时，几乎不会刻蚀控制栅极。所述刻蚀气体优选为HBr和/或O2，所述刻蚀气体仅刻蚀顶部无氧化层的多晶硅05，几乎不会刻蚀顶部存在氧化层的控制栅极结构，最终得到目标浮栅的结构。
由于浮栅底部的衬底结构比较复杂，在浮栅刻蚀步骤中需要严格控制顶部的氧化层及有源区上的栅氧层的损失，因此需要采用对氧化层及有源区上的栅氧层有较高选择比的刻蚀过程，这就导致未曝光区先进图形膜层顶部的介质抗反射层将无法去除，如图5所示。并且会在后续除去过程中剥落，形成后续制程缺陷的问题。
为解决刻蚀过程中无法去除未曝光区域介质抗反射层，形成后续制程缺陷的问题，本发明提供了一种刻蚀方法，即先进图形膜层分两步刻蚀，在两步先进图形膜层刻蚀中间增加了去除未曝光区介质抗反射层的步骤，后续利用两步先进图形膜层刻蚀后残留的先进图形膜层作为掩膜，对目标刻蚀层进行刻蚀。具体过程如图6～11所示。
本发明一实施例提供的所述刻蚀方法，包括以下步骤：
所述步骤S1，提供一形成有目标刻蚀层的半导体衬底，在所述半导体衬底上依次覆盖先进图形膜层41、介质抗反射层31和底部抗反射层21，并在所述底部抗反射层21上形成图案化的光刻胶层11，所述图案化的光刻胶层11定义出曝光区A和未曝光区B；
步骤S2，以所述图案化的光刻胶层11为掩膜，对所述底部抗反射层21和所述介质抗反射层31进行刻蚀，至暴露出所述曝光区中的所述先进图形膜层41的表面；
步骤S3，对所述曝光区中的所述先进图形膜层41进行部分刻蚀，同时刻蚀掉所述未曝光区的残余的所述图案化的光刻胶层11以及所述底部抗反射层21；
步骤S4，刻蚀去除所述未曝光区中残余的所述介质抗反射层31；
步骤S5，再次刻蚀所述先进图形膜层41，以去除所述曝光区A中的所述先进图形膜层，并在所述未曝光区B中保留一定厚度的所述先进图形膜层；
步骤S6，以残余的所述先进图形膜层41为掩膜，对所述曝光区A中的所述目标刻蚀层进行刻蚀，以形成所需的图案。
如图6所示，在步骤S1中，提供一形成有目标刻蚀层的半导体衬底，在所述半导体衬底上依次覆盖先进图形膜层41、介质抗反射层31和底部抗反射层21，并在所述底部抗反射层21上形成图案化的光刻胶层11，所述图案化的光刻胶层11定义出曝光区A和未曝光区B。所述目标刻蚀层可以包括多晶硅层、栅氧化层、层间介质以及源漏区等其中的至少一层，例如，如图6所示，所述目标刻蚀层可以包括控制栅极512以及位于所述控制栅极512侧边的多晶硅511。所述多晶硅511的厚度优选为
Figure BDA0002248250910000061
所述先进图形膜层41的厚度优选为
Figure BDA0002248250910000062
所述介质抗反射层31的厚度优选为
Figure BDA0002248250910000063
所述底部抗反射层21的厚度优选为
Figure BDA0002248250910000064
所述图形化的光刻胶层11的厚度优选为
Figure BDA0002248250910000065
在所述介质抗反射层31与所述底部抗反射层21之间还可以形成一层顶部保护氧化层，用于在刻蚀过程中起到保护介质抗反射层31的作用，所述顶部保护氧化层的厚度优选为
Figure BDA0002248250910000066
更进一步，所述多晶硅51的厚度为
Figure BDA0002248250910000067
所述先进图形膜层41的厚度为
Figure BDA0002248250910000068
所述介质抗反射层31的厚度为
Figure BDA0002248250910000069
所述顶部保护氧化层的厚度为
Figure BDA00022482509100000610
所述底部抗反射层21的厚度为
Figure BDA00022482509100000611
所述图形化的光刻胶层11的厚度为
Figure BDA00022482509100000612
如图7所示，在步骤S2中，以所述图案化的光刻胶层11为掩膜，对所述底部抗反射层21和所述介质抗反射层31进行刻蚀，至暴露出所述曝光区A中的所述先进图形膜层41的表面。采用第一刻蚀气体对介质抗反射层31和底部抗反射层21进行刻蚀，所述第一刻蚀气体优选为对介质抗反射层31和底部抗反射层21低选择比的气体，即所述第一刻蚀气体刻蚀所述介质抗反射层31速度与刻蚀底部抗反射层21的速度相差不大，进一步，所述第一刻蚀气体优选为CF4。所述第一刻蚀气体的量相对较多，需要过刻蚀量20％～40％，可以将曝光区A的所述介质抗反射层31和所述底部抗反射层21刻蚀完全，暴露出所述先进图形膜层41。
如图7和8所示，在步骤S3中，对所述曝光区A中的所述先进图形膜层41进行部分刻蚀，同时刻蚀掉所述未曝光区B中残余的所述图形化的光刻胶层11以及底部抗反射层21。在上述刻蚀过程中，所采用的刻蚀气体为第二刻蚀气体，所述第二刻蚀气体优选为对先进图形膜层41和目标刻蚀层具有高选择比的气体，进一步，所述第二刻蚀气体优选为SO2和/或O2。刻蚀停止在所述先进图形膜层41的内部，即所述先进图形膜层41的刻蚀为部分刻蚀，以残余的所述图形化的光刻胶层11及所述底部抗反射层21完全刻蚀为停止刻蚀的时间。
如图8和9所示，在步骤S4中，刻蚀去除所述未曝光区B中残余的所述介质抗反射层31。采用刻蚀气体对未曝光区B中所述先进图形膜层41顶部的所述介质抗反射层31进行刻蚀，所述刻蚀气体优选为对介质抗反射层31和先进图形膜层41具有低选择比的气体，即所述刻蚀气体刻蚀所述介质抗反射层31速度与刻蚀底先进图形膜层41的速度相近，例如CF4。未曝光区B中所述介质抗反射层31刻蚀完全时，停止刻蚀。
如图10所示，在步骤S5中，再次刻蚀所述先进图形膜层41，以去除所述曝光区A中的所述先进图形膜层41，并在所述未曝光区B中保留一定厚度的所述先进图形膜层41。采用刻蚀气体对曝光区A中残余的所述先进图形膜层41进行刻蚀，刻蚀停止在所述目标刻蚀层的上表面，需要保证未曝光区B中的所述先进图形膜层41的残余量
Figure BDA0002248250910000071
即曝光区A中的所述先进图形膜层41进行的刻蚀量大约
Figure BDA0002248250910000072
左右，所述刻蚀气体优选与所述S3步骤中的第二刻蚀气体相同。
如图11所示，在步骤S6中，以残余的所述先进图形膜层41为掩膜，对所述曝光区A中的所述目标刻蚀层进行刻蚀，以形成所需的图案。采用第三刻蚀气体对所述衬底的目标刻蚀层进行刻蚀，例如所述目标刻蚀层包括控制栅极512以及侧边的多晶硅511时，所述第三刻蚀气体优选为对所述多晶硅511和控制栅极512具有高选择比的气体，即所述第三刻蚀气体快速刻蚀所述多晶硅511时，几乎不会刻蚀所述控制栅极512，例如HBr和/或O2。所述曝光区A中的多晶硅511刻蚀完全时停止刻蚀，得到最终目标浮栅的结构。如图12a和12b为采用刻蚀方法得到的曝光区A和未曝光区B的切片图，可以发现所述刻蚀方法可以有效的除去未曝光区域先进图形膜层顶部介质抗反射层的残留。
本发明提供了一种刻蚀方法，将所述先进图形膜层分两步进行刻蚀，在所述两步先进图形膜层刻蚀中间增加了去除未曝光区的所述介质抗反射层的步骤。可以有效的除去残存的介质抗反射层，以及避免形成后续制程缺陷的问题。
本发明还提供了一种半导体器件的制造方法，包括上述所述的刻蚀方法。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的技术方案的精神和范围。

Claims (10)

1.一种刻蚀方法，其特征在于，包括以下步骤：
步骤S1，提供一形成有目标刻蚀层的半导体衬底，在所述半导体衬底上依次覆盖先进图形膜层、介质抗反射层和底部抗反射层，并在所述底部抗反射层上形成图案化的光刻胶层，所述图案化的光刻胶层定义出曝光区和未曝光区；
步骤S2，以所述图案化的光刻胶层为掩膜，对所述底部抗反射层和所述介质抗反射层进行刻蚀，至暴露出所述曝光区中的所述先进图形膜层的表面；
步骤S3，对所述曝光区中的所述先进图形膜层进行部分刻蚀，同时刻蚀掉所述未曝光区的残余的所述光刻胶层以及所述底部抗反射层；
步骤S4，刻蚀去除所述未曝光区中残余的所述介质抗反射层；
步骤S5，再次刻蚀所述先进图形膜层，以去除所述曝光区中的所述先进图形膜层，并在所述未曝光区中保留一定厚度的所述先进图形膜层；
步骤S6，以残余的所述先进图形膜层为掩膜，对所述曝光区中的所述目标刻蚀层进行刻蚀，以形成所需的图案。
2.如权利要求1所述的刻蚀方法，其特征在于，所述目标刻蚀层包括多晶硅层、栅氧化层、层间介质层以及源漏区中的至少一层。
3.如权利要求1所述的刻蚀方法，其特征在于，在所述步骤S2中，采用第一刻蚀气体对所述底部抗反射层和所述介质抗反射层进行刻蚀，所述第一刻蚀气体包括CF4。
4.如权利要求1所述的刻蚀方法，其特征在于，所述步骤S2中，对所述底部抗反射层和所述介质抗反射层进行刻蚀时，产生20％～40％的过刻蚀量。
5.如权利要求1所述的刻蚀方法，其特征在于，在所述步骤S3中，采用第二刻蚀气体对所述曝光区中的所述先进图形膜层进行部分刻蚀，所述第二刻蚀气体包括SO2和/或O2。
6.如权利要求5所述的刻蚀方法，其特征在于，在所述步骤S5中，采用所述第二刻蚀气体，再次刻蚀所述先进图形膜层。
7.如权利要求1所述的刻蚀方法，其特征在于，采用第三刻蚀气体对所述曝光区中的所述目标刻蚀层进行刻蚀，所述第三刻蚀气体包括HBr和/或O2。
8.如权利要求1所述的刻蚀方法，其特征在于，在所述步骤S5中，在所述未曝光区中保留的所述先进图形膜层的厚度大于
Figure FDA0002248250900000021
9.如权利要求1所述的刻蚀方法，其特征在于，在所述介质抗反射层与所述底部抗反射层之间还包括顶部保护氧化层。
10.一种半导体器件的制造方法，其特征在于，包括权利要求1-9中任一项所述的刻蚀方法。
CN201911024501.2A 2019-10-25 2019-10-25 刻蚀方法以及半导体器件的制造方法 Active CN110896029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911024501.2A CN110896029B (zh) 2019-10-25 2019-10-25 刻蚀方法以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911024501.2A CN110896029B (zh) 2019-10-25 2019-10-25 刻蚀方法以及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN110896029A true CN110896029A (zh) 2020-03-20
CN110896029B CN110896029B (zh) 2021-11-12

Family

ID=69786322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911024501.2A Active CN110896029B (zh) 2019-10-25 2019-10-25 刻蚀方法以及半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN110896029B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130316532A1 (en) * 2012-05-22 2013-11-28 Shanghai Huali Microelectronics Corporation Method of manufacturing a tungsten plug
CN103441066A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 基于darc掩膜结构的栅极lele双重图形成型方法
CN103839811A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105489558A (zh) * 2015-12-04 2016-04-13 上海华虹宏力半导体制造有限公司 改善闪存器件性能的方法
CN105552033A (zh) * 2015-12-31 2016-05-04 上海华虹宏力半导体制造有限公司 E-Flash栅极形成方法
CN105845564A (zh) * 2016-05-25 2016-08-10 上海华力微电子有限公司 防止有形貌晶圆表面刻蚀损伤的光刻刻蚀方法
US20160254161A1 (en) * 2015-02-27 2016-09-01 Imec Vzw Method for Patterning an Underlying Layer
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN108735751A (zh) * 2018-04-26 2018-11-02 上海华力集成电路制造有限公司 一种浮栅存储单元及其制备方法
CN108847388A (zh) * 2018-06-19 2018-11-20 上海华力微电子有限公司 一种分裂栅结构下的浮栅隔离刻蚀工艺
CN109524300A (zh) * 2018-11-28 2019-03-26 上海华力微电子有限公司 一种刻蚀方法及半导体器件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130316532A1 (en) * 2012-05-22 2013-11-28 Shanghai Huali Microelectronics Corporation Method of manufacturing a tungsten plug
CN103839811A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103441066A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 基于darc掩膜结构的栅极lele双重图形成型方法
US20160254161A1 (en) * 2015-02-27 2016-09-01 Imec Vzw Method for Patterning an Underlying Layer
CN105489558A (zh) * 2015-12-04 2016-04-13 上海华虹宏力半导体制造有限公司 改善闪存器件性能的方法
CN105552033A (zh) * 2015-12-31 2016-05-04 上海华虹宏力半导体制造有限公司 E-Flash栅极形成方法
CN105845564A (zh) * 2016-05-25 2016-08-10 上海华力微电子有限公司 防止有形貌晶圆表面刻蚀损伤的光刻刻蚀方法
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN108735751A (zh) * 2018-04-26 2018-11-02 上海华力集成电路制造有限公司 一种浮栅存储单元及其制备方法
CN108847388A (zh) * 2018-06-19 2018-11-20 上海华力微电子有限公司 一种分裂栅结构下的浮栅隔离刻蚀工艺
CN109524300A (zh) * 2018-11-28 2019-03-26 上海华力微电子有限公司 一种刻蚀方法及半导体器件

Also Published As

Publication number Publication date
CN110896029B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US10685838B1 (en) Semiconductor structure providing for an increased pattern density on a substrate and method for forming same
TWI302635B (en) Partially formed integrated circuit and method of integrated circuit fabrication and forming an integrated circuit
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
US9449821B2 (en) Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
CN109599336A (zh) 半导体结构及其形成方法
US11664234B2 (en) Semiconductor structure and fabrication method thereof
CN110896029B (zh) 刻蚀方法以及半导体器件的制造方法
CN111326416A (zh) 刻蚀方法
CN104952782A (zh) 半导体器件的形成方法
JP2009032872A (ja) 半導体装置の製造方法
CN108847388B (zh) 一种分裂栅结构下的浮栅隔离刻蚀工艺
CN109103140B (zh) 一种阵列基板的制作方法
US6989331B2 (en) Hard mask removal
KR100571629B1 (ko) 반도체 소자 제조 방법
KR100587060B1 (ko) 비트라인 형성 방법
CN109767981A (zh) 台阶状ono薄膜的刻蚀方法
CN103177955B (zh) 一种实现可剥离侧壁的制程方法
JP3032089B2 (ja) フォトマスク形成方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
JP3369957B2 (ja) 半導体装置の製造方法
CN104425223B (zh) 图形化方法
CN111403278B (zh) 芯轴图形的形成方法
CN111834204B (zh) 半导体结构的制备方法
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant