CN110892501B - 消除晶片背面边缘和缺口处的沉积物的晶片边缘接触硬件和方法 - Google Patents
消除晶片背面边缘和缺口处的沉积物的晶片边缘接触硬件和方法 Download PDFInfo
- Publication number
- CN110892501B CN110892501B CN201880047501.1A CN201880047501A CN110892501B CN 110892501 B CN110892501 B CN 110892501B CN 201880047501 A CN201880047501 A CN 201880047501A CN 110892501 B CN110892501 B CN 110892501B
- Authority
- CN
- China
- Prior art keywords
- wafer
- carrier ring
- top surface
- central top
- supports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 59
- 238000012545 processing Methods 0.000 claims abstract description 53
- 235000012431 wafers Nutrition 0.000 claims description 243
- 230000008021 deposition Effects 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 29
- 238000012546 transfer Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 230000000284 resting effect Effects 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 230000000712 assembly Effects 0.000 claims description 4
- 238000000429 assembly Methods 0.000 claims description 4
- 230000003028 elevating effect Effects 0.000 claims 2
- 230000008569 process Effects 0.000 description 54
- 238000000151 deposition Methods 0.000 description 30
- 238000000231 atomic layer deposition Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 239000002243 precursor Substances 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012636 effector Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemical Vapour Deposition (AREA)
- Packaging Frangible Articles (AREA)
Abstract
提供了一种用于等离子体处理系统的基座组件。组件包括基座、环形表面和多个晶片支撑件。该基座具有中央顶表面。多个晶片支撑件围绕中央顶表面的内半径均匀地布置。内半径位于中央顶表面的中心和小于中半径处之间,中半径介于基座的中心与中央顶表面的外径之间的约一半。提供了承载环,其被配置用于定位在基座的环形表面上。承载环具有承载环内径、承载环外径以及凸缘表面,凸缘表面凹入到承载环的顶部外部区域的下方。多个承载环支撑件被设置在基座的环形表面的外部。当承载环搁置在多个承载环支撑件上时,承载环支撑件限定承载环的在基座的中央顶表面上方的承载环高程尺寸,承载环高程尺寸被配置为高于基座的中央顶表面,高于支撑件高程距离。
Description
技术领域
本发明的实施方案涉及半导体晶片处理设备工具,并且更具体地,用于室内的承载环。室被用于处理和传送晶片。
背景技术
在原子层沉积(ALD)中,通过连续的配料和活化步骤一层一层地沉积膜。ALD用来在高深宽比结构上产生保形膜。ALD的缺点之一是,在晶片的背面的膜沉积是难以避免的,因为膜可以穿过通往晶片背面的任何间隙来沉积。在间隔物应用中,背面沉积是不希望有的,因为在作为集成流的一部分的光刻步骤期间,背面沉积会导致对准/聚焦问题。
通过在配料步骤期间将前体物质传送到背面以及在活化步骤期间前体与传送的自由基物质的反应而产生背面上的膜。因此,需要控制或减少晶片背面的沉积。
正是在这样的背景下,本发明的实施方案出现了。
发明内容
本公开的实施方案提供了用以在ALD处理期间减少背面沉积的系统、装置和方法。在ALD处理室中,晶片被支撑在基座组件上,该基座组件装配有相对于晶片支撑件定位在一定高度处以减少背面沉积的承载环。在一些实施方案中,考虑到热膨胀,对每个基座组件进行校准以确保在处理期间在承载环上保持晶片搭接。现在将描述几个实施方案。
在一实施方案中,提供了一种用于等离子体处理系统的基座组件。所述组件包括:基座,其包括中央顶表面,例如台面,并且所述中央顶表面从所述中央顶表面的中心延伸到所述中央顶表面的外径。环形表面围绕所述中央顶表面。所述环形表面设置在从所述中央顶表面向下的台阶处。多个晶片支撑件以在所述中央顶表面上方的支撑件高程距离从所述中央顶表面突出。所述多个晶片支撑件围绕所述中央顶表面的内半径均匀地布置。所述内半径位于所述中央顶表面的所述中心和小于中半径处之间,所述中半径限定在所述基座的所述中心与所述中央顶表面的所述外径之间的大致一半。提供了承载环,其被配置用于定位在所述基座的所述环形表面上。所述承载环具有承载环内径、承载环外径以及围绕所述承载环的顶部内部区域环形地布置的凸缘表面,所述凸缘表面凹入到所述承载环的顶部外部区域的下方。多个承载环支撑件被设置在所述基座的所述环形表面的外部。当所述承载环搁置在所述多个承载环支撑件上时,所述承载环支撑件限定所述承载环的在所述基座的所述中央顶表面上方的承载环高程尺寸,所述承载环高程尺寸被配置为高于所述基座的所述中央顶表面,高于所述支撑件高程距离。
在一实现方式中,所述多个晶片支撑件当晶片被放置在所述多个晶片支撑件上方时,提供与晶片的运动配合。
在一实现方式中,所述承载环的所述凸缘表面具有过渡到所述承载环的所述顶部外部区域的台阶,并且所述凸缘表面在所述多个晶片支撑件上方升高承载环-支撑件尺寸。
在一实现方式中,所述内半径为约2.5英寸,并且所述中央顶表面的所述外径为约11.5英寸。
在一实现方式中,在所述凸缘表面上方限定搭接部分表面区域,并且所述搭接部分表面区域在晶片被设置在所述基座的所述中央顶表面上方时限定晶片下表面的接触表面。
在一实现方式中,多个间隔件设置在所述承载环支撑件下方,以使得能校准所述承载环高程尺寸的位置。
在一实现方式中,所述多个晶片支撑件的所述内半径位于所述中心和四分之一半径之间,并且所述四分之一半径位于所述中半径和所述中心之间。
在一实现方式中,所述支撑件高程距离在约1密耳和约3密耳之间,并且所述承载环高程尺寸在约2密耳和约6密耳之间。
在一实现方式中,所述支撑件高程距离为约1.5密耳,而所述承载环高程尺寸为约4密耳,并且所述内半径为围绕所述基座的所述中央顶表面的所述中心约2.5英寸。
在一实现方式中,所述中央顶表面的外径为约11.52英寸。
在一实现方式中,所述等离子体处理系统被配置为无环传送系统。无环传送系统被配置为保持所述承载环设置在所述基座的所述环形表面上方,并且晶片被配置为在所述多个晶片支撑件和所述承载环的所述凸缘表面上移动,并从所述多个晶片支撑件和所述承载环的所述凸缘表面移动离开。所述基座包括用于在存在所述晶片时升高和降低所述晶片的升降销,并且所述等离子体处理系统还包括用于将所述晶片移动至所述等离子体处理系统的多个基座组件中的每个基座组件上或从其移动离开的传送臂。
附图说明
图1示出了一种衬底处理系统,其用于处理晶片,例如,以在其上形成膜。
图2示出了另一种衬底处理系统,其用于处理晶片,例如,以在其上形成膜。
图3A根据一个实施方案示出了一种多站式处理工具的顶视图,其中设置有四个处理站。
图3B示出了根据一个实施方案的多站式处理工具的实施方案的示意图,其具有入站装载锁和出站装载锁。
图3C根据本发明的一个实施方案示出了被配置为接收用于沉积工艺(例如原子层沉积(ALD)工艺)的晶片的基座。
图3D根据本发明的一个实施方案示出了基座的一部分的透视剖面图。
图4A根据一个实施方案示出了与图3D的截面图类似的截面图,其具有关于晶片支撑件和晶片在凸缘表面上进行的接触的附加细节。
图4B根据一个实施方案示出了晶片支撑件304a如何设置在基座300中,并且其一部分延伸出中央顶表面。
图4C根据一个实施方案更详细地示出了图4A的细节区域。
图5A示出了根据一个实施方案的图4C的细节区域,其示出了晶片的下边缘表面与承载环的凸缘表面之间的搭接。
图5B至5D示出了根据一个实施方案的在热处理期间可能发生的、将影响图5A所示的搭接的热变化的示例。
图6A和6B示出了减少或基本上消除了对晶片的背面沉积的示例。
图7根据一个实施方案示出了用于控制系统的控制模块。
具体实施方式
本公开的实施方案提供了一种用于处理半导体晶片的处理室的实施方案。应该理解的是,本发明的实施方案可以以诸如工艺、装置、系统、器件或方法等多种方式来实现。下文描述若干实施方案。在一实施方案中,公开了一种基座组件。该实施方案由一起工作以减少晶片/器件背面上的沉积的几个元件共同限定。
晶片在有限区域的边缘附近(例如,在晶片边缘处)与承载环接触以及与在中心处的销接触,所述销被称为MCA销。晶片中心处的销将晶片中心提升高于外边缘,从而造成晶片翘曲的情况。这使得晶片边缘以切线或线接触来接触承载环。由于所需的精度和“现场”设置的限制,销和承载环目前无法阻挡在晶片背面的足够沉积。与晶片背面的接触量也受到现有设计的限制,因此其偏心晶片放置的容忍度较低。
据信,在处理期间,当在晶片边缘与承载环之间出现间隙时,发生背面沉积。在原子层沉积(ALD)操作中,将工艺前体在真空下在晶片上脉冲化并持续指定的时间量,以使得前体能通过自限工艺与衬底表面完全反应,从而在表面上留下单层。随后,用惰性载气(通常为N2或Ar)吹扫室,以除去任何未反应的前体或反应副产物。然后,执行抗反应剂前体脉冲和吹扫以形成所需的材料膜。不幸的是,前体倾向于在不打算沉积的区域(例如晶片的背面)中流动。因此,本申请的一个目的是通过构造根据本文提供的示例的基座的元件来限定结构,以限制或避免背面沉积。
在一个实施方案中,基座组件包括具有蓝宝石MCA(最小接触面积)销的铝基座。基座是受温度控制的加热设备。晶片放置在这些销上,并且销的高度允许基座和晶片之间的间隙最小。该间隙针对基座和晶片的热均匀性以及晶片顶部和底部之间的压力均衡而优化,以便减少晶片在基座上的移动。
在另一个实施方案中,陶瓷承载环(有时称为聚焦环)围绕在基座的周围,并相对于基座调整到特定的高度。承载环放在可调部件上,可调部件包括精密垫片,这些部件可控制承载环相对于基座的高度。承载环具有从其顶部凹入的凸缘表面330a,晶片放置在该凸缘表面330a上。在一个实施方案中,调节该表面以使其比基座上的MCA销高出预定量。该凸缘的宽度和接触部分还确保了晶片放在其上时与晶片的特定最小搭接。在一实施方案中,搭接部分一致地接触晶片的平坦部分。在一实施方案中,凸缘也位于MCA销的上方,因此晶片与环之间的接触力在晶片周边周围是一致的。承载环的直径设计成允许这种搭接并在指定温度范围内与基座一起运行。
应当理解,温度变化会影响包括基座和承载环在内的零件的尺寸,因此基座、承载环和搭接部分的尺寸设计成即使在升高的温度(例如,最高至400摄氏度或更高)下保持晶片与承载环凸缘接触。根据所公开的实施方案,尺寸确定的直径还防止了由于热膨胀差异而造成的接触损失。通过保持接触,晶片将出现较少的应力或故障,这可能是由于在热尺寸扩展过程中与承载环失去接触而造成的。因此,这些实施方案改善了在ALD系统中使用的基座设计的性能、稳定性和功能。
下面提供图1和图2以示出两种类型的室,但不限制其他可能的室构造。
图1示出了衬底处理系统100,其用于处理晶片101。该系统包括具有下部室部分102b与上部室部分102a的室102。中心柱被配置为支撑基座140,基座140在一个实施方案中是被供电的电极。基座140经由匹配网络106电连接到电源104。所述电源由控制模块110(例如,控制器)控制。控制模块110被配置为通过执行工艺输入和控制装置108来操作衬底处理系统100。工艺输入和控制装置108可包括工艺配方,如功率电平、定时参数、工艺气体、晶片101的机械运动等,例如以在晶片101上沉积或形成膜。在一些实施方案中,基座140包括集成到限定基座140的铝结构的主体中的加热器。
中心柱还显示为包括升降销120,升降销120通过升降销控制装置122来控制。升降销120被用来将晶片101从基座140升高以使得端部执行器能拾取晶片,以及被用来在晶片101被端部执行器放置后降低晶片101。该衬底处理系统100还包括气体供应歧管112,其连接到工艺气体114,例如,连接到来自设施的气体化学物供应源。根据正在执行中的处理,控制模块110经由气体供应歧管112控制工艺气体114的输送。然后,使所选择的气体流入喷头150并分布于限定在面向晶片101的喷头150面和搁置在基座140上方的晶片101之间的容积空间中。
此外,气体可以预先混合或不预先混合。适当的阀门和质量流控制机制可以用来确保在工艺的沉积和等离子体处理阶段的过程中输送合适的气体。工艺气体经由出口离开室。真空泵(例如,一个或两个阶段机械干式泵和/或涡轮分子泵)将工艺气体抽出并通过闭环控制流量约束装置(例如节流阀或摆阀)而在反应器内保持适当地低的压力。
还示出了承载环200,其围绕基座140的外部区域。承载环200被配置为坐落于承载环支撑区域上方,承载环支撑区域是在基座140的中心内的晶片支撑区下的台阶。承载环包括其盘状结构的外边缘侧(例如,外半径)和其盘状结构的晶片边缘侧,例如,最接近于晶片101坐落位置的内半径。图2示出了还被配置为在晶片上执行原子层沉积(ALD)工艺(如ALD氧化工艺)的衬底处理系统。显示了与参照图1所描述的元件部分类似的元件部分。然而,将RF功率供应至喷头150。
图3A示出了一种多站式处理工具的顶视图,其中,提供了四个处理站。这个顶视图是下部室部分102b的(例如,为了说明,而除去了顶部室部分102a),其中,传送臂226进入四个站。传送臂226被配置为使用旋转机构220旋转,其一起使晶片从基座140上升并且将晶片举离基座。该配置被称为无环晶片传送系统或通常为无环传送构造。
图3B示出了具有入站装载锁282和出站装载锁284的多站式处理工具280的实施方案的示意图。机械手286被配置为在大气压力下将衬底从通过晶舟287装载的盒经由大气端口288移动到入站装载锁282中。入站装载锁282耦合到真空源(未示出),使得当大气端口288关闭时,入站装载锁282可以被抽空。入站装载锁282还包括与处理室102接口的室传送端口289。因此,当室传送端口289打开时,另一个机械手(未示出)可将衬底从入站装载锁282移动到第一处理站的基座140以进行处理。
所描绘的处理室102包括四个处理站,在图3B所示的实施方案中编号为1至4(顺序仅仅是示例)。在一些实施方案中,处理室102可以被配置为保持低压环境,使得可以使用传送臂226在处理站之间传送衬底而不经历真空破坏和/或空气暴露。图3B中描绘的每个处理站包括基座。
图3C示出了被配置为接收用于沉积工艺(如原子层沉积(ALD)工艺)的晶片的基座300。晶片包括由圆形区域限定的中央顶表面302,所述圆形区域从基座的中心轴线320延伸到限定中央顶表面302的边缘的顶部表面直径322。中央顶表面302包括多个晶片支撑件304a、304b、和304c(MCA),它们被限定在中央顶表面302上,并被配置成将晶片支撑在中央顶表面上面的支撑水平。每个晶片支撑件限定最小接触面积(MCA),并且晶片支撑件304由蓝宝石限定。当需要高精度或公差,和/或需要最小的物理接触以降低缺陷风险时,MCA可用于改善表面之间的精确配合。在一实施方案中,选择晶片支撑件304的数目以提供运动配合。在一种配置中,需要至少三个晶片支撑件。在一些实施方案中,可以使用更多的支撑件来仍然实现运动配合。在一个实施方案中,晶片支撑水平在晶片坐落于晶片支撑件上时由晶片的底表面的竖直位置限定。
在一个实施方案中,晶片支撑件304的晶片支撑水平在基座的中央顶表面302上方约1-3密耳(即,0.001-0.003英寸)处。在所示的实施方案中,存在围绕中央顶表面302的中央圆形区域对称分布的三(3)个晶片支撑件。在一个实施方案中,晶片支撑件304a-304c以围绕中心的约5英寸的直径布置,或围绕基座300的中央顶表面302的中心的约2.5英寸半径布置。
在其他实现方式中,在中央顶表面302上可以有任何数量的晶片支撑件,这些晶片支撑件可以以其他合适的配置围绕中央顶表面302分布,以在沉积工艺的操作过程中支撑晶片。此外示出了被配置成容纳升降销的凹部306a、306b和306c。如上所述,升降销可被用于将晶片从晶片支撑件升高,以使得端部执行器或者每个传送臂能够接合。
基座300还包括环形表面310,环形表面310从基座的顶表面直径322(其是在中央顶表面302的外边缘处)延伸到该环形表面的外径324。环形表面310限定围绕中央顶表面302但在中央顶表面下的台阶处的环形区域。也就是说,环形表面310的垂直位置是比中央顶表面302的垂直位置低。多个承载环支撑件312a、312b和312c(也称为马掌状物)基本在/沿环形表面310的边缘(外径)定位并围绕环形表面对称分布。承载环支撑件在一些实施方案中本身可以定义用于支撑承载环的最小接触面积。
在一些实现方式中,承载环支撑件312a、312b和312c延伸超出环形表面的外径324,而在其他实现方式中它们没有超出。在一些实现方式中,承载环支撑件的顶表面具有比环形表面310的高度稍高的高度,使得当承载环330被搁置在承载环支撑件312上时,接着承载环330被支撑在环形表面上的预定距离处。如将在下面进一步描述的,一个实施方案将在比晶片支撑件304更高的高度上放置承载环的凸缘。每个承载环支撑件312可包括凹部,例如承载环支撑件312a的凹部313,从承载环的下侧突出的延伸部在承载环通过承载环支撑件支撑时坐落在其中。承载环延伸部与在承载环支撑件中的凹部的配合使得承载环安全定位,并且当承载环坐落在承载环支撑件上时防止承载环移动。
在所示的实施方案中,存在沿环形表面的外边缘区域对称地定位的三个承载环支撑件。然而,在其他实现方式中,可以存在沿基座300的环形表面310分布在任何位置的三个或更多个承载环支撑件,以便以稳定的搁置结构支撑承载环。应理解的是,当晶片由晶片支撑件304支撑并且承载环330由承载环支撑件312支撑时,接着晶片的边缘区域设置在承载环330的内部上方。
图3D示出了根据本发明的实施方案的基座300的一部分以及限定基座组件的一部分的其他部件的透视剖视图。在一实施方案中,诸如图3A和3B所示的处理室包括四个基座组件。基座组件包括基座300、承载环支撑件312和晶片支撑件304、间隔物316(如果任选地使用)。在一实施方案中,承载环330是基座组件的一部分。
剖面图是横切承载环支撑件之一(例如承载环支撑件312a)的纵剖面图。承载环330被显示搁置在承载环支撑件312a上。在该配置中,承载环延伸部331坐落在承载环支撑件312a的凹部313内。此外,晶片340被显示搁置在基座的中央顶表面302(由晶片支撑件304支撑)上方。承载环支撑件312a是高度可调的,以使在支撑承载环的环形表面310上的距离能调节。在一些实现方式中,承载环支撑件312a包括间隔件(例如,垫片)316,以用于调节承载环支撑件312的高度。也就是说,选择间隔件316以在承载环被搁置在承载环支撑件上时提供在承载环330和环形表面310之间的受控的距离。应当理解,可以有被选择并定位在承载环支撑件312a的下方的零个、一个或一个以上的间隔件316,以提供环形表面310和承载环330之间的期望距离。
另外,承载环支撑件312a和一个或多个间隔件316通过紧固硬件314固定到基座。在一些实现方式中,硬件314可以是螺钉、螺栓、钉子、销或任何适于将承载环支撑件和一个或多个间隔件固定到基座的其他类型的硬件。在其它实现方式中,可以利用用于将承载环支撑件和间隔件固定于基座的其它技术/材料,例如合适的粘合剂。
图4A根据一个实施方案示出了与图3D的截面图类似的的截面图,并且具有关于晶片支撑件304a和晶片340在凸缘表面330a上形成的接触的附加细节。如图所示,晶片支撑件304a以其在中央顶表面302上方延伸一定量的方式设置,该量提供用于保持晶片340不直接接触中央顶表面302。如上所述,一个实施方案包括提供至少三个晶片支撑件304a-304c,其以从中心320开始测得的半径R1等距间隔布置。半径R1是内半径。在一实施方案中,半径R1约为2.5英寸。在另一实施方案中,半径R1小于3英寸且至少1.5英寸。进一步示出了半径R2,其表示相对于中心320的中半径。中半径大约在中心320和中央顶表面外径307之间的一半。在一实施方案中,如果中央顶表面具有约11.52英寸的直径,则中半径R2为约5.76英寸。在一个实施方案中,晶片支撑件304a将设置在小于中半径R2的半径R1处。
在图4A中进一步示出了四分之一半径R3,其大约在中半径R2和中心320之间的中间。在中央顶表面的直径是11.52英寸时的一个实施方案中,四分之一半径R3为约2.88英寸。如上所述,内半径R1为约2.5英寸。在一些实施方案中,内半径R1可以是约2.5英寸±0.5英寸。因此,内半径R1可以位于四分之一半径R3的内部或通过四分之一半径R3,或者位于四分之一半径R3处。在任一情况下,内半径R1通常应小于中半径R2,从而将在晶片支撑件304和凸缘表面330a上提供晶片中的足够弯曲。
在一种配置中,这些尺寸涉及用于300mm晶片的基座300。当然,这些尺寸将根据被处理晶片的尺寸而改变。最佳地,晶片支撑件304a保持在半径R1处,这将使得晶片340的其余部分能朝凸缘表面330a延伸,其中凸缘表面330a设置在比晶片支撑件304a的高度高的高度处。以这种方式,晶片支撑件304a和凸缘表面330a之间的晶片将朝着外半径稍微向上翘曲。这种微小的构造和高度差提供了显著的有益效果,以确保晶片边缘基本上保持定位在凸缘表面330a上方,并因此防止工艺气体和前体渗入承载环330之间并防止在晶片下方沉积膜。此外,发现例如当基座和承载环的一部分由于热膨胀和收缩而趋向于物理尺寸变化时,通过将凸缘表面330a设置为高于晶片支撑件304a,也有效地控制在处理期间的温度变化。
图4A还示出了承载环330如何就位在承载环支撑件312a和间隔件316上。间隔件316用于设定承载环330的特定高度,以实现凸缘表面330a和晶片支撑件304a之间的高度差。在该示例中,高度差相对于基座300的中央顶表面302。承载环延伸部331被示出为位于承载环支撑件312a的马蹄形空间内,其也在图3C中示出。承载环330包括内径330c,其邻近于基座300的外径307放置。在承载环330的顶表面上限定了台阶330b,承载环330的外顶表面在该台阶330b处过渡到凸缘表面330a上,凸缘表面330a设置在承载环330的外径区域中。在一个实施方案中,承载环330上的凸缘表面330a具有在边缘330c和台阶330b之间的约0.007英寸至约0.1英寸的径向长度尺寸。现在将参考图4B和4C讨论细节区域402和404。
图4B示出了晶片支撑件304a如何设置在基座300中,并且其一部分延伸出中央顶表面302。其延伸出中央顶表面302的量显示为支撑件高程距离D1。在一个实施方案中,支撑件高程距离D1被设置为在1密耳(0.001英寸)和3密耳(0.003英寸)之间,并且在一个特定实施方案中被设置为约1.5密耳(0.0015英寸)。如上所述,在一个实施方案中,晶片支撑件304由蓝宝石材料限定。示出了承载环330,其布置在环形表面310上方,并且与中央顶表面外径307相邻。
如上所述,承载环330的定位可以通过选择承载环330的不同弱点或通过将间隔件316调整为不同的厚度来实现。在其他实施方案中,还可以通过为承载环支撑件312选择不同的高度来调节高程。在该示例中,承载环330相对于中央顶表面302具有介于约2密耳(0.002英寸)和约6密耳(0.006英寸)的承载环高程尺寸D2。在一实施方案中,承载环高程尺寸D2为约4密耳(0.004英寸)。
一般而言,承载环高程尺寸D2是与支撑件高程尺寸D1相关的。例如,如果D1较高,则D2同样较高。类似地,如果D1较低,则D2同样较低。举另一示例而言,凸缘表面330a在晶片支撑件304周围约0.001英寸至约0.0015英寸。在一个实施方案中,优选地,尺寸D2大于尺寸D1,并且晶片支撑件304的位置在较接近中心320但不大于中半径R2的半径处。例如,参见图4A。再次注意,这些示例尺寸涉及与处理300mm晶片有关的基座300和相关的结构部件。如果处理更大的晶片(例如400毫米)或更小的晶片(例如200毫米),则应执行适当的缩放。
图4B进一步示出了承载件-支撑件尺寸D3,其表示高程D1和高程D2之间的差。这样,D2是D1+D3的总和,其中D1和D2的基准是中央顶表面302,D3的基准是高程D1。
图4C更详细地示出了图4A的细节区域404。示出该图示以提供关于晶片340在承载环330的凸缘表面330a上方的期望位置的细节。在该示例中,承载环330被示出为包括凸缘表面330a、承载环外部顶表面330d、承载环下表面330e、内径表面330c和台阶330b。提供台阶330b以在凸缘表面330a和承载环外部顶表面330d之间过渡。台阶330b可以具有角度或可以是竖直的。在一个实施方案中,台阶330b在凸缘表面330a和承载环外部顶表面330d之间具有逐渐倾斜的过渡。凸缘表面330a是承载环330的顶部内部区域。还示出了承载环330的顶部外部区域330g,以及承载环330的外径330f。
在一种配置中,晶片340以确保在处理过程中晶片340的外部边缘区域保持位于凸缘表面330a上方的方式与凸缘表面330a接触。如上所述,处理将需要不同的温度设置。示例性温度设置可以包括50℃、400℃、以及低于或高于这些温度或位于这些温度之间的其他温度。然而,随着处理室中温度升高,与用于沉积膜的处理配方一致,这些升高的温度将必然导致基座的结构部件由于热膨胀和热收缩而尺寸改变。
已经观察到,在升高的温度,例如达到400℃期间,承载环330会膨胀。随着承载环330膨胀,内径330c也将向外膨胀,从而导致晶片340不再适当地位于凸缘表面330a上的情况。当这种情况发生时,晶片340可能下落接触基座的中央顶表面302。也可能的是,晶片340最初可能位于承载环330的部分上,但是可能保持不稳定。在其他情况下,晶片边缘和承载环330之间的间隙可能会暴露,这将使工艺气体、前体和其他化学物质渗入晶片340下方,从而在其上沉积膜。这些情况中的任一种都不利于在包括基座300的室中处理膜沉积操作。因此,除了维持晶片支撑件304a和承载环的凸缘表面330a之间的最佳间隔之外,还优选的是,在边缘处的晶片340下表面和凸缘表面330a之间保持限定的搭接。
图5A根据一个实施方案示出了图4C的细节区域406,其示出了晶片340的下边缘表面与承载环330的凸缘表面330a之间的搭接部分440。如图示出了与承载环330相关联的内搭接点420a和外搭接点420b。晶片340的搭接部分440是在晶片340下方的区域处,该区域从晶片340的下侧的在非弯曲区域的点延伸并且延伸到内搭接点420a,该内搭接点420a限定了凸缘表面330a的平坦部分的边缘。在一实施方案中,承载环330具有搭接部分表面440a。
如图所示,基座300的中央顶表面外径307延伸外径OD,而承载环330延伸到与基座的在中央顶表面OD 307处的OD相邻的内径ID。
设置晶片支撑件304的高度、凸缘表面330a的高度,晶片支撑件304的半径Rl以及细节区域406所示的搭接部分440的标称值确保晶片340的处理可以在处理期间承受基座300和相关联的承载环330的部件的热变化。如上所述,热处理可以达到400℃或更高的温度。当温度达到400℃时,承载环330将相对于基座300的中央顶表面外径307膨胀。因此,进一步选择搭接部分440以确保晶片340的底表面保持一直围绕晶片就位在凸缘表面330a上,因此防止工艺气体、前体和气体中的其他化学物质的可导致膜沉积到晶片的下侧上的渗漏。
图5B至5D示出了在热处理过程中可能发生的、将影响图5A中所示的搭接部分440的热变化的示例。为了简化,示出了点420a和420b之间的搭接部分,该搭接部分是晶片下方的接触凸缘表面330a或设置在凸缘表面330a上方的表面。随着温度升高,据信承载环330将膨胀,这将导致搭接部分区域减小。为了说明的目的,图5C可以描绘在50℃下进行处理时的情况,并且图5D可以描绘在400℃下进行处理时的情况。随着温度的升高,搭接部分440减小至搭接部分440',并且然后减小至搭接部分440”。
图5D示出了搭接部分440”已经大大减小,但是承载环的尺寸以及相对于基座300的中央顶表面302的定位的校准将确保最小量的搭接部分440”将保留,从而提供足够的密封以防止工艺气体进入间隙并防止找到其沉积在晶片背面的途径。被晶片340覆盖的凸缘表面330a代表承载环330的搭接部分表面区域。因此,承载环330的搭接部分表面区域将在处理循环期间通过热的方式增大和减小。根据本文公开的实施方案,这些尺寸的校准尺寸被设计成在预期用于室内操作的各种温度循环工艺期间为衬底提供功能性支撑表面。
在下表中,参照图5A-5D,将内径ID测量至外搭接点420a,将外径OD测量至内搭接点420b。
下表A说明了用于处理系统的搭接部分440的尺寸的配置。对于50℃的温度,从测试中观察到约0.054英寸的标称搭接部分。在处理期间,为了考虑公差,搭接部分440可以减小到约0.0075英寸。已经确定在50℃的升高的温度期间产生的该最小搭接部分440足以维持晶片340就位在凸缘表面330a上,同时仍防止工艺气体在晶片下方流动。
表B还示出了用于50℃处理的配置的另一实施方案和相关尺寸。在该示例中,标称搭接部分440被确定为0.064英寸。在50℃的处理温度下的最小搭接部分440导致约0.025英寸的搭接部分。与表A的示例相比,这在50℃的处理温度期间,提供了稍大的搭接部分。
举例而言,表C和D的配置涉及约400℃的处理温度。表C示出了标称搭接部分为0.016英寸的配置。这对于最小搭接部分440产生负数,这可能无法充分阻止足够量的工艺气体经由晶片与承载环330之间产生的间隙渗入晶片下方。
下表D示出了搭接部分440的尺寸配置,以将标称搭接部分增加到约0.064英寸。在处理期间,温度将升高到约400℃,这导致搭接部分440减小到约0.017英寸。已经确定,在400℃的升高的温度期间产生该最小搭接部分440足以将晶片340保持位于凸缘表面330a上,同时,仍防止工艺气体在晶片下方流动。此外,在表D的实施方案中,中央顶表面外径307减小到约11.52英寸,同时,还将承载环330的内径减小到在表面330c处的约11.71英寸到约11.63英寸。
在基座300和相关部件的示例性说明中,现在将讨论示例性材料。基座300优选地由铝制成。承载环330优选地由陶瓷(例如氧化铝)制成。承载环支撑件312优选地由陶瓷(例如氧化铝)制成。晶片支撑件304由蓝宝石制成,并且尺寸设定成配合在被制成在基座300的中央顶表面302中的凹部内,从而限定支撑件高程尺寸D1。可以预见,对于在其中将基座放置在处理室中的每个站,与将承载环330相对于在基座中的晶片支撑件304放置相关联的尺寸进行单独校准并设置以进行处理。
这样,通过将每个站校准至期望的相对尺寸,有可能维持晶片340的沉积性能的一致性,同时还防止了在经处理的晶片上的背面沉积。这提供了工艺操作的可重复性,这也提高了处理产量。通过单独地校准每个站,减少了部件制造部分中的固有变化,因为每个站将被适当地确定尺寸和调整,以满足期望的高程D1、D2和D3,如参考图4B所述。另外,考虑到处理室/反应器中的特定配方执行所期望的工艺温度范围,可以针对每个处理站定制期望的搭接部分440。
如上所述,先前的硬件设置并未针对晶片与承载环330的接触进行优化,以防止在晶片与承载环之间出现间隙。在改善晶片接触并将载环抬起到MCA销稍上方的情况下,在降低沉积方面的性能改善,并且其性能重复性改善。因此,将元件与承载环设置在MCA销上方的组合可显著改善工具性能。提供这些益处的另一个特征是减小了基座300的中央顶表面302的OD 307,以使得能够实现更宽的承载环330(例如,具有较小的ID 330c)。
因此,较宽的承载环330将增加晶片和晶片缺口区域的背面搭接。在一个实施方案中,承载环330具有标称上(即,在径向长度上)约1.67英寸的环形总宽度。搭接部分标称上为约0.06英寸;凸缘的宽度标称上为约0.12英寸。这些是示例性的标称尺寸,并且应当理解,它们可以根据实现方式而变化。
在一个实施方案中,还利用了在晶片退出处理之前通过缓慢的压力变化和排放至基部来减少在凹穴内的晶片运动。如上所述,部件的高度也被校准。因为承载环330将保持固定到站(基座300),并且晶片由传送臂226传送和移出,所以该系统被认为是无环晶片传送转位系统。
图6A和6B示出了减少或基本上消除了对晶片进行的背面沉积的示例。如图所示,当在晶片边缘与承载环330之间存在间隙,或者当承载环330处于与晶片支撑件304的水平相同的水平或比晶片支撑件304的水平低的水平时,实验表明将发生背面沉积。对在晶片保留在单个站中的情况下的晶片处理操作以及在晶片于不同站之间移动的情况下的晶片处理操作进行了测试。在两种情况下,如图6A所示,都检测到背面沉积。在图6B中,实施本申请中描述的配置,基本上消除了背面沉积。显示的尺寸对单位没有特定的要求,因为这些值可以根据执行的测试而变化。然而,数据在被归一化时表明当根据本公开中列举的各种教导进行配置时,基本上消除了背面沉积。
图7示出了用于控制上述系统的控制模块700。在一种实施方案中,图1中示出的控制模块110可以包括一些示例性的部件。例如,控制模块700可以包括处理器、存储器和一个或多个接口。控制模块700可以用于部分基于所感测的值控制系统中的设备。仅举例而言,控制模块700可基于所感测的值和其他控制参数控制阀702、过滤器加热器704、泵706以及其他设备708中的一个或多个。仅举例而言,控制模块700从压力计710、流量计712、温度传感器714和/或其它传感器716接收所感测的值。控制模块700也可以用来在膜的前体传送和沉积过程中控制工艺条件。控制模块700典型地将包括一个或多个存储器设备和一个或多个处理器。
控制模块700可控制前体传送系统和沉积装置的活动。控制模块700执行计算机程序,计算机程序包括用于控制工艺时序、输送系统温度、跨过滤器的压差、阀位、气体的混合、室压力、室温度、晶片温度、RF功率电平、晶片卡盘或基座位置、以及特定工艺的其它参数的成组的指令。控制模块700还可以监测压力差,并自动将气相前体传送从一个或多个路径切换到一个或多个其它的路径。在一些实施方案中,可以使用存储在与控制模块700相关联的存储器设备的其它计算机程序。
典型地,将存在与控制模块700相关联的用户界面。用户界面可以包括显示器718(例如,装置和/或工艺条件的显示屏和/或图形软件显示),以及用户输入设备720,如定点设备、键盘、触摸屏、麦克风等。
用于控制前体的传送、沉积和工艺序列中的其它处理的计算机程序可以用例如任何以下常规的计算机可读编程语言写入:汇编语言、C、C++、Pascal、Fortran或其它。编译的对象代码或脚本由处理器执行以执行在程序中识别的任务。
控制模块参数涉及工艺条件,诸如例如,过滤器的压力差、工艺气体组成和流速、温度、压力、等离子体条件(如RF功率电平和低频RF频率)、冷却气体压力、以及室壁温度。
系统软件可以以许多不同的方式设计或配置。例如,各种室部件子程序或控制对象可以被写入以控制进行本发明的沉积工艺所必需的室部件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、工艺气体控制代码、压力控制代码、加热器控制代码和等离子体控制代码。
衬底定位程序可包括用于控制室部件的程序代码,室部件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件(例如气体入口和/或靶)之间的间距。工艺气体控制程序可包括用于控制气体组成和流速以及任选地用于在沉积之前使气体流入室以稳定室中的压力的代码。过滤器监控程序包括比较测得的一个或多个差值与预定的一个或多个值的代码和/或用于切换路径的代码。压力控制程序可以包括用于通过调节例如在室的排气系统中的节流阀来控制室中的压力的代码。加热器控制程序可包括用于控制通向加热单元的电流的代码,加热单元用于加热前体传送系统内的部件、衬底和/或系统的其它部分。另选地地,加热器控制程序可控制传热气体(例如氦)到晶片卡盘的传送。
在沉积期间可被监测的传感器的示例包括,但不限于,质量流量控制模块,诸如压力计710之类的压力传感器、位于传送系统、基座或卡盘内的热电偶(例如温度传感器714)。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用来维持所需的工艺条件。前述内容描述了本发明的实施方案在单室或多室半导体处理工具中的实施。
为说明和描述的目的,已经提供了实施方案的前述描述。它不旨在穷尽或限制本发明。特定的实施方案的单个元件或特征通常不限于该特定的实施方案,而是在适用时是可互换的,并且可以在所选择的实施方案中使用,即使没有具体示出或描述也如此。同样也可以以许多方式变化。这样的变化不应被认为是背离了本发明,并且所有这样的修改旨在被包括在本发明的范围之内。
虽然为了清楚地理解的目的,前述实施方案已经在一些细节方面进行了描述,但显而易见的是,可在所附权利要求的范围内实施某些变化和修改。因此,本发明的实施方案应被认为是说明性的而不是限制性的,并且这些实施方案并不限于本文所给出的细节,而是可以在权利要求的范围和等同物内进行修改。
Claims (21)
1.一种用于等离子体处理系统的基座组件,其包括:
基座,其包括,
中央顶表面,所述中央顶表面从所述中央顶表面的中心延伸到所述中央顶表面的外径;
环形表面,其围绕所述中央顶表面,所述环形表面设置在从所述中央顶表面向下的台阶处;
多个晶片支撑件,其以在所述中央顶表面上方的支撑件高程距离从所述中央顶表面突出,所述多个晶片支撑件围绕所述中央顶表面的内半径均匀地布置,所述内半径位于所述中央顶表面的所述中心和小于中半径处之间,所述中半径限定在所述基座的所述中心与所述中央顶表面的所述外径之间的一半,所述多个晶片支撑件不延伸超过所述内半径以在晶片存在时在所述晶片中能够弯曲;
承载环,其被配置用于定位在所述基座的所述环形表面上,所述承载环具有承载环内径、承载环外径以及围绕所述承载环的顶部内部区域环形地布置的凸缘表面,所述凸缘表面凹入到所述承载环的顶部外部区域的下方;以及
多个承载环支撑件,其设置在所述基座的所述环形表面的外部,当所述承载环搁置在所述多个承载环支撑件上时,所述承载环支撑件限定所述承载环的在所述基座的所述中央顶表面上方的承载环高程尺寸,所述承载环高程尺寸被配置为高于所述基座的所述中央顶表面和所述支撑件高程距离,
其中,在所述凸缘表面上方限定搭接部分表面区域,所述搭接部分表面区域在所述晶片被设置在所述基座的所述中央顶表面上方时限定所述晶片的下表面的接触表面,并且所述搭接部分表面区域被配置成在沉积处理期间在400℃或更高的升高温度下保持所述晶片下表面和所述凸缘表面之间的搭接和接触,从而防止引起膜沉积到所述晶片的下侧上的气体的渗漏。
2.根据权利要求1所述的基座组件,其中,所述多个晶片支撑件在所述晶片被放置在所述多个晶片支撑件上方时,提供与所述晶片的运动接触。
3.根据权利要求1所述的基座组件,其中,所述承载环的所述凸缘表面具有过渡到所述承载环的所述顶部外部区域的台阶,所述凸缘表面在所述多个晶片支撑件上方升高承载环-支撑件尺寸。
4.根据权利要求1所述的基座组件,其中,所述内半径为2.5英寸,并且所述中央顶表面的所述外径为11.5英寸。
5.根据权利要求1所述的基座组件,其中,多个间隔件设置在所述承载环支撑件下方,以限定所述承载环高程尺寸的校准位置。
6.根据权利要求1所述的基座组件,其中,所述多个晶片支撑件的所述内半径位于所述中心和四分之一半径之间,所述四分之一半径位于所述中半径和所述中心之间。
7.根据权利要求1所述的基座组件,其中,所述支撑件高程距离在1密耳和3密耳之间,并且所述承载环高程尺寸在2密耳和6密耳之间。
8.根据权利要求1所述的基座组件,其中,所述支撑件高程距离为1.5密耳,而所述承载环高程尺寸为4密耳,并且所述内半径为围绕所述基座的所述中央顶表面的所述中心2.5英寸。
9.根据权利要求8所述的基座组件,其中,所述中央顶表面的所述外径为11.52英寸。
10.根据权利要求1所述的基座组件,其中,所述支撑件高程距离在1密耳和3密耳之间,而所述承载环高程尺寸在2密耳和6密耳之间,并且所述多个晶片支撑件的所述内半径位于所述中心和四分之一半径之间,所述四分之一半径位于所述中半径和所述中心之间,以及所述多个晶片支撑件当所述晶片放置在所述多个晶片支撑件上时,提供与所述晶片的运动接触。
11.根据权利要求1所述的基座组件,其中,所述支撑件高程距离为1.5密耳,所述承载环高程尺寸为4密耳,而所述内半径为围绕所述基座的所述中央顶表面的所述中心2.5英寸,并且所述多个晶片支撑件的所述内半径位于所述中心和四分之一半径之间,所述四分之一半径位于所述中半径和所述中心之间,以及所述多个晶片支撑件当所述晶片放置在所述多个晶片支撑件上时,提供与所述晶片的运动接触,由于所述承载环高程尺寸大于支撑件高程距离,因而所述晶片当被放置在多个晶片支撑件和所述承载环的所述凸缘表面上方时被配置为从所述中心朝边缘稍微向上倾斜。
12.根据权利要求1所述的基座组件,其中,所述等离子体处理系统被配置为无环传送系统,所述无环传送系统被配置为保持放置在所述基座的所述环形表面上的所述承载环,并且所述晶片被配置为在所述多个晶片支撑件和所述承载环的所述凸缘表面上移动,并从所述多个晶片支撑件和所述承载环的所述凸缘表面移动离开,所述基座包括用于在存在所述晶片时升高和降低所述晶片的升降销,并且所述等离子体处理系统包括用于将所述晶片移动至所述等离子体处理系统的多个基座组件中的每个基座组件上或从其移动离开的传送臂。
13.根据权利要求1所述的基座组件,其中,当所述晶片存在时,所述晶片中的所述弯曲在所述多个晶片支撑件与所述承载环的所述凸缘表面之间。
14.一种用于等离子体处理系统的基座组件,所述等离子体处理系统具有无环传送构造,其用于将晶片移动到设置在所述等离子体处理系统中的一个或多个基座组件上和从其移动离开,其包括:
基座,其包括,
中央顶表面,所述中央顶表面从所述中央顶表面的中心延伸到所述中央顶表面的外径;
环形表面,其围绕所述中央顶表面,所述环形表面设置成从所述中央顶表面向下的台阶处;
多个晶片支撑件,其以在所述中央顶表面上方的支撑件高程距离从所述中央顶表面突出,所述多个晶片支撑件围绕所述中央顶表面的内半径均匀地布置,所述内半径位于所述中央顶表面的所述中心和小于中半径处之间,所述中半径限定在所述基座的所述中心与所述中央顶表面的所述外径之间的一半,所述多个晶片支撑件不延伸超过所述内半径以在晶片存在时在所述晶片中能够弯曲;
承载环,其被配置用于定位在所述基座的所述环形表面上,所述承载环具有承载环内径、承载环外径以及围绕所述承载环的顶部内部区域环形地布置的凸缘表面,所述凸缘表面凹入到所述承载环的顶部外部区域的下方;
多个承载环支撑件,其设置在所述基座的所述环形表面的外部,当所述承载环搁置在所述多个承载环支撑件上时,所述承载环支撑件限定所述承载环的在所述基座的所述中央顶表面上方的承载环高程尺寸,所述承载环高程尺寸被配置为高于所述基座的所述中央顶表面以及所述支撑件高程距离;和
多个升降销,其用于将所述晶片升高和降低到所述多个晶片支撑件和所述承载环的所述凸缘表面上,
其中,在所述凸缘表面上方限定搭接部分表面区域,所述搭接部分表面区域在所述晶片被设置在所述基座的所述中央顶表面上方时限定所述晶片的下表面的接触表面,并且所述搭接部分表面区域被配置成在沉积处理期间在400℃或更高的升高温度下保持所述晶片下表面和所述凸缘表面之间的搭接和接触,从而防止引起膜沉积到所述晶片的下侧上的气体的渗漏。
15.根据权利要求14所述的基座组件,其中,所述多个晶片支撑件当所述晶片被放置在所述多个晶片支撑件上方时,提供与所述晶片的运动接触,并且其中,所述承载环的所述凸缘表面具有过渡到所述承载环的所述顶部外部区域的台阶,所述凸缘表面在所述多个晶片支撑件上方升高承载环-支撑件尺寸。
16.根据权利要求14所述的基座组件,其中,所述内半径为2.5英寸,并且所述中央顶表面的所述外径为11.5英寸。
17.根据权利要求16所述的基座组件,其中,多个间隔件设置在所述承载环支撑件下方,以限定所述承载环高程尺寸的校准位置。
18.根据权利要求14所述的基座组件,其中,所述支撑件高程距离在1密耳和3密耳之间,并且所述承载环高程尺寸在2密耳和6密耳之间。
19.根据权利要求14所述的基座组件,其中,所述支撑件高程距离在1密耳和3密耳之间,而所述承载环高程尺寸在2密耳和6密耳之间,并且所述多个晶片支撑件的所述内半径位于所述中心和四分之一半径之间,所述四分之一半径位于所述中半径和所述中心之间,以及所述多个晶片支撑件在所述晶片放置在所述多个晶片支撑件上时,提供与所述晶片的运动接触。
20.根据权利要求14所述的基座组件,其中,所述支撑件高程距离为1.5密耳,所述承载环高程尺寸为4密耳,而所述内半径为围绕所述基座的所述中央顶表面的所述中心2.5英寸,并且所述多个晶片支撑件的所述内半径位于所述中心和四分之一半径之间,所述四分之一半径位于所述中半径和所述中心之间,以及所述多个晶片支撑件当所述晶片放置在所述多个晶片支撑件上时,提供与所述晶片的运动接触,由于所述承载环高程尺寸大于支撑件高程距离,因而所述晶片当被放置在多个晶片支撑件和所述承载环的所述凸缘表面上方时从所述中心朝边缘稍微向上倾斜。
21.根据权利要求14所述的基座组件,其中,当所述晶片存在时,所述晶片中的所述弯曲在所述多个晶片支撑件与所述承载环的所述凸缘表面之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/601,876 | 2017-05-22 | ||
US15/601,876 US20180334746A1 (en) | 2017-05-22 | 2017-05-22 | Wafer Edge Contact Hardware and Methods to Eliminate Deposition at Wafer Backside Edge and Notch |
PCT/US2018/033508 WO2018217583A1 (en) | 2017-05-22 | 2018-05-18 | Wafer edge contact hardware and methods to eliminate deposition at wafer backside edge and notch |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110892501A CN110892501A (zh) | 2020-03-17 |
CN110892501B true CN110892501B (zh) | 2024-01-23 |
Family
ID=64270462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880047501.1A Active CN110892501B (zh) | 2017-05-22 | 2018-05-18 | 消除晶片背面边缘和缺口处的沉积物的晶片边缘接触硬件和方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20180334746A1 (zh) |
JP (2) | JP2020521330A (zh) |
KR (1) | KR102617521B1 (zh) |
CN (1) | CN110892501B (zh) |
TW (1) | TWI791020B (zh) |
WO (1) | WO2018217583A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10851457B2 (en) | 2017-08-31 | 2020-12-01 | Lam Research Corporation | PECVD deposition system for deposition on selective side of the substrate |
US11512393B2 (en) * | 2018-11-29 | 2022-11-29 | Lam Research Corporation | Dynamic sheath control with edge ring lift |
KR20230037057A (ko) | 2019-08-16 | 2023-03-15 | 램 리써치 코포레이션 | 웨이퍼 내에서 차동 보우를 보상하기 위한 공간적으로 튜닝 가능한 증착 |
CN111033682B (zh) * | 2019-11-27 | 2021-11-02 | 重庆康佳光电技术研究院有限公司 | 一种半导体真空处理设备及处理半导体的方法 |
KR20220012999A (ko) | 2020-02-11 | 2022-02-04 | 램 리써치 코포레이션 | 웨이퍼 베벨/에지 상의 증착을 제어하기 위한 캐리어 링 설계들 |
CN115668438A (zh) * | 2020-03-27 | 2023-01-31 | 朗姆研究公司 | 用于处理具有缺口的晶片的等离子体排除区域环 |
DE102020117645A1 (de) * | 2020-07-03 | 2022-01-05 | Aixtron Se | Transportring für einen CVD-Reaktor |
DE102021126019A1 (de) | 2021-10-07 | 2023-04-13 | Aixtron Se | CVD-Reaktor mit einem Tragring beziehungsweise Tragring für ein Substrat |
JP7497335B2 (ja) | 2021-12-28 | 2024-06-10 | クアーズテック合同会社 | リング状プレート |
CN114293176A (zh) * | 2021-12-31 | 2022-04-08 | 拓荆科技股份有限公司 | 晶圆支撑盘及工艺腔体 |
USD1003662S1 (en) * | 2022-12-01 | 2023-11-07 | Jack Chiu | Tumbler |
CN116904953A (zh) * | 2023-09-14 | 2023-10-20 | 上海陛通半导体能源科技股份有限公司 | 一种气相沉积设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740009A (en) * | 1996-11-29 | 1998-04-14 | Applied Materials, Inc. | Apparatus for improving wafer and chuck edge protection |
CN102246287A (zh) * | 2008-12-11 | 2011-11-16 | 诺发系统有限公司 | 用于冷却晶片的装载锁和冷却所述晶片的方法 |
JP2012082071A (ja) * | 2010-09-14 | 2012-04-26 | Hitachi Kokusai Electric Inc | 基板搬送機構、基板処理装置および半導体装置の製造方法 |
US9428833B1 (en) * | 2015-05-29 | 2016-08-30 | Lam Research Corporation | Method and apparatus for backside deposition reduction by control of wafer support to achieve edge seal |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293539A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体製造方法および装置 |
US6860965B1 (en) * | 2000-06-23 | 2005-03-01 | Novellus Systems, Inc. | High throughput architecture for semiconductor processing |
JP2003257934A (ja) * | 2002-03-01 | 2003-09-12 | Seiko Epson Corp | ドライエッチング装置 |
US7311784B2 (en) * | 2002-11-26 | 2007-12-25 | Tokyo Electron Limited | Plasma processing device |
TW200520632A (en) * | 2003-09-05 | 2005-06-16 | Tokyo Electron Ltd | Focus ring and plasma processing apparatus |
KR100733269B1 (ko) * | 2005-08-18 | 2007-06-28 | 피에스케이 주식회사 | 반도체 식각 장비의 척 조립체 |
US8003919B2 (en) * | 2005-12-06 | 2011-08-23 | Dainippon Screen Mfg. Co., Ltd. | Substrate heat treatment apparatus |
JP5869899B2 (ja) * | 2011-04-01 | 2016-02-24 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー |
EP2777367A1 (en) * | 2011-11-09 | 2014-09-17 | Dow Corning France | Plasma treatment of substrates |
CN103811247B (zh) * | 2014-02-17 | 2016-04-13 | 清华大学 | 用于等离子体刻蚀的聚焦环及具有其的等离子体刻蚀装置 |
US10269614B2 (en) * | 2014-11-12 | 2019-04-23 | Applied Materials, Inc. | Susceptor design to reduce edge thermal peak |
US20170002465A1 (en) * | 2015-06-30 | 2017-01-05 | Lam Research Corporation | Separation of Plasma Suppression and Wafer Edge to Improve Edge Film Thickness Uniformity |
US10541117B2 (en) * | 2015-10-29 | 2020-01-21 | Lam Research Corporation | Systems and methods for tilting a wafer for achieving deposition uniformity |
US10510625B2 (en) * | 2015-11-17 | 2019-12-17 | Lam Research Corporation | Systems and methods for controlling plasma instability in semiconductor fabrication |
-
2017
- 2017-05-22 US US15/601,876 patent/US20180334746A1/en not_active Abandoned
-
2018
- 2018-05-18 KR KR1020197037874A patent/KR102617521B1/ko active IP Right Grant
- 2018-05-18 WO PCT/US2018/033508 patent/WO2018217583A1/en active Application Filing
- 2018-05-18 JP JP2019564509A patent/JP2020521330A/ja active Pending
- 2018-05-18 CN CN201880047501.1A patent/CN110892501B/zh active Active
- 2018-05-21 TW TW107117195A patent/TWI791020B/zh active
-
2023
- 2023-05-08 JP JP2023076442A patent/JP2023100839A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740009A (en) * | 1996-11-29 | 1998-04-14 | Applied Materials, Inc. | Apparatus for improving wafer and chuck edge protection |
CN102246287A (zh) * | 2008-12-11 | 2011-11-16 | 诺发系统有限公司 | 用于冷却晶片的装载锁和冷却所述晶片的方法 |
JP2012082071A (ja) * | 2010-09-14 | 2012-04-26 | Hitachi Kokusai Electric Inc | 基板搬送機構、基板処理装置および半導体装置の製造方法 |
US9428833B1 (en) * | 2015-05-29 | 2016-08-30 | Lam Research Corporation | Method and apparatus for backside deposition reduction by control of wafer support to achieve edge seal |
Also Published As
Publication number | Publication date |
---|---|
TWI791020B (zh) | 2023-02-01 |
CN110892501A (zh) | 2020-03-17 |
KR102617521B1 (ko) | 2023-12-22 |
JP2023100839A (ja) | 2023-07-19 |
KR20200000460A (ko) | 2020-01-02 |
JP2020521330A (ja) | 2020-07-16 |
WO2018217583A1 (en) | 2018-11-29 |
US20180334746A1 (en) | 2018-11-22 |
TW201909700A (zh) | 2019-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110892501B (zh) | 消除晶片背面边缘和缺口处的沉积物的晶片边缘接触硬件和方法 | |
CN110060941B (zh) | 减少在晶片边缘的背面沉积 | |
KR102456252B1 (ko) | 웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링 | |
KR102514879B1 (ko) | 반도체 프로세싱을 위해 원뿔형 웨이퍼 센터링 및 홀딩 디바이스 | |
TWI738901B (zh) | 用於電漿處理系統中的載體板 | |
US11404302B2 (en) | Substrate susceptor using edge purging | |
US20180090364A1 (en) | Substrate processing apparatus, transfer method, and susceptor | |
US10301718B2 (en) | Asymmetric pedestal/carrier ring arrangement for edge impedance modulation | |
KR102459367B1 (ko) | 에피 챔버를 위한 라이너 | |
US20170053781A1 (en) | Multi-Station Chamber Having Symmetric Grounding Plate | |
KR102604028B1 (ko) | 웨이퍼 포켓 이탈 검출 | |
US20220106683A1 (en) | Apparatus and methods to transfer substrates into and out of a spatial multi-substrate processing tool | |
TWI845682B (zh) | 工件基座主體 | |
KR20240105478A (ko) | 반도체 프로세싱 작업에서의 개선된 에지 균일성을 위한 에지 링 | |
WO2023092135A1 (en) | Edge rings for improved edge uniformity in semiconductor processing operations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |