CN110890398A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110890398A
CN110890398A CN201910754764.2A CN201910754764A CN110890398A CN 110890398 A CN110890398 A CN 110890398A CN 201910754764 A CN201910754764 A CN 201910754764A CN 110890398 A CN110890398 A CN 110890398A
Authority
CN
China
Prior art keywords
layer
contact hole
electrode
conductive layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910754764.2A
Other languages
English (en)
Inventor
李旺宇
高武恂
金炫植
朴永祐
孙世完
安珍星
禹珉宇
李圣俊
李廷洙
李知嬗
池得明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110890398A publication Critical patent/CN110890398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示装置。所述显示装置包括衬底、位于衬底上的半导体层、位于半导体层上的第一绝缘层、位于半导体层上的第一导电层、位于第一导电层上的第二绝缘层、穿透第一绝缘层和第二绝缘层的第一接触孔、位于第二绝缘层上的第二导电层以及位于第二导电层上的第三绝缘层，第二导电层通过第一接触孔连接到半导体层并且包括氢阻挡材料。

Description

显示装置
相关申请的交叉引用
于2018年8月17日提交到韩国知识产权局并且发明名称为“显示装置”的第10-2018-0095944号韩国专利申请通过引用以其整体地并入本文。
技术领域
实施方式涉及显示装置。
背景技术
随着多媒体的发展，显示装置的重要性已经增加。相应地，诸如液晶显示器(“LCD”)和有机发光显示器(“OLED”)的各种类型的显示装置已被使用。在这些显示装置之中，有机发光显示装置通过使用通过电子与空穴的复合来生成光的有机发光元件来显示图像。
发明内容
实施方式涉及显示装置，该显示装置包括衬底、位于衬底上的半导体层、位于半导体层上的第一绝缘层、位于半导体层上的第一导电层、位于第一导电层上的第二绝缘层、穿透第一绝缘层和第二绝缘层的第一接触孔、位于第二绝缘层上的第二导电层以及位于第二导电层上的第三绝缘层，第二导电层通过第一接触孔连接到半导体层并且包括氢阻挡材料。
实施方式还涉及显示装置，该显示装置包括衬底、位于衬底上的半导体层、位于半导体层上的第一绝缘层、位于半导体层上的第一导电层、位于第一导电层上的第二绝缘层、穿透第一绝缘层和第二绝缘层以暴露半导体层的第一接触孔、位于第二绝缘层上并且通过第一接触孔连接到半导体层的第二导电层、位于第二导电层上的第三绝缘层、穿透第三绝缘层以暴露第二导电层并且与第一接触孔重叠的第二接触孔以及位于第三绝缘层上并且通过第二接触孔连接到第二导电层的第三导电层。
附图说明
通过参照附图对示例实施方式进行详细描述，特征将对本领域技术人员变得显而易见，在附图中：
图1示出了根据示例实施方式的显示装置的框图；
图2示出了展示包括在图1的显示装置中的像素的示例的电路图；
图3和图4示出了展示图1的显示装置的示例的布局图；
图5示出了沿图4中的线A-A'、线B-B'和线C-C'截取的剖面图；
图6示出了展示包括在图5的显示装置中的第二导电层的示例的剖面图；
图7和图8示出了用于解释包括在图5的显示装置中的半导体层的氢化和脱氢的剖面图；
图9示出了展示图1的显示装置的另一示例的布局图；以及
图10示出了展示图9的显示装置的示例的剖面图。
具体实施方式
当前将在下文中参照附图对示例实施方式进行更加全面的描述；然而，它们可以以不同的形式实施，并且不应被解释为受限于本文中所记载的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达示例实现方式。在图中，为了清楚示出，层和区域的尺寸可能被夸大。相同的附图标记始终表示相同的元件。
本文中所使用的术语是仅出于描述特定实施方式的目的，而不旨在对本发明概念的限制。除非上下文另有明确指示，否则如本文所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。还应理解，当措辞“包括(comprise)”和/或“包括有(comprising)”在本说明书中使用时指示所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或它们的集群的存在或添加。
应理解，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件或层可直接在另一元件或层上、连接到或联接到另一元件或层，或者可存在有中间元件或层。相反，当元件被称为“直接”在另一元件或者层“上”、“直接连接到”或者“直接联接到”另一元件或者层时，则不存在中间元件或者层。如本文中所使用的，措辞“和/或者”包括相关所列项目中的一个或者更多个的任何和所有组合。
应理解，尽管措辞第一、第二等可在本文中用于描述各种元件、部件、区域、层和/或者部分，但是这些元件、部件、区域、层和/或者部分不应受这些措辞限制。这些措辞仅用于将一个元件、部件、区域、层或者部分与另一个区域、层或者部分区分开。因此，下面讨论的第一元件、部件、区域、层或者部分可被称为第二元件、部件、区域、层或者部分，而不背离本发明概念的教导。
在下文中，将参照附图对示例实施方式进行描述。
图1是根据示例实施方式的显示装置的框图。
参照图1，根据示例实施方式，显示装置1包括显示单元10、扫描驱动器20、数据驱动器30、发光控制驱动器40和控制器50，显示单元10包括像素PX(或者基准像素和单位像素)。
显示装置1(或显示单元10)可包括扫描线SL11至SL1n和SL21至SL2n(n是2或更大的整数)、数据线DL1至DLm(m是2或更大的整数)和发光控制线EL1至ELn。像素PX可排列在扫描线SL11至SL1n和SL21至SL2n、数据线DL1至DLm和发光控制线EL1至ELn的交叉区域中。像素PX可为用于显示图像或颜色的最小单位的显示单元。像素PX将在下面参照图2进行描述。
扫描线SL11至SL1n和SL21至SL2n可基本上在行方向(或者左侧与右侧之间的第一方向)上延伸。发光控制线EL1至ELn可基本上在行方向上延伸。数据线DL1至DLm可基本上在列方向(或者上侧与下侧之间的第二方向)上延伸。行方向和列方向可彼此切换。
显示装置1可包括初始化电压布线(或者初始化电压供给线)、第一电源电压布线(或者第一电源电压供给线)和第二电源电压布线(或者第二电源电压供给线)。
初始化电压布线可供给初始化电压VINT，并且可针对每行来分支并且在行方向上延伸。第一电源电压布线为供给第一电源电压ELVDD的布线，并且可针对每列来分支并且在列方向上延伸。第二电源电压布线为供给与第一电源电压ELVDD不同的第二电源电压ELVSS的布线，并且可以以网格形式排列。在另一示例实施方式中，初始化电压布线的延伸方向和第一电源电压布线的延伸方向可被不同地修改。
像素PX可连接到两个扫描线、一个数据线、一个发光控制线、一个初始化电压布线和一个第一电源电压布线。例如，定位在第一行(或者第一像素行)和第一列(或者第一像素列)处的像素PX(下文中称为第11像素)可连接到第11扫描线SL11和第21扫描线SL21、第一数据线DL1、第一发光控制线EL1、一个初始化电压布线和一个第一电源电压布线。
扫描驱动器20可生成第一扫描信号和第二扫描信号，并且可通过扫描线SL11至SL1n和SL21至SL2n将第一扫描信号和第二扫描信号提供给像素PX。第一扫描信号和第二扫描信号将在下面参照图2进行描述。
数据驱动器30可通过数据线DL1至DLm将数据信号提供给像素PX。例如，当第一扫描信号被提供给第一行和第一列的像素PX(例如，第11像素)时，数据信号可被提供给第11像素。
发光控制驱动器40生成发光控制信号，并且通过发光控制线EL1至ELn将发光控制信号传输到像素PX。发光控制驱动器40(或者显示装置1)基于发光控制信号控制像素PX的发光时间。尽管在图中示出了发光控制驱动器40独立于扫描驱动器20单独实现，但是发光控制驱动器40可包括在扫描驱动器20中并且与扫描驱动器20集成。作为另一示例，根据像素PX的电路配置，发光控制驱动器40可被省略。
控制器50可将从外部(或者如应用处理器的外部装置)传输的视频信号R、G和B转换为视频数据信号DR、DG和DB，并且可将这些视频数据信号DR、DG和DB传输到数据驱动器30。控制器50可接收垂直同步信号Vsync、水平同步信号Hsync和时钟信号MCLK，可生成用于控制扫描驱动器20、数据驱动器30和发光控制驱动器40的操作(或驱动)的控制信号，并且可分别将控制信号提供给扫描驱动器20、数据驱动器30和发光控制驱动器40。控制信号可包括用于控制扫描驱动器20的扫描驱动控制信号SCS、用于控制数据驱动器30的数据驱动控制信号DCS和用于控制发光控制驱动器40的发光驱动控制信号ECS。
显示装置1可包括电源单元。电源单元可生成第一电源电压ELVDD、第二电源电压ELVSS和初始化电压VINT，并且可分别通过第一电源电压布线、第二电源电压布线和初始化电压布线将第一电源电压ELVDD、第二电源电压ELVSS和初始化电压VINT提供给像素PX。第一电源电压ELVDD可为预定的高电平电压，第二电源电压ELVSS可为预定的低电平电压，并且第二电源电压ELVSS的电压电平可低于第一电源电压ELVDD的电压电平。电源单元可实现为外部电压源。
响应于通过数据线DL1至DLm传输的数据信号，像素PX可基于供给至有机发光元件的驱动电流发射预定亮度的光。
图2是展示包括在图1的显示装置中的像素的示例的电路图。
参照图2，像素PX包括发光元件(或者有机发光二极管OLED)EL、第一晶体管T1至第七晶体管T7以及电容器Cst。像素PX可提供有数据信号DATA、第一扫描信号GW和第二扫描信号GI。第二扫描信号GI可与前一第一扫描信号GW或前一行的第一扫描信号GW相同。例如，提供给第n行的像素PX的第二扫描信号GI[n]可与提供给第(n-1)行的像素PX的第一扫描信号GW[n-1]相同。
第一晶体管T1至第七晶体管T7中的每个可包括第一电极、第二电极和栅电极。第一电极和第二电极中的一个可为源电极，而它们中的另一个可为漏电极。
第一晶体管T1至第七晶体管T7中的每个可为薄膜晶体管。第一晶体管T1至第七晶体管T7中的每个可为PMOS晶体管和NMOS晶体管中的任一种。在下文中，假设第一晶体管T1至第七晶体管T7是PMOS晶体管。
发光元件EL可包括像素电极和阴电极。发光元件EL的像素电极可连接到第四节点N4，并且其阴电极可连接到第二电源电压布线(即，用于传输第二电源电压ELVSS的布线)。
第一晶体管T1(或者驱动晶体管)可包括连接到第一节点N1的第一电极、连接到第二节点N2的第二电极和连接到第三节点N3的栅电极。第一晶体管T1可基于第三节点N3的电压(或者存储在将在下面描述的电容器Cst中的数据电压)将驱动电流Id提供给发光元件EL。
第二晶体管T2(或者开关晶体管)可包括连接到数据线(或者接收数据信号DATA)的第一电极、连接到第一节点N1的第二电极和连接到第一扫描线(例如，图1中所示的第11扫描线SL11)或接收第一扫描信号GW的栅电极。第二晶体管T2可响应于第一扫描信号GW而导通，并且可将数据信号DATA传输到第一节点N1。
第三晶体管T3可包括连接到第二节点N2的第一电极、连接到第三节点N3的第二电极和连接到第一扫描线或接收第一扫描信号GW的栅电极。第三晶体管T3可响应于第一扫描信号GW而导通，并且可将数据信号DATA传输到第三节点N3。
电容器Cst可连接或形成在第三节点N3与第一电源电压ELVDD之间。电容器Cst可存储或保持所提供的数据信号DATA。
第四晶体管T4可包括连接到第三节点N3的第一电极、连接到初始化电压布线或接收初始化电压VINT的第二电极和连接到第二扫描线(例如，图1中所示的第21扫描线SL21)或接收第二扫描信号GI的栅电极。
在数据信号DATA存储在电容器Cst中之前(或者在发光元件EL发光之后)，第四晶体管T4可响应于第二扫描信号GI而导通，并且可使用初始化电压VINT来初始化第三节点N3(或电容器Cst)。
在实施方式中，第三晶体管T3和第四晶体管T4可实现为双晶体管(即，两个晶体管的组合形式的晶体管组件)。在这种情况下，可防止或减轻第三晶体管T3和第四晶体管T4的漏电流以及由漏电流引起的显示品质的劣化。
第五晶体管T5和第六晶体管T6(或者第一发光控制晶体管和第二发光控制晶体管)可连接在第一电源电压布线与发光元件EL之间，并且可形成电流路径，由第一晶体管T1生成的驱动电流Id通过该电流路径移动。
第五晶体管T5可包括连接到第一电源电压布线以接收第一电源电压ELVDD的第一电极、连接到第一节点N1的第二电极和连接到发光控制信号线(例如，图1中所示的第一发光控制信号线)或接收发光控制信号EM的栅电极。
相似地，第六晶体管T6可包括连接到第二节点N2的第一电极、连接到第四节点N4(或者发光元件EL的像素电极)的第二电极和连接到发光控制信号线(例如，图1中所示的第一发光控制信号线)或接收发光控制信号EM的栅电极。
第五晶体管T5和第六晶体管T6可响应于发光控制信号EM而被导通。在这种情况下，驱动电流Id可被提供给发光元件EL，并且发光元件EL可发出具有与驱动电流Id对应的亮度的光。
第七晶体管T7可包括连接到第四节点N4的第一电极、连接到初始化电压布线(或者初始化电压VINT)的第二电极和连接到第二扫描信号线(例如，图1中所示的第21扫描线SL21)或接收第二扫描信号GI的栅电极。
在发光元件EL发光之前(或者在发光元件EL发光之后)，第七晶体管T7可响应于第二扫描信号GI而导通，并且可使用初始化电压VINT来初始化发光元件EL的像素电极。发光元件EL可在像素电极与阴电极(或第二电源电压ELVSS)之间具有寄生电容器。寄生电容器可在发光元件EL发光时被充电以允许发光元件EL的像素电极具有特定电压。因此，发光元件可由第七晶体管T7初始化。
尽管在图2中示出第七晶体管T7接收第二扫描信号GI，但是第七晶体管T7可接收第三扫描信号，诸如第(n+1)时间处的第二扫描信号GI[n+1]，而不是第n时间处的第二扫描信号GI[n]。
图3和图4是展示图1的显示装置的示例的布局图。图5是沿图4中的线A-A'、线B-B'和线C-C'截取的剖面图。图6是展示包括在图5的显示装置中的第二导电层的示例的剖面图。
在下面的示例实施方式中，尽管一些部件与图1和图2中提到的部件基本上相同，但是将给出新的附图标记以便于描述元件之间的布置和联接关系。
参照图2至图6，像素PX可包括第一晶体管T1至第七晶体管T7、存储电容器Cst和发光元件EL。
第一晶体管T1至第七晶体管T7可包括形成电极的导电层、形成沟道的半导体层和绝缘层。顶栅型晶体管(其中栅电极布置在半导体层上方)可用作第一晶体管T1至第七晶体管T7。
显示装置1(或者显示单元10)可包括衬底910、缓冲层920、半导体层100、第一绝缘层710、第一导电层200、第二绝缘层720、第二导电层300、第三绝缘层730、第三导电层400、第四绝缘层740、第四导电层500和第五绝缘层750。衬底910、缓冲层920、半导体层100、第一绝缘层710、第一导电层200、第二绝缘层720、第二导电层300、第三绝缘层730、第三导电层400、第四绝缘层740、第四导电层500和第五绝缘层750可被顺序地布置和层叠。显示装置1还可包括显示元件层800和封装层。
上述层中的每个可由单个膜形成，但也可由包括多个膜的层叠膜形成。相应的层之间还可布置有另一层。
衬底910支承布置在其上的层。当显示装置1是背面或双面发光型时，透明衬底可用作衬底910。当显示装置1是正面发光型时，半透明或不透明衬底以及透明衬底可用作衬底910。
衬底910可由诸如玻璃、石英或聚合物树脂的绝缘材料形成。聚合物树脂的示例包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基酯、聚酰亚胺(PI)、聚碳酸酯(PC)、醋酸纤维素(CAT)、醋酸丙酸纤维素(CAP)或它们的组合。衬底910可包括金属材料。
衬底910可为刚性衬底或能够弯曲、折叠、卷曲等的柔性衬底。构成柔性衬底910的材料的示例是聚酰亚胺(PI)。
缓冲层920可位于衬底910的整个表面上。缓冲层920可防止杂质离子的扩散，可防止湿气或外部空气的渗透，并且可执行表面平坦化功能。缓冲层920可包括氮化硅、氧化硅或氮氧化硅。根据衬底910的类型、工艺条件等，缓冲层920可被省略。
半导体层100是有源层并且可形成第一晶体管T1至第七晶体管T7的沟道。
针对每个像素PX，半导体层100可彼此分离，或者例如，如图3中所示，在第二方向D2(或列方向)上排列的像素可共享半导体层100。
半导体层100可包括基本上在第一方向D1上延伸的水平部分、基本上在第二方向D2上延伸的第一垂直部分(或左垂直部分)和第二垂直部分(或右垂直部分)以及以锯齿形式延伸的弯曲部分。
水平部分可连接第一垂直部分的中间部分与第二垂直部分的中间部分。如图4中所示，水平部分可以以最短距离连接第一垂直部分与第二垂直部分，但是可包括左弯曲部分和右弯曲部分。水平部分的总长度可通过多次弯曲水平部分而增加。水平部分可设置有第一晶体管T1的沟道1111。
第一垂直部分可布置成与像素PX的左侧(或者布置有一个像素PX的像素区域)相邻，并且第二垂直部分可布置成与像素PX的右侧相邻。第一垂直部分和第二垂直部分可彼此间隔开。在列方向上的第二垂直部分的长度可长于在列方向上的第一垂直部分的长度。
第二晶体管T2的沟道1211可布置在第一垂直部分的上部中，并且第五晶体管T5的沟道1511可布置在第二垂直部分的下部中。第32晶体管T3_2的沟道1321可布置在第二垂直部分的上部中，并且第六晶体管T6的沟道1611和第七晶体管T7的沟道1711可布置在第二垂直部分的下部中。
弯曲部分可包括从第一垂直部分的上端延伸到其左侧的第一子弯曲部分、弯曲并延伸到第一垂直部分的上侧的第二子弯曲部分以及弯曲并延伸到第一垂直部分的左侧和上侧的第三子弯曲部分，并且可连接到第二垂直部分(或者定位在前一像素区域中的第二垂直部分)。第一子弯曲部分可设置有第31晶体管T3_1的沟道1311，第二子弯曲部分可设置有第41晶体管T4_1的沟道1411，并且第三子弯曲部分可设置有第42晶体管T4_2的沟道1421。第31晶体管T3_1和第32晶体管T3_2可包括在第三晶体管T3中，并且第41晶体管T4_1和第42晶体管T4_2可包括在第四晶体管T4中。
半导体层100可包括多晶硅。多晶硅可通过使非晶硅结晶化来形成。结晶化方法的示例包括快速热退火(RTA)、固相结晶化(SPC)、准分子激光退火(ELA)、金属诱导结晶化(MIC)、金属诱导横向结晶化(MILC)、顺序横向凝固(SLS)等。在实施方式中，半导体层100可包括单晶硅、低温多晶硅、非晶硅等。
在半导体层100中，连接到第一晶体管T1至第七晶体管T7中的每个的源/漏电极的区域(例如，电极区域或源/漏区域)可掺杂有杂质离子。诸如硼(B)的三价掺杂剂可用作p型杂质离子。
第一绝缘层710可位于半导体层100上，并且可基本上布置在衬底910的整个表面上方。第一绝缘层710可为具有栅极绝缘功能的栅极绝缘膜。
第一绝缘层710可包括硅化合物或金属氧化物。例如，第一绝缘层710可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。这些化合物可单独或者作为两种或更多种的组合来使用。第一绝缘层710可为单个膜或由不同材料的层叠膜形成的多层膜。例如，第一绝缘层710可包括氮化硅(SiNx)和二氧化硅(SiO2)，并且可使用硅烷气体(SiH4)通过化学气相沉积(CVD)形成。
第一导电层200位于第一绝缘层710上。第一导电层200可包括第一扫描线210、第二扫描线220、发光控制线230和第一栅电极240。
第一扫描线210可传输第二扫描信号GI。第一扫描线210可沿第二方向D2延伸，并且可延伸到超出像素PX的边界的相邻像素。
在平面图中，第一扫描线210可定位在像素PX上方。第一扫描线210可与半导体层100的弯曲部分重叠。第41晶体管T4_1的栅电极可形成在第一扫描线210与半导体层100的第二子弯曲部分重叠的第41重叠区域中，并且第42晶体管T4_2的栅电极可形成在第一扫描线210与半导体层100的第三子弯曲部分重叠的第42重叠区域中。半导体层100的定位在第41重叠区域下方的部分1412可形成为第41晶体管T4_1的第一电极区域(或者形成有第一电极的区域)，并且半导体层100的定位在第41重叠区域上方的部分1413可形成为第41晶体管T4_1的第二电极区域。相似地，半导体层100的定位在第42重叠区域上方的部分1422可形成为第42晶体管T4_2的第一电极区域，并且半导体层100的定位在第42重叠区域下方的部分1423可形成为第42晶体管T4_2的第二电极区域。
第一扫描线210可与半导体层100的第二垂直部分的下侧重叠。第七晶体管T7的栅电极可形成在第一扫描线210与半导体层100的第二垂直部分重叠的第七重叠区域中。半导体层100的定位在第七重叠区域下方的一部分1712可形成为第七晶体管T7的第一电极区域，并且半导体层100的定位在第七重叠区域上方的一部分1713可形成为第七晶体管T7的第二电极区域。
第二扫描线220可传输第一扫描信号GW。第二扫描线220可沿第二方向D2延伸，并且可延伸到超出像素PX的边界的相邻像素。
在平面图中，第二扫描线220可定位在像素PX的中间处。第二扫描线220可与半导体层100的第一垂直部分的上侧、第一子弯曲部分和第二垂直部分的上侧重叠。如图4中所示，第二扫描线220可包括在第一方向D1上突出的突起，并且该突起可与半导体层100的第一子弯曲部分重叠。
第二晶体管T2的栅电极可形成在第二扫描线220与半导体层100的第一垂直部分重叠的第二重叠区域中。半导体层100的定位在第二重叠区域上方的一部分1212可形成为第二晶体管T2的第一电极区域，并且半导体层100的定位在第二重叠区域下方的一部分1213可形成为第二晶体管T2的第二电极区域。
第31晶体管T3_1的栅电极可形成在第二扫描线220与半导体层100的第一子弯曲部分重叠的第31重叠区域中。半导体层100的定位在第31重叠区域左侧的一部分1312可形成为第31晶体管T3_1的第一电极区域，并且半导体层100的定位在第31重叠区域右侧的一部分1313可形成为第31晶体管T3_1的第二电极区域。
第32晶体管T3_2的栅电极可形成在第二扫描线220与半导体层100的第一垂直部分重叠的第32重叠区域中。半导体层100的定位在第32重叠区域上方的一部分1322可形成为第32晶体管T3_2的第一电极区域，并且半导体层100的定位在第32重叠区域下方的一部分1323可形成为第32晶体管T3_2的第二电极区域。
发光控制线230可传输发光控制信号EM。发光控制线230可沿第二方向D2延伸，并且可延伸到超出像素PX的边界的相邻像素。
在平面图中，发光控制线230可定位在像素PX下方。发光控制线230可与半导体层100的第一垂直部分的下侧和第二垂直部分的下侧重叠。
第五晶体管T5的栅电极可形成在发光控制线230与半导体层100的第一垂直部分重叠的第五重叠区域中。半导体层100的定位在第五重叠区域下方的一部分1512可形成为第五晶体管T5的第一电极区域，并且半导体层100的定位在第五重叠区域上方的一部分1513可形成为第五晶体管T5的第二电极区域。
相似地，第六晶体管T6的栅电极可形成在发光控制线230与半导体层100的第二垂直部分重叠的第六重叠区域中。半导体层100的定位在第六重叠区域上方的一部分1612可形成为第六晶体管T6的第一电极区域，并且半导体层100的定位在第六重叠区域下方的一部分1613可形成为第六晶体管T6的第二电极区域。
第一栅电极240是第一晶体管T1的栅电极，并且可定位在像素PX的中心处。在平面图中，第一栅电极240可布置在第二扫描线220与发光控制线230之间。针对每个像素PX，第一栅电极240可分离，并且可布置成岛状。
第一栅电极240可与半导体层100的水平部分重叠。半导体层100的定位在第一栅电极240与半导体层100的水平部分重叠的第一重叠区域左侧的一部分1112可形成为第一晶体管T1的第一电极区域，并且半导体层100的定位在第一重叠区域右侧的一部分1113可形成为第一晶体管T1的第二电极区域。
第一导电层200可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第一导电层200可为单层膜或多层膜。
第二绝缘层720可位于第一导电层200上，并且可布置在衬底910的整个表面上方。第二绝缘层720可用于使第一导电层200与第二导电层300绝缘，并且可为层间绝缘膜。
第二绝缘层720可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料，或者可包括诸如聚丙烯酸酯树脂、环氧树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。第二绝缘层720可为单层膜或由不同材料的层叠膜形成的多层膜。
第二导电层300位于第二绝缘层720上。第二导电层300可包括存储电容器Cst的电极线310。
在平面图中，存储电容器Cst的电极线310可横穿像素PX的中心，并且可布置在第二扫描线220与发光控制线230之间。存储电容器Cst的电极线310可布置成与第一栅电极240重叠，它们之间具有第二绝缘层720。第一栅电极240可成为存储电容器Cst的第一电极，存储电容器Cst的电极线310的与第一栅电极240重叠的延伸区域可成为存储电容器Cst的第二电极，并且介入在它们之间的第二绝缘层720可为存储电容器Cst的电介质。
存储电容器Cst的电极线310可沿第二方向D2延伸，并且可延伸到超出像素PX的边界的相邻像素。与第一栅电极240重叠的区域中的存储电容器Cst的电极线310的宽度可被延伸。存储电容器Cst的电极线310的延伸区域可包括与将在下面描述的第一导电图案420重叠的开口。
第三绝缘层730可位于第二导电层300上以覆盖第二导电层300。第三绝缘层730可包括硅化合物或金属氧化物。例如，第三绝缘层730可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。它们可单独或作为其组合使用。第三绝缘层730可为单层膜或由不同材料的层叠膜形成的多层膜。
第三绝缘层730可包括第一接触孔CNT1，并且第一接触孔CNT1可包括第11接触孔CNT11至第17接触孔CNT17。第11接触孔CNT11至第17接触孔CNT17将与第三导电层400一起描述。
第三导电层400位于第二绝缘层720上。第三导电层400可包括用于传输初始化电压VINT的初始化电压线410、第一导电图案420、第二导电图案430、第三导电图案440和第四导电图案450。
在平面图中，初始化电压线410可布置在第一扫描线210与第二扫描线220之间，并且可沿第二方向D2延伸到超出像素PX的边界的相邻像素。在初始化电压线410与半导体层100彼此重叠的区域中，可形成穿透第一绝缘层710、第二绝缘层720和第三绝缘层730以暴露半导体层100的第13接触孔CNT13，并且初始化电压线410可通过第13接触孔CNT13与半导体层100接触。
第一导电图案420可布置成与第一栅电极240重叠并且在第一方向D1上延伸以与半导体层100的弯曲部分重叠。
在第一导电图案420与第一栅电极240彼此重叠的区域中，可形成穿透第二绝缘层720和第三绝缘层730以暴露第一栅电极240的第11接触孔CNT11，并且第一导电图案420可通过第11接触孔CNT11与第一栅电极240接触。相似地，在第一导电图案420与半导体层100的弯曲部分彼此重叠的区域中，可形成穿透第一绝缘层710、第二绝缘层720和第三绝缘层730以暴露半导体层100的第12接触孔CNT12，并且第一导电图案420可通过第12接触孔CNT12与半导体层100接触。因此，第一导电图案420可将第一晶体管T1的栅电极(以及存储电容器Cst的第一电极)电连接到第一晶体管T1的第一电极。
第11接触孔CNT11可形成在存储电容器Cst的电极线310的开口上。在第11接触孔CNT11中，第一导电图案420和与其相邻的存储电容器Cst可通过第三绝缘层730彼此绝缘。
第二导电图案430可布置到半导体层100的第一垂直部分的上端。第二导电图案430可布置成与将在下面描述的数据线510重叠。
在第二导电图案430与半导体层100的第一垂直部分的上端重叠的区域中，可形成穿透第一绝缘层710、第二绝缘层720和第三绝缘层730以暴露半导体层100的第14接触孔CNT14，并且第二导电图案430可通过第14接触孔CNT14与半导体层100接触。第二导电图案430可通过将在下面描述的第21接触孔CNT21电连接到数据线510，并且第14接触孔CNT14可不与第21接触孔CNT21重叠。
第三导电图案440可与存储电容器Cst的电极线310重叠，并且可与半导体层100的第一垂直部分的下端重叠。第三导电图案440可布置成与将在下面描述的电源电压布线520重叠。
在第三导电图案440与存储电容器Cst的电极线310重叠的区域中，可形成穿透第三绝缘层730以暴露存储电容器Cst的电极线310的第15接触孔CNT15，并且第三导电图案440可通过第15接触孔CNT15与存储电容器Cst的电极线310接触。
在第三导电图案440与半导体层100的第一垂直部分的下端重叠的区域中，可形成穿透第一绝缘层710、第二绝缘层720和第三绝缘层730以暴露半导体层100的第16接触孔CNT16，并且第三导电图案440可通过第16接触孔CNT16与半导体层100的第一垂直部分的下端接触。第三导电图案440可通过将在下面描述的第22接触孔CNT22电连接到电源电压布线520。因此，第三导电图案440可将存储电容器Cst的电极线310和第五晶体管T5的第一电极电连接到电源电压布线520。
第四导电图案450可与半导体层100的第二垂直部分的下侧重叠。第四导电图案450可布置成与将在下面描述的通过电极530重叠。
在第四导电图案450与半导体层100的第二垂直部分的下侧重叠的区域中，可形成穿透第一绝缘层710、第二绝缘层720和第三绝缘层730以暴露半导体层100的第17接触孔CNT17，并且第四导电图案450可通过第17接触孔CNT17与半导体层100的第二垂直部分的下侧接触。第四导电图案450可通过将在下面描述的第23接触孔CNT23电连接到通过电极530。因此，第四导电图案450可将第六晶体管T6的第二电极(以及第七晶体管T7的第二电极)电连接到发光元件EL的第一电极。
第三导电层400可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第三导电层400可为单层膜或多层膜。例如，第三导电层400可形成为具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层叠结构。
在示例实施方式中，第三导电层400可包括氢阻挡材料(或氢扩散阻止材料)或氢阻挡层(或氢扩散阻止层)。氢阻挡材料是指对氢(或者氢离子(H+))具有阻挡性的材料，并且其示例包括钛(Ti)、锡(Sn)、镍(Ni)和诸如氧化铟锌(IZO)和氧化铟锡(ITO)的铟氧化物。氢阻挡层是指氢不能通过或扩散的层，并且可为包括诸如钛(Ti)的氢阻挡材料的层。
在示例实施方式中，第三导电层400可包括钛(Ti)与铝(Al)和钼(Mo)中的任一种的合金。
参照图6，第三导电层400可包括金属导电层401和氢阻挡层402。
金属导电层401可直接布置在图5中所示的第三绝缘层730上，氢阻挡层402可直接布置在金属导电层401上。因此，氢阻挡层402可覆盖(或者封盖)金属导电层401。
金属导电层401可包括上述金属(例如，钼(Mo)或铝(Al))，氢阻挡层402可包括钛(Ti)，并且金属导电层401可具有例如Mo/Ti的层叠结构。考虑到信号传输，金属导电层401可具有
Figure BDA0002168386000000151
或更大的厚度，并且氢阻挡层402可具有
Figure BDA0002168386000000152
或更小的厚度。
尽管在图6中示出了氢阻挡层402位于金属导电层401上，但是氢阻挡层402可布置在金属导电层401下方(金属导电层401与第三绝缘层730之间)。作为另一示例，第三导电层400可具有Ti/Al/Ti的层叠结构。
再次参照图3至图5，第四绝缘层740可位于第三导电层400上，并且可布置在衬底910的整个表面上方。第四绝缘层740可将第三导电层400与第四导电层500绝缘。第四绝缘层740可包括与第三绝缘层730相同的材料，或者可包括选自举例为第三绝缘层730的构成材料的材料中的至少一种材料。第四绝缘层740可为单层膜或由不同材料的层叠膜形成的多层膜。
第四绝缘层740可包括第二接触孔CNT2，并且第二接触孔CNT2可包括第21接触孔CNT21至第23接触孔CNT23。第21接触孔CNT21至第23接触孔CNT23将与第四导电层500一起描述。
第四导电层500位于第四绝缘层740上。第四导电层500可包括数据线510、电源电压布线520和通过电极530。
在实施方式中，与第三导电层400相似地，第四导电层500可包括氢阻挡材料或氢阻挡层。在这种情况下，可进一步减少通过第四导电层500和第二接触孔CNT2的氢扩散的可能性。
数据线510可位于像素PX的左侧上，可沿第一方向D1延伸，并且可延伸到超出像素PX的边界的相邻像素。
数据线510可与半导体层100的第一垂直部分重叠，并且可与第二导电图案430和第三导电图案440重叠。
在数据线510与第二导电图案430重叠的区域中，可形成穿透第四绝缘层740以暴露第二导电图案430的第21接触孔CNT21，并且数据线510可通过第21接触孔CNT21连接到第二导电图案430。
在实施方式中，第21接触孔CNT21可布置成与第14接触孔CNT14间隔开基准距离，而不与第14接触孔CNT14重叠。基准距离可为限制氢通过第三导电层400扩散的距离。基准距离可等于或大于布线之间(例如，数据线510与电源电压布线520之间)的距离(或者间距)。例如，基准距离可为2μm至6μm或者3μm至4μm。
如图3和图4中所示，第21接触孔CNT21可布置在第14接触孔CNT14下方。
电源电压布线520可布置在像素PX的中心处，可沿第一方向D1延伸，并且可延伸到超出像素PX的边界的相邻像素。电源电压布线520可与第三晶体管T3(或者第31晶体管T3_1和第32晶体管T3_2)重叠，并且电源电压布线520的宽度可在对应的重叠区域中相对加宽。
电源电压布线520可与半导体层100的第二子弯曲部分重叠。在电源电压布线520与半导体层100的第二子弯曲部分重叠的区域中，可形成穿透第四绝缘层740以暴露第三导电图案440的第22接触孔CNT22，并且电源电压布线520可通过第22接触孔CNT22连接到第三导电图案440。
在实施方式中，第22接触孔CNT22可布置成与第15接触孔CNT15和第16接触孔CNT16间隔开基准距离，而不与第15接触孔CNT15和第16接触孔CNT16重叠。
尽管在图3和图4中示出了第22接触孔CNT22定位成与第16接触孔CNT16相对地相邻，但是第22接触孔CNT22可与第15接触孔CNT15和第16接触孔CNT16间隔开相同的距离。作为另一示例，第22接触孔CNT22可定位成与第15接触孔CNT15相对地相邻(例如，与第一晶体管T1相邻)。
通过电极530可与第四导电图案450重叠。在通过电极530与第四导电图案450重叠的区域中，可形成穿透第四绝缘层740以暴露第四导电图案450的第23接触孔CNT23，并且通过电极530可通过第23接触孔CNT23连接到第四导电图案450。
在实施方式中，第23接触孔CNT23可布置成与第17接触孔CNT17间隔开基准距离，而不与第17接触孔CNT17重叠。
第四导电层500可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第四导电层500可为单层膜或多层膜。例如，第四导电层500可形成为具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层叠结构。
第五绝缘层750(或者保护膜)可位于第四导电层500上，并且可布置在衬底910的整个表面上方。第五绝缘层750可将第四导电层500与发光元件EL绝缘。第五绝缘层750可包括诸如聚丙烯酸树脂或聚酰亚胺树脂的有机绝缘材料。第五绝缘层750的上表面可为基本上平坦的。
显示元件层800可位于第五绝缘层750上。显示元件层800可包括第一电极层810、像素限定层PDL、发光层820和第二电极层830。
第一电极层810可位于第五绝缘层750上，并且可包括发光元件EL的像素电极(或者阳电极)。像素电极可与通过电极530重叠。
像素电极可以以例如pentile矩阵结构排列。例如，红色像素R的像素电极810a和蓝色像素B的像素电极810c可在第二方向D2上交替地排列，红色像素R的像素电极810a和绿色像素G的像素电极810b可在一个对角线方向上交替地排列，并且蓝色像素B的像素电极810c和绿色像素G的像素电极810b可在另一个对角线方向上交替地排列。在其它实现方式中，像素电极810a、810b和810c的排列结构可被不同地改变。
在像素电极与通过电极530重叠的区域中，可形成穿透第五绝缘层750以暴露通过电极530的通孔CNT3，并且像素电极可通过通孔CNT3连接到通过电极530。
像素电极可布置成与第三晶体管T3和第四晶体管T4重叠。在这种情况下，像素电极可阻挡来自第三晶体管T3和第四晶体管T4上方的外部光的流入。
像素限定层PDL可沿像素电极的边缘布置。像素限定层PDL可包括在与像素电极重叠的区域中暴露像素电极的开口。
发光层820可位于第一电极层810上。发光层820可定位在像素限定层PDL的开口中。发光层820可包括有机发光材料或无机发光材料。
第二电极层830可位于发光层820上。第二电极层830是公共电极，并且公共电极可形成在像素限定层PDL上以在多个像素上方延伸。
第一电极层810的阴电极、发光层820和第二电极层830的公共电极可构成发光元件EL。
封装层(或者薄膜封装层)可位于显示元件层800上。封装层可防止从外部引入的湿气和空气渗入发光元件EL。封装层可为薄膜封装层，并且可包括至少一个有机膜和至少一个无机膜。例如，有机膜可包括选自环氧树脂、丙烯酸酯和氨基甲酸酯丙烯酸酯中的任一种，并且无机膜可包括选自氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiONx)中的至少一种。
如参照图3至图6所述，显示装置1(或者显示单元10)包括含氢阻挡材料的第三导电层400或用氢阻挡层402封盖金属导电层401，这可有助于防止氢在形成第四绝缘层740时通过第一接触孔CNT1(例如，第13接触孔CNT13或第17接触孔CNT17)扩散到半导体层100中，并且可减少包括半导体层100的晶体管T1至T7的电特性中的变化。
在显示装置1的示例实施方式中，第二接触孔CNT2(例如，第23接触孔CNT23)与第一接触孔CNT1(例如，第17接触孔CNT17)间隔开。因此，第一导电图案420、第二导电图案430和第三导电图案440可配置成桥的形式。这种结构可去除半导体层100的氢扩散路径，并且有助于减少晶体管T1至T7的电特性中的变化。
图7和图8是用于解释包括在图5的显示装置中的半导体层的氢化和脱氢的剖面图。图7和图8是与图5对应的显示装置1的剖面图。
首先，参照图7，半导体层100、第一绝缘层710、第一导电层200、第二绝缘层720、第二导电层300和第三绝缘层730可被顺序地层叠。
如上所述，第一绝缘层710可包括氮化硅(SiNx)和二氧化硅(SiO2)，并且可使用硅烷气体(SiH4)通过化学气相沉积(CVD)形成。在这种情况下，包括硅半导体的半导体层100可用硅烷气体通过化学反应而被氢化。
然后，可形成穿透第一绝缘层710至第三绝缘层730以暴露半导体层100的第13接触孔CNT13和第17接触孔CNT17(以及第12接触孔CNT12、第14接触孔CNT14和第16接触孔CNT16)，并且可形成穿透第二绝缘层720和第三绝缘层730以暴露第一导电层200的第11接触孔CNT11。
在形成第11接触孔CNT11、第13接触孔CNT13和第17接触孔CNT17之后，可执行退火工艺，并且可在退火工艺期间使半导体层100脱氢。如图7中所示，还原氢中的大部分可通过第13接触孔CNT13和第17接触孔CNT17流出，并且还原氢中的一部分可通过第一导电层200(例如，第一扫描线210、第一栅电极240和第11接触孔CNT11)流出。
当控制退火工艺的条件时，可控制半导体层100的氢化程度，并且如果需要，则可控制晶体管T1至T7的电特性(例如，驱动范围)。
在退火工艺之后，第三导电层400可形成在第三绝缘层730上，并且第四绝缘层740可形成在第三导电层400上。与第一绝缘层710相似地，第四绝缘层740可包括氮化硅(SiNx)和二氧化硅(SiO2)，并且可使用硅烷气体通过化学气相沉积(CVD)技术形成。在这种情况下，硅烷气体中的氢组分可通过第13接触孔CNT13和第17接触孔CNT17(或者通过第三导电层400)扩散到半导体层100，并因此半导体层100可再次被氢化。
然后，可形成参照图5描述的第二接触孔CNT2(即，第21接触孔CNT21至第23接触孔CNT23)，并且可执行退火工艺，从而执行半导体层100的脱氢。然而，根据第二接触孔CNT2的位置和第二接触孔CNT2的数量，整个半导体层100的脱氢可能是困难的，并且可能难以均匀地控制晶体管T1至T7的氢化程度。
因此，在显示装置1中，第三导电层400(即，在形成第四绝缘层740之前形成的第三导电层400)可包括氢阻挡材料，或者第三导电层400的金属导电层401可用氢阻挡层402封盖。因此，可防止半导体层100的再氢化，并且可在形成第一接触孔CNT1时仅通过退火工艺来控制半导体层100的氢化程度。
在表1中，示出了晶体管(即，晶体管T1至T7)相对于包括在第三导电层400中的材料(和层叠结构)的驱动范围(DR)。“沉积前”是指在形成第四绝缘层740之前的晶体管(或者半导体层100)，并且“沉积后”是指在形成第四绝缘层740之后的晶体管。
[表1]
Figure BDA0002168386000000201
参照表1，当第三导电层400具有钼(Mo)的单层结构时，在形成第四绝缘层740之前，晶体管的驱动范围为约3.4V，但是在形成第四绝缘层740之后，晶体管的驱动范围通过半导体层100的再氢化而显著地改变为约2.65V。
当第三导电层400具有Ti/Al/Ti或Mo/Ti的层叠结构时，在形成第四绝缘层740之前，晶体管的驱动范围为约3.2V至3.4V，并且在形成第四绝缘层740之后，晶体管的驱动范围为约3.3V至3.4V，这是几乎不变的。
因此，当第三导电层400包括氢阻挡材料或者用氢阻挡层402封盖时，可将晶体管的电特性控制到期望的水平。
第二接触孔CNT2(即，第21接触孔CNT21、第22接触孔CNT22和第23接触孔CNT23)与相邻的第一接触孔CNT1(即，第14接触孔CNT14、第16接触孔CNT16和第17接触孔CNT17)间隔开基准距离，以便可以更可靠地去除氢扩散路径(或者氢化/脱氢路径)，可以容易地控制晶体管的电特性，可以减小晶体管的电特性的变化或使晶体管的电特性的变化更均匀，并且可以改善显示装置1的显示品质。
图9是展示图1的显示装置的另一示例的布局图。图10是展示图9的显示装置的示例的剖面图。图10是与图5对应的显示装置1_1的剖面图。
参照图3至图5、图9和图10，除了第三导电层400_1和第二接触孔CNT2_1以外，显示装置1_1可与参照图3至图5描述的显示装置1基本上相同或相似。因此，将不再重复冗余的描述。
第三导电层400_1与参照图3至图5描述的第三导电层400的不同之处在于，其不包括氢阻挡材料，并且包括第二导电图案430_1。
第三导电层400_1可不包括氢阻挡材料，并且可包括脱氢材料(即，氢扩散材料)。例如，第三导电层400_1可不包括钛(Ti)，并且可具有钼(Mo)的单层结构。
第二导电图案430_1可与半导体层100的第一垂直部分的上端重叠，并且可不与第二扫描线220重叠。尽管在图9和图10中示出了第二导电图案430_1具有小于图3至图5中所示的第二导电图案430的尺寸的尺寸，但是该尺寸可被改变。
第二接触孔CNT2_1与参照图3至图5描述的第二接触孔CNT2的不同之处在于，第二接触孔CNT2_1包括第21接触孔CNT21_1和第23接触孔CNT23_1。
第23接触孔CNT23_1可布置成与第17接触孔CNT17重叠。因此，第17接触孔CNT17和第23接触孔CNT23_1可构成在垂直线上连接第四导电层500与半导体层100的直接接触孔(直接CNT)(或者在一个垂直线中穿透第一绝缘层710至第四绝缘层740)。在这种情况下，即使在形成第三绝缘层730时半导体层100被再氢化，也可通过直接接触孔进行半导体层100的脱氢。因此，可限制因第三绝缘层730的形成而导致的晶体管的电特性中的变化。
相似地，第21接触孔CNT21_1可布置成与第14接触孔CNT14重叠。因此，第14接触孔CNT14和第21接触孔CNT21_1可构成在垂直线上连接第四导电层500与半导体层100的直接接触孔(直接CNT)。
如参照图9和图10所述，显示装置1_1包括在垂直线上连接第四导电层500与半导体层100的直接接触孔(直接CNT)，可容易地执行半导体层100的脱氢，并且可以减小晶体管的电特性(例如，驱动范围)的改变和变化。
通过总结和回顾，有机发光显示装置可包括将驱动电流提供给有机发光元件的多个晶体管。随着显示装置的分辨率增加，形成像素的像素区域减小，并因此用于在像素区域中布置电路元件、布线等的层的数量可增加。在像素区域中，信号布线可位于晶体管上，绝缘层可介入在信号布线之间，并且信号布线可通过穿透绝缘层的接触孔连接到晶体管的半导体层。当使用化学气相沉积技术形成绝缘层时，晶体管的半导体层可通过沉积气体氢化，但是可通过在接触孔的形成之后执行退火来脱氢，并且可通过额外的绝缘层的层叠来再次氢化，并因此可改变晶体管的电特性。
实施方式提供了可以防止晶体管的电特性中的变化的显示装置。
根据示例实施方式，显示装置包括包括有氢阻挡材料的金属导电层，或者包括用氢阻挡层封盖的金属导电层，以使得可防止或减轻氢(或者氢离子)通过将金属导电层连接到定位在其下方的半导体层的第一接触孔扩散到半导体层中，并且可限制包括有半导体层的晶体管的电特性中的变化。
在根据实施方式的显示装置中，暴露导电层的第二接触孔与第一接触孔间隔开。因此，可去除用于半导体层的氢扩散路径，并且可以减小包括有半导体层的晶体管的电特性中的变化。
本文中已公开了示例实施方式，并且尽管采用了特定措辞，但是它们仅以一般和描述性意义使用和解释，而不是为了限制的目的。在一些情况下，如本领域普通技术人员随着本申请的提交而将显而易见的是，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。相应地，本领域技术人员将理解，在不背离如所附权利要求书中所记载的本发明的精神和范围的情况下，可进行形式和细节上的各种改变。

Claims (10)

1.显示装置，包括：
衬底；
半导体层，所述半导体层位于所述衬底上；
第一绝缘层，所述第一绝缘层位于所述半导体层上；
第一导电层，所述第一导电层位于所述半导体层上；
第二绝缘层，所述第二绝缘层位于所述第一导电层上；
第一接触孔，所述第一接触孔穿透所述第一绝缘层和所述第二绝缘层；
第二导电层，所述第二导电层位于所述第二绝缘层上，通过所述第一接触孔连接到所述半导体层，并且包括氢阻挡材料；以及
第三绝缘层，所述第三绝缘层位于所述第二导电层上。
2.如权利要求1所述的显示装置，其中，所述第三绝缘层包括氮化硅和二氧化硅，以及
所述第二导电层包括钛、锡、镍、氧化铟锌和氧化铟锡中的至少一种。
3.如权利要求1所述的显示装置，其中，所述第二导电层包括：
金属导电层，所述金属导电层位于所述第二绝缘层上并且通过所述第一接触孔连接到所述半导体层；以及
氢阻挡层，所述氢阻挡层位于所述金属导电层上并且包括所述氢阻挡材料。
4.如权利要求1所述的显示装置，其中，所述第二导电层包括：
第一氢阻挡层，所述第一氢阻挡层位于所述第二绝缘层上；
金属导电层，所述金属导电层位于所述第一氢阻挡层上；以及
第二氢阻挡层，所述第二氢阻挡层位于所述金属导电层上。
5.如权利要求1所述的显示装置，还包括：
第二接触孔，所述第二接触孔穿透所述第三绝缘层以暴露所述第二导电层，所述第二接触孔不与所述第一接触孔重叠；以及
第三导电层，所述第三导电层位于所述第三绝缘层上并且通过所述第二接触孔、所述第二导电层和所述第一接触孔电连接到所述半导体层。
6.如权利要求5所述的显示装置，其中，所述第三导电层包括所述氢阻挡材料，并且所述第一导电层包括晶体管的栅电极，所述第二导电层包括所述晶体管的第一电极，并且所述晶体管的所述第一电极通过所述第一接触孔连接到所述半导体层。
7.如权利要求6所述的显示装置，其中，所述第三导电层包括信号布线，所述信号布线通过所述第二接触孔电连接到所述晶体管的所述第一电极。
8.如权利要求7所述的显示装置，其中，所述半导体层包括在第一方向延伸的第一部分，并且所述信号布线在所述第一方向上延伸并且与所述半导体层的所述第一部分重叠。
9.如权利要求6所述的显示装置，还包括：
第四绝缘层，所述第四绝缘层位于所述第三导电层上；以及
显示元件层，所述显示元件层位于所述第四绝缘层上并且包括发光元件，
其中，所述第三导电层包括通过所述第二接触孔电连接到所述晶体管的所述第一电极的通过电极，以及
所述发光元件通过穿透所述第四绝缘层以暴露所述通过电极的第三接触孔电连接到所述通过电极。
10.如权利要求6所述的显示装置，其中，所述第三导电层还包括：
与电容器的所述第一电极重叠的所述电容器的第二电极和将所述晶体管的所述第一电极连接到所述电容器的所述第二电极的导电图案；以及
通过所述第二接触孔电连接到所述导电图案的信号布线。
CN201910754764.2A 2018-08-17 2019-08-15 显示装置 Pending CN110890398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180095944A KR20200021021A (ko) 2018-08-17 2018-08-17 표시장치
KR10-2018-0095944 2018-08-17

Publications (1)

Publication Number Publication Date
CN110890398A true CN110890398A (zh) 2020-03-17

Family

ID=69523040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910754764.2A Pending CN110890398A (zh) 2018-08-17 2019-08-15 显示装置

Country Status (3)

Country Link
US (1) US10957756B2 (zh)
KR (1) KR20200021021A (zh)
CN (1) CN110890398A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489698A (zh) * 2020-04-24 2020-08-04 京东方科技集团股份有限公司 显示基板和显示装置
WO2021196530A1 (zh) * 2020-03-30 2021-10-07 京东方科技集团股份有限公司 显示基板及显示装置
US12002422B2 (en) 2020-03-30 2024-06-04 Beijing Boe Technology Development Co., Ltd. Display substrate and display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN113539179A (zh) * 2020-04-20 2021-10-22 Oppo广东移动通信有限公司 像素驱动电路、显示屏和终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
US9240491B2 (en) * 2011-07-07 2016-01-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR102135275B1 (ko) * 2013-07-29 2020-07-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102148478B1 (ko) 2013-12-24 2020-08-26 엘지디스플레이 주식회사 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102484903B1 (ko) 2015-05-22 2023-01-06 엘지디스플레이 주식회사 유기발광소자 및 그 제조방법
KR102435391B1 (ko) 2015-09-25 2022-08-23 삼성디스플레이 주식회사 표시 장치
KR102424108B1 (ko) 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021196530A1 (zh) * 2020-03-30 2021-10-07 京东方科技集团股份有限公司 显示基板及显示装置
US12002422B2 (en) 2020-03-30 2024-06-04 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
CN111489698A (zh) * 2020-04-24 2020-08-04 京东方科技集团股份有限公司 显示基板和显示装置
WO2021213062A1 (zh) * 2020-04-24 2021-10-28 京东方科技集团股份有限公司 显示基板和显示装置
US11893935B2 (en) 2020-04-24 2024-02-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Also Published As

Publication number Publication date
KR20200021021A (ko) 2020-02-27
US20200058723A1 (en) 2020-02-20
US10957756B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR102550732B1 (ko) 표시장치
EP3591705B1 (en) Display device
US10803802B2 (en) Display device
KR102404573B1 (ko) 디스플레이 장치
US10957756B2 (en) Display device
US11783783B2 (en) Display device
US11308874B2 (en) Display device
US9698210B2 (en) Display device and method of manufacturing the same
KR102562902B1 (ko) 표시장치
US11195456B2 (en) Display device with a reduced dead space
CN112216727A (zh) 显示装置及制造该显示装置的方法
KR20220097678A (ko) 디스플레이 장치
US20230209900A1 (en) Pixel and display apparatus including the same
KR20190042124A (ko) 표시장치
CN112735331A (zh) 显示装置
US12010882B2 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination