CN110875745A - 一种面向高速硬件电路实现的gii码译码算法 - Google Patents

一种面向高速硬件电路实现的gii码译码算法 Download PDF

Info

Publication number
CN110875745A
CN110875745A CN201811016477.3A CN201811016477A CN110875745A CN 110875745 A CN110875745 A CN 110875745A CN 201811016477 A CN201811016477 A CN 201811016477A CN 110875745 A CN110875745 A CN 110875745A
Authority
CN
China
Prior art keywords
algorithm
decoding
gii
code
syndromes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811016477.3A
Other languages
English (en)
Inventor
王中风
李文杰
林军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201811016477.3A priority Critical patent/CN110875745A/zh
Publication of CN110875745A publication Critical patent/CN110875745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种面向高速硬件电路实现的GII码译码算法。修改了传统译码算法的顶层结构，使得译码结构更加规则，因此更加利于硬件电路实现。相比于传统GII译码算法中的iBM算法，本发明采用的riBM算法有着更短的关键路径，这使得更高速的硬件实现成为可能。riBM算法中多项式系数的高效更新方法首次被提出，他允许之前译码阶段的结果可以在后面译码过程中被复用。本发明只在相应阶段计算需要的高阶嵌套校正子，因此消除了传统算法的冗余操作，免去了对高嵌套阶校正子的存储。本发明为GII码提供了面向高速硬件电路实现的译码算法，使得在例如以太网通信等多种要求译码器有高性能高吞吐率的场景中，GII码可以成为一种有竞争力的编码方案。

Description

一种面向高速硬件电路实现的GII码译码算法
技术领域
本发明涉及通信技术领域，特别涉及一种面向高速硬件电路实现的GII码译码算法。
背景技术
前向纠错码被广泛采用于各种数字通信和存储系统中，其中译码算法及其硬件电路的实现是主要关心的问题。大数据和云计算时代的到来，极大地推动了分布式存储技术的研究，而该技术对前向纠错码的编码灵活性提出了更高的要求。IntegratedInterleaved码正是在这种背景下被提出，随后该码被扩展为Generalized IntegratedInterleaved(GII)码，使得这种码每层冗余位的选择可以更加地灵活，相应的译码算法也随之提出。纠正删除的GII码被证明非常适用于磁盘阵列(RAID)。
400G以太网标准在2017年底通过批准，为满足编码增益等各项指标，RS码被选作400G以太网的纠错码方案。更高的速度也带来了更高的功耗，不仅是以太网的纠错码方案的选取，任何数字通信或者存储系统都致力于更低的功耗。对于下一代更高速的以太网的纠错码方案，功耗将会是焦点问题。级联码是公认的拥有低译码复杂度的纠错码方案，作为级联码的一种，GII码有望成为下一代以太网的纠错码方案。但是已有的GII译码算法并不利于硬件实现，并且其对应硬件有着较长的关键路径。因此，需要修改已有的GII译码算法使之更加硬件高效，并且缩短其最长路径使之对应硬件电路可以有更高的速度。
发明内容
本发明为使GII译码算法更利于高速硬件电路实现，将现有的译码算法进行改进，提出了新的译码结构。译码算法的改进包括：
●顶层结构上进行改进，每次迭代采用固定纠错能力。纠错能力记为t0，t1，…，tL-1，每个译码阶段采用的RS码的纠错能力与未纠正的interleave的数目没有关系，按照迭代的进行，依次采用tL-1，tL-2，…，t0。
●KES模块的算法采用拥有更短关键路径的riBM算法，相较于已有GII码译码算法中的iBM算法，riBM拥有低至一个加法器和一个乘法器的关键路径。
●利用riBM算法中
Figure BSA0000169960460000021
和
Figure BSA0000169960460000022
的系数更新规律，在每个译码阶段开始时对上一阶段无法译码的interleave的
Figure BSA0000169960460000023
和
Figure BSA0000169960460000024
进行更新。riBM算法中寄存器中的数值对应
Figure BSA0000169960460000025
和
Figure BSA0000169960460000026
的系数，例如在2t次迭代后，第一个PE1中
Figure BSA0000169960460000027
的系数为δ2t＝S2t+1λ0+S2tλ1+…+S1λ2t。由于S2t+1是高阶校正子，在2t次迭代之前初始化为0，因此在下一次迭代之前，需要通过高阶校正子，更新
Figure BSA0000169960460000028
和
Figure BSA0000169960460000029
的系数。
●利用riBM算法中存在的恒等关系，对正确译码的interleave的高阶校正子进行计算。对于译码正确的interleave，利用关键方程寄存器中的系数可以求得高阶校正子。例如对于正确译码的interleave，有δ2t＝S2t+1λ0+S2tλ1+…+S1λ2t＝0，而高阶校正子S2t+1被初始化为0，所以寄存器中的值实际为S2tλ1+…+S1λ2t，高阶校正子可以通过S2t+1＝λ0 -1(S2tλ1+…+S1λ2t)求得。
●高阶嵌套校正子的计算只在相应的译码阶段进行，而不是在第一阶段完成后将所有高阶嵌套校正子全部求出并存储。假设某一译码阶段对应的纠错能力是ti，若译码在这一阶段没有完成，则需要求出对应的高阶嵌套校正子
Figure BSA00001699604600000210
附图说明
图1为本发明提出的GII码译码算法总流程图；
图2为本发明提出的算法和传统算法的顶层结构对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清晰，下面将结合附图对本发明的具体实施作更进一步的说明。下面通过参考附图描述的实施是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在第一个译码阶段，对应的低阶校正子S1，S2，…，
Figure BSA00001699604600000211
首先被计算出。用这些校正子初始化KES模块，并进行2tL-1次迭代。所有的interleave均进行上述操作。在迭代完成后，利用Chien search算法统计多项式Λ(x)的根的数目。如果Λ(x)的次数高于纠错能力tL-1或者其次数不等于统计得到的根的数目，则将相应的interleave记为不可解，反之记为可解。可解的interleave对应的KES模块在之后的译码阶段将不再进行迭代，而不可解的interleave对应的KES模块则会继续参与后续的译码阶段。
考虑纠错能力为ti的译码阶段，在这一阶段完成后，得到对应的多项式和高阶校正子，利用这些结果，可以重新初始化KES单元中
Figure BSA0000169960460000031
和
Figure BSA0000169960460000032
的系数，使得下一次译码阶段KES仅需要2(ti-1-ti)次迭代。因为
Figure BSA0000169960460000033
和
Figure BSA0000169960460000034
有着相同的规律，在后面的讨论中我们仅考虑
Figure BSA0000169960460000035
在校正子S1，S2，…，
Figure BSA00001699604600000314
已知的译码阶段，KES经过2ti次迭代后，有多项式
Figure BSA0000169960460000036
而KES模块中的多项式为
Figure BSA0000169960460000037
这2ti个系数满足
Figure BSA0000169960460000038
在进入下一阶段前，更高阶的校正子
Figure BSA00001699604600000312
已经求出。假设已知校正子S1，S2，…，
Figure BSA00001699604600000313
KES经过2ti次迭代后，有多项式
Figure BSA0000169960460000039
而KES模块中的多项式为
Figure BSA00001699604600000310
其中2ti-1个系数满足
Figure BSA00001699604600000311
可见，相比于(3)中的系数，(6)中的系数多出一些项，而这些项是由高阶校正子构成。因此，当一个interleave在纠错能力为ti的译码阶段被判断为不可解时，会进行下一个译码阶段，而在下一个译码阶段开始时，通过高阶校正子
Figure BSA0000169960460000047
来重新初始化
Figure BSA0000169960460000041
然后再对KES模块进行额外的2(ti-1-ti)次迭代。
对于可解码的interleave，在后续的译码阶段中多项式不会再进行更新。但是可解码的interleave的Λ(x)将被用来计算该interleave对应的高阶校正子，进一步求出高阶嵌套校正子。根据牛顿恒等式有
Sjλ0+Sj-1λ1+…+Sj-υλυ＝0，υ＜j。(7)
在纠错能力为ti的译码阶段结束后，可解码的interleave的
Figure BSA0000169960460000049
系数满足(3)。因此我们有下面的等式
Figure BSA0000169960460000042
于是高阶校正子可以表示为
Figure BSA0000169960460000043
将不可解的interleave的集合记为I，嵌套码j的高阶嵌套校正子
Figure BSA0000169960460000044
定义为
Figure BSA0000169960460000045
注意到
Figure BSA0000169960460000046
于是有
Figure BSA0000169960460000051
得到了高阶嵌套校正子，不可解的interleave的高阶校正子由高阶嵌套校正子与转换矩阵的子矩阵的逆矩阵相乘得到。综上，改译码算法的总流程图如图1.
考虑一个t＝(12，13，16，20，28)的GII码，假设5个interleave的错误数目分别是(1，10，13，15，18)，图2给出了传统算法和本发明提出的算法的顶层结构对比图。在第一个译码阶段结束后，有3个interleave不可解，在传统算法中，下一阶段使用的纠错能力是t2＝16，而本发明提出的算法使用t3＝13，后面的译码阶段类似。从总的迭代次数来看，传统算法需要168，而本发明提出的算法只需要146。

Claims (6)

1.面向高速硬件电路实现的GII码译码算法包括以下特征：
译码算法顶层结构更加规则；采用riBM算法作为KES单元的迭代算法；对于可解的interleave，求出对应的高阶校正子；对不可解的interleave的多项式的系数进行重新初始化；在相应的阶段计算需要的高阶嵌套校正子。
2.如权利要求1中所述，译码算法顶层结构更加规则，每次迭代采用固定纠错能力，迭代次数也是固定值。迭代次数与GII码的层数L相等，纠错能力记为t0，t1，…，tL-1，每次迭代采用的RS码的纠错能力与未纠正的interleave的数目没有关系，按照迭代的进行，依次采用tL-1，tL-2，…，t0。
3.如权利要求1中所述，采用riBM算法作为KES单元的迭代算法，相比于传统算法中采用的iBM算法，riBM算法的关键路径低至一个伽罗华域乘法和一个伽罗华域加法。
4.如权利要求1中所述，对于可解的interleave，求出对应的高阶校正子，对于可译码的interleave，其KES中多项式
Figure FSA0000169960450000011
的系数和校正子满足牛顿恒等式，利用这些牛顿恒等式，求得高阶校正子。
5.如权利要求1所述，对不可解的interleave的多项式的系数进行重新初始化，利用riBM算法中
Figure FSA0000169960450000012
和
Figure FSA0000169960450000013
的系数更新规律，在每一个新的译码阶段开始前，对
Figure FSA0000169960450000015
和
Figure FSA0000169960450000014
的系数进行重新初始化。
6.如权利1中所述，在相应的阶段计算需要的高阶嵌套校正子，所有高阶嵌套校正子不需要在一开始全部计算出来，当后续的译码需要用到某些嵌套校正子的时候，才计算他们。
CN201811016477.3A 2018-08-29 2018-08-29 一种面向高速硬件电路实现的gii码译码算法 Pending CN110875745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811016477.3A CN110875745A (zh) 2018-08-29 2018-08-29 一种面向高速硬件电路实现的gii码译码算法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811016477.3A CN110875745A (zh) 2018-08-29 2018-08-29 一种面向高速硬件电路实现的gii码译码算法

Publications (1)

Publication Number Publication Date
CN110875745A true CN110875745A (zh) 2020-03-10

Family

ID=69716456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811016477.3A Pending CN110875745A (zh) 2018-08-29 2018-08-29 一种面向高速硬件电路实现的gii码译码算法

Country Status (1)

Country Link
CN (1) CN110875745A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296999A (zh) * 2021-05-20 2021-08-24 山东云海国创云计算装备产业创新中心有限公司 一种raid6编码方法及编码电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684709A (zh) * 2012-05-10 2012-09-19 天津大学 一种译码方法及其译码装置
CN107565981A (zh) * 2017-09-26 2018-01-09 天津光电通信技术有限公司 一种基于fpga的rs编译码器实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684709A (zh) * 2012-05-10 2012-09-19 天津大学 一种译码方法及其译码装置
CN107565981A (zh) * 2017-09-26 2018-01-09 天津光电通信技术有限公司 一种基于fpga的rs编译码器实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
赵景琰等: "并行化的BCH编解码器设计" *
陈宏铭等: "适合NAND闪存控制器的BCH纠错编译码器VLSI实现" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296999A (zh) * 2021-05-20 2021-08-24 山东云海国创云计算装备产业创新中心有限公司 一种raid6编码方法及编码电路

Similar Documents

Publication Publication Date Title
US8566666B2 (en) Min-sum based non-binary LDPC decoder
US4868828A (en) Architecture for time or transform domain decoding of reed-solomon codes
Chen et al. Error correction for multi-level NAND flash memory using Reed-Solomon codes
US6119262A (en) Method and apparatus for solving key equation polynomials in decoding error correction codes
US10439643B2 (en) Reed-Solomon decoders and decoding methods
US8683293B2 (en) Method and system for fast two bit error correction
JPH07202715A (ja) 時間定義域代数エンコーダ／デコーダ
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
CN110875745A (zh) 一种面向高速硬件电路实现的gii码译码算法
Jung et al. Low-complexity non-iterative soft-decision BCH decoder architecture for WBAN applications
Spinner et al. Design and implementation of a pipelined decoder for generalized concatenated codes format
CN107688506B (zh) 一种流水结构的bch译码系统
CN108471315B (zh) 一种纠删译码方法及装置
Zhang et al. Modified low-complexity Chase soft-decision decoder of Reed–Solomon codes
Zhang et al. A novel optimization algorithm for Chien search of BCH Codes in NAND flash memory devices
US8255777B2 (en) Systems and methods for locating error bits in encoded data
KR101267958B1 (ko) 비씨에이치 디코더, 이를 포함하는 메모리 시스템 및 디코딩 방법
Hu et al. Low complexity parallel Chien search architecture for RS decoder
KR101226439B1 (ko) 리드-솔로몬 디코더, 이를 포함하는 메모리 시스템 및 디코딩 방법
Zhang et al. Low-power high-efficiency architecture for low-complexity chase soft-decision Reed–Solomon decoding
JP2907138B2 (ja) 誤り訂正の演算処理方法及び処理回路
Park Design of the (248,216) Reed-Solomon decoder with erasure correction for Blu-ray disc
Zhang et al. Novel interpolation and polynomial selection for low-complexity chase soft-decision Reed-Solomon decoding
JP2000315955A (ja) 符号化方法、シンドローム演算方法、誤りビット数推定方法、誤りビット位置推定方法、復号方法および復号装置
Chang et al. A low complexity Reed-Solomon architecture using the Euclid's algorithm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200310