CN110875313A - 有源区阵列及其形成方法、半导体器件及其形成方法 - Google Patents
有源区阵列及其形成方法、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110875313A CN110875313A CN201811005032.5A CN201811005032A CN110875313A CN 110875313 A CN110875313 A CN 110875313A CN 201811005032 A CN201811005032 A CN 201811005032A CN 110875313 A CN110875313 A CN 110875313A
- Authority
- CN
- China
- Prior art keywords
- self
- aligned
- active
- pattern
- extension line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 131
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 183
- 230000008569 process Effects 0.000 claims abstract description 67
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 66
- 238000000206 photolithography Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种有源区阵列及其形成方法、半导体器件及其形成方法。利用辅助线自对准形成排布密集度呈双倍增加的第一自对准间隔图案，并基于第一自对准间隔图案自对准形成第二自对准间隔图案，第二自对准间隔图案的排布密集度相对于第一自对准间隔图案而言呈双倍增加，接着即可利用第二自对准间隔图案定义出有源区阵列的图形。可见，基于本发明提供的有源区阵列的形成方法，即使在光刻工艺的精度限制下，仍能够实现有源区尺寸的进一步缩减，并可以有效提高有源区阵列中有源区的密集度。
Description
技术领域
本发明涉及半导体集成电路技术领域，特别涉及一种有源区阵列及其形成方法，以及一种半导体器件及其形成方法。
背景技术
在半导体集成电路器件中，常常需要在衬底中定义出有源区阵列，并在所述有源区阵列的多个有源区中制备相应的器件单元。根据传统的有源区阵列的形成方法，通常是利用光刻工艺直接定义出所述有源区阵列的图形。然而，基于光刻工艺的精度限制，利用光刻工艺直接定出的图形其最小尺寸仅能够达到光刻工艺的极限尺寸而无法进一步缩小。
目前，随着半导体技术的不断发展，半导体器件趋于小型化。因此，需要相应的缩减有源区的尺寸，以提高有源区阵列中的有源区的排布密集程度，并提高有源区在阵列区域中利用率。
发明内容
本发明的目的在于提供一种有源区阵列的形成方法，以解决现有的有源区阵列中有源区尺寸无法进一步缩减的问题。
为解决上述技术问题，本发明提供一种有源区阵列的形成方法，包括：
提供一衬底，所述衬底的上表面包含元件阵列区；
形成多条辅助线在所述衬底上，所述辅助线沿着第一方向延伸并贯穿所述元件阵列区，以及所述辅助线沿着第二方向依次排布，每一所述辅助线具有两平行向且高起于所述衬底的第一长度向侧壁；
形成多条第一自对准间隔图案在所述辅助线的所述第一长度向侧壁的侧边，所述第一自对准间隔图案顺应所述辅助线的所述第一长度向侧壁沿着所述第一方向延伸；形成多条第一自对准间隔图案的步骤包括：辅助利用一光罩的图形，确定所述第一自对准间隔图案的长度，以使至少一个所述第一自对准间隔图案完整形成在所述元件阵列区内；及，去除所述辅助线，每一所述第一自对准间隔图案具有两平行向且高起于所述衬底的第二长度向侧壁；
形成多条第二自对准间隔图案在所述第一自对准间隔图案的第二长度向侧壁的侧边，所述第二自对准间隔图案顺应所述第一自对准间隔图案的所述第二长度向侧壁沿着所述第一方向延伸；形成多条第二自对准间隔图案的步驟包括：辅助利用所述光罩的图形，确定所述第二自对准间隔图案的长度，至少一组两两成对的所述第二自对准间隔图案完整形成在所述元件阵列区内且相互分离；及，去除所述第一自对准间隔图案，每一组所述第二自对准间隔图案的间隙由所述第一自对准间隔图案的横向成膜厚度定义；以及，
将所述第二自对准间隔图案的图形复制至所述衬底中，以定义出多个有源区在所述衬底中，并构成所述元件阵列区内的有源区阵列。
可选的，所述第一自对准间隔图案的第一宽度尺寸和所述第二自对准间隔图案的第二宽度尺寸均小于所述辅助线的辅助线宽度尺寸，在所述第二方向上相邻的所述第一自对准间隔图案之间的第一间隔尺寸小于等于所述辅助线宽度尺寸。
可选的，所述第一自对准间隔图案的第一宽度尺寸介于20nm～50nm；所述第二自对准间隔图案的第二宽度尺寸介于25nm～60nm；形成在第二方向上相邻的所述第一自对准间隔图案上并且相互面对的所述第二自对准间隔图案之间的第二间隔尺寸介于10nm～40nm。
可选的，所述第一自对准间隔图案的形成方法包括：
形成自对准连续图案在所述辅助线的第一长度向侧壁上，所述自对准连续图案在所述辅助线的侧壁上沿着所述第一方向连续延伸；以及，
利用所述光罩对所述自对准连续图案执行光刻工艺，所述光罩具有多个截断窗口，用以截断所述自对准连续图案，以形成多个所述第一自对准间隔图案，多条所述第一自对准间隔图案沿着所述第一方向间隔排布。
可选的，所述第二自对准间隔图案的形成方法包括：
形成自对准环绕图案在所述第一自对准间隔图案的侧壁上，所述自对准环绕图案围绕所述第一自对准间隔图案，以使所述自对准环绕图案中位于所述第一自对准间隔图案的两个第二长度向侧壁上的部分在所述第一自对准间隔图案的端部相互连接；以及，
利用所述光罩对所述自对准环绕图案执行光刻工艺，并利用所述光罩的所述截断窗口，去除所述自对准环绕图案中位于所述第一自对准间隔图案端部的部分，以使所述自对准环绕图案中位于所述第一自对准间隔图案的两个第二长度向侧壁上的两个部分相互分断，以形成所述第二自对准间隔图案，其中对应同一条所述第一自对准间隔图案的两条所述第二自对准间隔图案成对设置。
可选的，沿着所述第一方向排布在同一直线上且相邻所述第一自对准间隔图案之间的分段间隔尺寸大于2倍的所述自对准环绕图案的第二宽度尺寸，以使所述自对准环绕图案具有围绕所述第一自对准间隔图案的环状结构，每一所述第一自对准间隔图案对应一个所述环状结构，并且相邻的环状结构相互分隔。
可选的，沿着所述第一方向排布在同一直线上的相邻所述第一自对准间隔图案之间的分段间隔尺寸小于等于2倍的所述自对准环绕图案的宽度尺寸，以使所述自对准环绕图案中围绕相邻的第一自对准间隔图案的部分在所述相邻的第一自对准间隔图案之间相互连接。
可选的，将所述第二自对准间隔图案的图形复制至所述衬底中，以形成多个隔离沟槽在所述衬底中，多个所述隔离沟槽围绕出多个所述有源区；
其中，所述有源区阵列的形成方法还包括：填充介质材料层在所述隔离沟槽中。
可选的，所述介质材料层的介电常数小于3。
可选的，所述辅助线的辅助线宽度尺寸大于等于光刻工艺的最小特征尺寸。
可选的，所述有源区的宽度尺寸介于25nm～60nm，沿着所述第二方向相邻的所述有源区之间的间隔尺寸介于10nm～40nm。
基于如上所述的形成方法，本发明的另一目的在于，提供一种有源区阵列，包括多个有源区，所述有源区沿着第一方向延伸，并且沿着所述第一方向对齐排布多个所述有源区构成一有源延伸线，所述有源区阵列中的多个所述有源延伸线沿着第二方向依次排布，并且两两相邻的两条所述有源延伸线成对设置以构成一有源延伸线对组，所述有源延伸线对组中，位于其中一条有源延伸线中的多个有源区与位于另一条有源延伸线中的多个有源区一一相对设置。
可选的，两两相邻的两组所述有源延伸线对组，构成一延伸线重复单元，每一所述延伸线重复单元包括沿着所述第二方向依次排布的第一有源延伸线、第二有源延伸线、第三有源延伸线和第四有源延伸线；
其中，在同一延伸线重复单元中，所述第二有源延伸线和所述第三有源区延伸线相互背离的两个边界之间的间隔尺寸小于等于光刻工艺的最小特征尺寸；以及，在相邻的所述延伸线重复单元中，其中一个延伸线重复单元中的第二有源延伸线和另一个延伸线重复单元的第三有源延伸线相互靠近的两个边界之间的间隔尺寸大于等于光刻工艺的最小特征尺寸。
可选的，在同一延伸线重复单元中，所述第一有源延伸线和所述第二有源延伸线之间的间隔尺寸，以及所述第三有源延伸线和所述第四有源延伸线之间的间隔尺寸均介于20nm～50nm。
可选的，在同一延伸线重复单元中，所述第二有源延伸线和所述第三有源延伸线之间的间隔尺寸介于10nm～40nm。
可选的，在相邻的所述延伸线重复单元中，其中一个延伸线重复单元中的所述第四有源延伸线和另一个延伸线重复单元中的所述第三有源延伸线之间的间隔尺寸介于10nm～40nm。
可选的，所述有源区的宽度尺寸介于25nm～60nm，沿着所述第二方向相邻的所述有源区之间的间隔尺寸介于10nm～40nm。
本发明的又一目的在于，提供一种半导体器件的形成方法，其具体包括如上所述的有源区阵列的形成方法。
可选的，所述半导体器件包括集成电路存储器，所述有源区阵列中的多个所述有源区用于形成所述集成电路存储器的多个存储单元。
可选的，所述半导体器件的形成方法还包括：
形成多条字线在所述衬底中，所述字线在字线延伸方向上与多个相应的有源区相交；以及，
形成多条位线在所述衬底中，所述位线在位线延伸方向上与多个相应的有源区相交。
可选的，所述字线的形成方法包括：
形成字线掩膜层在所述衬底上，所述字线掩膜层包括多条掩膜定义线，相邻的所述掩膜定义线之间界定出一掩膜开口，其中多条所述掩膜定义线利用间距倍增工艺形成；
以所述掩膜层为掩膜刻蚀所述衬底，以形成多个对应所述掩膜开口的字线沟槽在所述衬底中；以及，
填充字线材料在所述字线沟槽中，以形成所述字线。
在本发明提供的有源区阵列的形成方法中，通过形成辅助线，从而可利用间距倍增工艺自对准形成第一自对准间隔图案(此时，第一自对准间隔图案的排布密集度相对于辅助线的排布密集度呈双倍增加)，并还可基于第一自对准间隔图案继续执行间距倍增工艺以形成第二自对准间隔图案，进而使所形成的第二自对准间隔图案相对于第一自对准间隔图案的排布密集度而言进一步呈双倍递增。如此一来，即可以基于现有的光刻工艺的精度限制，实现所形成的有源区尺寸远小于光刻工艺的最小特征尺寸，并且可使所形成的有源区阵列中有源区的排布密集度呈多倍增加。
附图说明
图1a示出了现有的一种集成电路存储器的其中一种结构的示意图；
图1b示出了现有的一种集成电路存储器的另一种结构的示意图；
图2为本发明实施例一中的有源区阵列的形成方法的流程示意图；
图3a～图10a为本发明实施例一中的有源区阵列在其制备过程中的俯视图；
图3b～图10b分别为图3a～图10a所示的本发明实施例一中的有源区阵列在其制备过程中沿着aa’方向的剖面示意图；
图11a为本发明实施例一中利用有源区阵列的形成方法所形成的有源区阵列其有源区重复单元的尺寸示意图；
图11b为本发明实施例一中利用有源区阵列的形成方法所形成的有源区阵列其器件单元的有源区的尺寸示意图；
图12a～图12c为本发明实施例二中的有源区阵列的形成方法在其制备过程中的俯视图；
图13为本发明实施例四中的有源区阵列的排布示意图；
图14为本发明实施例五中的半导体器件的形成方法所形成的半导体器件的结构示意图。
其中，附图标记如下：
10-有源区；
20-字线； 30-位线；
100-衬底； 110-掩膜层；
100A-元件阵列区； 100B-周边区；
101-有源区； 102-隔离沟槽；
120-辅助线； 120a-第一长度向侧壁；
131/131’-第一自对准间隔图案；
130-自对准连续图案； 131a-第二长度向侧壁；
140a-光罩； 141-截断窗口；
140b/140c-刻蚀剂；
151/151’-第二自对准间隔图案；
150/150’-自对准环绕图案；
200-字线； 300-位线。
AC-有源区重复单元；
W1-第一宽度尺寸； W2-第二宽度尺寸；
Z11/Z12-第一间隔尺寸； Z2/Z2’-分段间隔尺寸；
Z3-第二间隔尺寸；
AA-有源区；
AL-有源延伸线；
AL1-第一有源延伸线； AL2-第二有源延伸线；
AL3-第三有源延伸线； AL4-第四有源延伸线；
LC-延伸线重复单元；
G1-同一延伸线重复单元中第二有源延伸线和第三有源延伸线之间的间隔尺寸；
G2-相邻的延伸线重复单元中，其中一个延伸线重复单元中的第二有源延伸线和另一个延伸线重复单元的第三有源延伸线之间的间隔尺寸。
具体实施方式
如背景技术所述，随着半导体集成电路的不断发展，为提高器件的排布密集程度并实现器件的小型化，如何缩减有源区的尺寸，并提高有源区阵列中的排布密集程度并增加利用率至关重要。
例如，图1a示出了现有的一种集成电路存储器的其中一种结构的示意图，图1b示出了现有的一种集成电路存储器的另一种结构的示意图。结合图1a和图1b所示，所述集成电路存储器通常包括：
具有多个有源区10的有源区阵列，所述有源区10用于构成存储单元，例如一个有源区10用于构成两个存储单元；
多条字线20，所述字线20在字线延伸方向上与相应的有源区10相交，以连接至所述存储单元；以及，
多条位线30，所述位线30在位线延伸方向上与相应的有源区10相交，并连接至所述存储单元。
其中，所述有源区10、所述字线20和所述位线30均是基于光刻工艺而直接定义出的，因此所述有源区10、字线20和位线30的宽度尺寸最小仅能够达到光刻工艺的最小线宽特征尺寸，从而进一步限制了存储器中每一个存储单元的尺寸，使所述存储单元的尺寸无法进一步缩减。
重点参考图1a所示，在图1a所示的集成电路存储器中，一个存储单元在垂直于字线20方向上所占据的宽度尺寸为3F；以及，一个存储单元在垂直于位线30方向上所占据的宽度尺寸为2F，因此，一个存储单元的所占据的面积S即为6F2(3F*2F)，其中F为最小特征尺寸。即，基于现有的微影设备的解析度，所界定出图形尺寸受到限制，例如有源区10的宽度尺寸仅能够达到光刻工艺的极限线宽，从而使所制备出的存储单元的单位尺寸最小仅能够达到6F2，而无法继续缩减。
需要说明的是，此处所述的“最小特征尺寸F”为：基于当前的微影设备的解析度，能够获得的最小极限线宽尺寸和最小极限线距尺寸。其中，最小极限线宽尺寸和最小极限线距尺寸相等。
重点参考图1b所述，在图1b所示的集成电路存储器中，一个存储单元在垂直于字线20方向上所占据的宽度尺寸为2F；以及，一个存储单元在垂直于位线30方向上所占据的宽度尺寸为3F，因此，一个存储单元的所占据的面积S即为6F2(2F*3F)，其中F为最小特征尺寸。
由此可见，基于现有的制备工艺，无法获取尺寸进一步缩减的有源区10，从而使单个存储单元的单元配置尺寸(例如，面积S)最小仅能够达到最小特征尺寸的平方的6倍(6F2)，而无法进一步缩减，极大的限制了存储单元的尺寸，进而导致集成电路存储器的尺寸缩减存在较大的困难。
为此，本发明提供了一种有源区阵列的形成方法，所述形成方法能够利用由光刻工艺直接形成的辅助线，进一步借助间距倍增工艺，形成排布密集度成倍增加的第一自对准间隔图案；并基于第一自对准间隔图案再次通过间距倍增工艺，以形成排布密集度成倍增加的第二自对准间隔图案。如此，即可能够实现最终所形成的有源区的尺寸缩减，并使有源区的排布密集程度呈多倍增加。
以下结合附图和具体实施例对本发明提出的有源区阵列及其形成方法、半导体器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明实施例一中的有源区阵列的形成方法的流程示意图，图3a～图10a为本发明实施例一中的有源区阵列在其制备过程中的俯视图，图3b～图10b分别为图3a～图10a所示的本发明实施例一中的有源区阵列在其制备过程中沿着aa’方向的剖面示意图。以下结合附图对本实施例中的形成方法在其各个步骤进行详细说明。
步骤S100中，具体参考图3a和图3b所示，提供一衬底100，所述衬底100的上表面包含元件阵列区100A，所述衬底100的所述元件阵列区100A用于在后续工艺中形成所述有源区阵列。以及，在所述衬底100的上表面还包含周边区100B，所述周边区100B位于所述元件阵列区100A的外周围上。
优选的方案中，在所述衬底100上还形成有一掩膜层110，所述掩膜层110用于在后续工艺中转移所述有源区阵列的图形至所述衬底100中，并能够在定义出所述有源区阵列的图形之前，对所述衬底100进行保护。
其中，所述掩膜层110可以采用与所述衬底100之间具备较大刻蚀选择比的材质，例如在后续工艺中，在以掩膜层110为掩膜刻蚀所述衬底100以将有源区阵列图形转移至衬底100中时，则对衬底100和对掩膜层110的刻蚀选择比大于等于4:1，从而能够确保图形转移具备较高的精度。具体的，本实施例中，衬底100的材质包括硅，则所述掩膜层110的材质例如可以包括氧化硅、氮化硅和碳等其中一种或其组合。
步骤S200中，继续参考图3a和3b所示，形成多条辅助线120在所述衬底100上，所述辅助线120沿着第一方向(D1方向)延伸并贯穿所述元件阵列区100A，以及多条所述辅助线120沿着第二方向(D2方向)依次排布，并且每一所述辅助线120具有两平行向且高起于所述衬底100的第一长度向侧壁120a。本实施例中，所述辅助线120形成在所述掩膜层110上。
其中，所述辅助线120的图形可以直接利用光刻工艺定义出，因此所述辅助线120的线宽尺寸和相邻辅助线120之间的线距尺寸最小可以达到光刻工艺的最小特征尺寸F。例如，所述辅助线120的线宽尺寸大于等于40nm，以及基于所述光刻工艺的精度限制，相邻的所述辅助线120之间的线距尺寸相应的大于等于40nm。当然，在其他实施例中还可以使相邻的辅助线之间的线距尺寸大于所述辅助线120的线宽尺寸，从而在后续工艺中，能够使依附于辅助线所形成的多个第一自对准间隔图案中，在第二方向(D2方向)相邻的第一自对准间隔图案之间的间隔尺寸更为均匀。
步骤S300中，具体参考图4a～6a和图4b～6b所示，形成多条第一自对准间隔图案131在所述辅助线120的所述第一长度向侧壁120a的侧边上，所述第一自对准间隔图案131顺应所述辅助线120的第一长度向侧壁120a沿着第一方向(D1方向)延伸，并且每一所述第一自对准间隔图案131具有两平行向且高起于所述衬底100的第二长度向侧壁131a。
即，通过形成所述辅助线120，从而可利用所述辅助线120的第一长度向侧壁自对准的形成所述第一自对准间隔图案131，并在形成所述第一自对准间隔图案131之后即可去除所述辅助线120。此时，所形成的第一自对准间隔图案131相应的能够沿着所述第一方向(D1方向)延伸。此外，应当认识到，通常一条辅助线120的两条沿着第一方向延伸的第一长度向侧壁120a上均会形成有多条第一自对准间隔图案131，多条所述第一自对准间隔图案131沿着所述第一方向间隔排布，并且顺应所述辅助线120的侧壁对齐排布。
具体的，所述第一自对准间隔图案131的形成方法例如包括如下步骤。
第一步骤，具体参考图4a和图4b所示，形成自对准连续图案130在所述辅助线120的第一长度向侧壁120a上，所述自对准连续图案130在所述辅助线120的第一长度向侧壁120a上沿着所述第一方向(D1方向)连续延伸。
其中，所述自对准连续图案130可以自对准形成在所述辅助线120的侧壁上，其具体形成步骤包括：首先，执行薄膜沉积工艺，以形成侧墙材料层在所述衬底100上，所述侧墙材料层保形的覆盖所述辅助线120的顶壁和侧壁，并进一步延伸覆盖由相邻辅助线120所界定出的凹槽的底壁；接着，执行回刻蚀工艺，以去除所述侧墙材料层中位于所述辅助线120顶壁的部分和位于所述凹槽底壁的部分，并使所述侧墙材料层中位于所述辅助线120侧壁上的部分被保留，以构成所述自对准连续图案130。
本实施例中，在形成所述自对准连续图案130之后，即可去除所述辅助线120。当然应当认识到，在其他实施例中，也可以是在后续工艺中去除所述辅助线120。其中，所述自对准连续图案130的材质(即，第一自对准间隔图案的材质)可采用相比于所述辅助线120具备较大刻蚀选择比的材质，以避免在去除辅助线120时，对自对准连续图案130造成损伤而产生形貌异常。例如，所述自对准连续图案130的材质可以包括氧化硅和/或氮化硅等。
第二步骤，具体参考图5a～6a和图5b～6b所示，辅助利用一光罩140a的图形，确定所述第一自对准间隔图案的长度，以使至少一个所述第一自对准间隔图案131完整形成在所述元件阵列区100A内。
具体的，利用所述光罩140a对所述自对准连续图案130执行光刻工艺，所述光罩140a具有多个截断窗口141，用以截断所述自对准连续图案130，从而可基于刻蚀工艺截断所述自对准连续图案130，以形成多个相互分断的第一自对准间隔图案131，多条所述第一自对准间隔图案131沿着所述第一方向间隔排布。
继续参考图5a和图5b所示，在对自对准连续图案130执行刻蚀工艺时，刻蚀剂140b可相应的从对应所述截断窗口141的区域进入，以刻蚀暴露出的所述自对准连续图案130。
结合参考图4a和图6a所示，所述自对准连续图案130的横向成膜厚度即对应所述第一自对准间隔图案131第一宽度尺寸W1(具体为平行于衬底表面的宽度尺寸)，所述第一自对准间隔图案131第一宽度尺寸W1小于所述辅助线120的辅助线宽度尺寸，并且也小于相邻辅助线120之间的线距尺寸。进一步的，所述第一自对准间隔图案131的第一宽度尺寸W1介于20nm～50nm，相应的自对准连续图案130的横向成膜厚度也可介于20nm～50nm之间。显然，所述光罩140a的截断窗口141在第二方向上的开口尺寸大于所述自对准连续图案130的横向成膜厚度，如此，即可确保自对准连续图案130能够被截断。
此外，在第二方向上相邻的所述第一自对准间隔图案131之间的第一间隔尺寸小于等于所述辅助线的辅助线宽度尺寸，例如对应在同一辅助线120两侧的两个第一自对准间隔图案131之间的第一间隔尺寸Z11等于所述辅助线的辅助线宽度尺寸，以及对应在相邻辅助线上且相互面对的第一自对准间隔图案之间的第一间隔尺寸Z12小于所述辅助线的辅助线宽度尺寸。
进一步的，沿着所述第一方向排布在同一直线上且相邻的第一自对准间隔图案131之间的分段间隔尺寸Z2可以根据实际需求调整，只要使分段后所形成的第一自对准间隔图案131的长度尺寸满足需求即可。本实施例中，沿着所述第一方向排布在同一直线上且相邻的第一自对准间隔图案131之间具备较大的分段间隔尺寸。
步骤S400中，具体参考图7a～图9a和图7b～图9b所示，形成多条第二自对准间隔图案151在所述第一自对准间隔图案131的第二长度向侧壁131a的侧边上，所述第二自对准间隔图案151顺应所述第一自对准间隔图案131的所述第二长度向侧壁131a沿着所述第一方向延伸。其中，多条所述第二自对准间隔图案151两两成对设置且相互分离，并且每一组所述第二自对准间隔图案151的间隙由所述第一自对准间隔图案131的横向成膜厚度定义。
即，利用第一自对准间隔图案131的第二长度向侧壁131a能够自对准形成第二自对准间隔图案151，并且一个第一自对准间隔图案131能够对应形成两个第二自对准间隔图案151。因此，相比于第一自对准间隔图案131而言，第二自对准间隔图案151能够进一步实现双倍图形的增加。可见，相比于仅利用光刻工艺定义出的辅助线120而言，本实施例中最终获取的第二自对准间隔图案151实现了4倍图形的增加；并且相对于辅助线120的辅助线宽度尺寸而言，所述第二自对准间隔图案151的第二宽度尺寸W2远小于所述辅助线120的辅助线宽度尺寸。如此，即实现了有源区尺寸的大幅缩减，并相比于传统的有源区阵列而言，本实施例所形成的有源区阵列其有源区的数量可以达到至少4倍的增加，有利于提高有源区的排布密集程度，并在阵列区域中还可以大大提高有源区的利用率。
具体的，所述第二自对准间隔图案150的形成方法例如包括如下步骤。
步骤一，具体参考图7a和图7b所示，形成自对准环绕图案150在所述第一自对准间隔图案130的侧壁上，所述自对准环绕图案150围绕所述第一自对准间隔图案131，以使所述自对准环绕图案150中位于所述第一自对准间隔图案131的两个第二长度向侧壁131a上的部分在所述第一自对准间隔图案131的端部上相互连接；以及，
本实施例中，沿着所述第一方向排布在同一直线上且相邻第一自对准间隔图案131之间的分段间隔尺寸Z2较大，并大于2倍的所述自对准环绕图案150的横向成膜厚度(即，第二自对准间隔图案151的第二宽度尺寸W2)，从而使所述自对准环绕图案150具有围绕所述第一自对准间隔图案131的环状结构，每一所述第一自对准间隔图案131即对应一个所述环状结构，并且相邻的环状结构相互分隔。
具体的，所述自对准环绕图案150的横向成膜厚度(即，第二自对准间隔图案151的第二宽度尺寸W2)也小于辅助线的辅助线宽度尺寸，例如介于25nm～60nm之间。
此外，沿着第二方向(D2方向)相邻的两个环状结构之间具有第二间隔尺寸Z3，在后续所形成的多个第二自对准间隔图案151中，形成在第二方向上相邻的所述第一自对准间隔图案上并且相互面对的所述第二自对准间隔图案之间相应的具备所述第二间隔尺寸。所述第二间隔尺寸Z3例如介于10nm～40nm。
其中，所述自对准环绕图案150也可以采用自对准工艺形成，其形成方法可参考自对准连续图案130的形成方法，此处不再赘述。
步骤二，具体参考图8a～图9a和图8b～图9b所示，辅助利用所述光罩140a的图形，确定所述第二自对准间隔图案151的长度，至少一组两两成对的所述第二自对准间隔图案151完整形成在所述元件阵列区100A内且相互分离，并去除所述第一自对准间隔图案131。
具体的，利用所述光罩140a对所述自对准环绕图案150执行光刻工艺，并利用所述光罩140a的所述截断窗口141，去除所述自对准环绕图案150中位于所述第一自对准间隔图案131端部的部分，以使所述自对准环绕图案中150位于所述第一自对准间隔图案131的两个第二长度向侧壁131a上的两个部分相互分断，以形成所述第二自对准间隔图案151，其中对应同一条所述第一自对准间隔图案131的两条所述第二自对准间隔图案151成对设置。
需要说明的是，本实施例中，在形成第二自对准间隔图案151时所采用的光罩140a，可以和形成第一自对准间隔图案131时所采用的光罩140a相同。具体而言，在形成第一自对准间隔图案131时，采用所述光罩140a截断自对准连续图案130，以形成多个分段的第一自对准间隔图案131，所述光罩140a的截断窗口141其边界即对应所述第一自对准间隔图案131的端部的外边界。因此，在利用光罩140a截断自对准环绕图案150时，相应的可使所述自对准环绕图案150中位于所述第一自对准间隔图案的端部的连接部对应所述截断窗口141中。基于此，即能够再次利用所述光罩140a，使刻蚀剂140c在对应所述截断窗口141的区域去除自对准环绕图案150中位于第一自对准间隔图案端部上的连接部，以使所述自对准环绕图案150中的每一所述环状结构分断成两个第二自对准间隔图案151。
继续参考图9a和图9b所示，在形成所述第二自对准间隔图案151之后，即可去除所述第一自对准间隔图案131。其中，可以在形成所述自对准环绕图案150之后，并在刻蚀所述自对准环绕图案150之前，去除所述第一自对准间隔图案131；当然，也可以在刻蚀所述自对准环绕图案150以形成多个分断的第二自对准间隔图案151之后，再去除所述第一自对准间隔图案131。
其中，所述自对准环绕图案150的材质(即，第二自对准间隔图案151的材质)可以采用相比于第一自对准间隔图案131具备较大刻蚀选择比的材质。例如，所述第一自对准间隔图案131的材质包括氮化硅，则所述第二自对准间隔图案151的材质包括氧化硅；或者，所述第一自对准间隔图案131的材质包括氧化硅，则所述第二自对准间隔图案151的材质包括氮化硅。
至此，即能够在衬底100上定义出有源区阵列的图形，其中多个第二自对准间隔图案151的图形即对应多个有源区的图形。在后续的工艺中，可将所述第二自对准间隔图案151的图形复制至所述衬底100中。
本实施例中，在所述衬底100上还形成有一掩膜层110，在利用辅助线自对准形成第一自对准间隔图案131，并利用所述第一自对准间隔图案131自对准形成第二自对准间隔图案151，以定义出有源区阵列的图形的这一过程中，均是在所述掩膜层110上形成的，因此在上述的制备过程中，基于掩膜层110的隔离作用下，有效避免了衬底100在上述制备过程中受到损伤。
步骤S500，具体参考图10a和图10b所示，将所述第二自对准间隔图案151的图形复制至所述衬底100中，以在所述衬底100的元件阵列区100A中定义出多个对应所述第二自对准间隔图案151的有源区101，并构成有源区阵列。
此时，所述有源区101的宽度尺寸等于或接近于所述第二自对准间隔图案151的第二宽度尺寸W2，例如，所述有源区101的宽度尺寸介于25nm～60nm。以及，沿着所述第二方向相邻的所述有源区之间的间隔尺寸与沿着所述第二方向相邻的所述第二自对准间隔图案151的间隔尺寸相同或相近，例如，沿着所述第二方向相邻的所述有源区之间的间隔尺寸介于10nm～40nm。
需要说明的是，在将所述第二自对准间隔图案151的图形复制至所述衬底100中时，还可以利用一掩蔽光罩遮盖所述元件阵列区100A之外的周边区100B，并暴露出所述元件阵列区100A，此时即能够将第二自对准间隔图案151仅复制到元件阵列区100A中。
本实施例中，在衬底100上还形成掩膜层110，因此第二自对准间隔图案150的图形可以先复制至所述掩膜层110中，接着再以所述掩膜层110为掩膜刻蚀所述衬底100，以进一步复制至所述衬底100中。
继续参考图10a和图10b所示，在将所述第二自对准间隔图案的图形复制至所述衬底100中时，即可形成多个隔离沟槽102在所述衬底100中，多个所述隔离沟槽102围绕出多个所述有源区101。以及，在形成所述隔离沟槽102之后还包括填充介质材料层103在所述隔离沟槽102中，以构成隔离结构。优选的方案中，所述介质材料层103的介电常数(K值)例如小于3，从而有利于改善器件的漏电流，并能够有效缓解电耦合(couplingeffect)的现象。其中，所述介质材料层103的材质例如可以包括氧化硅。
如上所述，本实施例中的第二自对准间隔图案相对于辅助线而言，实现了4倍图形的增加，因此所形成的有源区阵列中其有源区的数量也相应的呈4倍增长，并且相比于传统工艺所形成的有源区，本实施例中的有源区的尺寸可以实现大幅缩减。
图11a为本发明实施例一中利用有源区阵列的形成方法所形成的有源区阵列其有源区重复单元的尺寸示意图。其中，图11a中将辅助线120和第一自对准间隔图案131的图形叠加至所述有源区阵列图形中，以用于辅助说明有源区阵列图形中的有源区的尺寸。
具体参考图11a所示，有源区阵列中的多个有源区101构成多个有源区重复单元AC，其中所述有源区重复单元AC在Y方向上的总宽度尺寸a包括3倍的辅助线120的辅助线宽度尺寸和3倍的相邻辅助线120之间的辅助线间隔尺寸。如上所述，所述辅助线120采用光刻工艺直接定义出，因此假设所述辅助线120的辅助线宽度尺寸可以达到光刻工艺的最小特征尺寸F，以及相邻的辅助线120之间的辅助线间隔尺寸也达到光刻工艺的最小特征尺寸F。那么，可以推导出所述有源区重复单元AC在Y方向上的总宽度尺寸a＝6F。
以及，假设相比于传统工艺所形成的有源区(例如，参考图1a和图1b所示)，本实施例中所形成的有源区101仅实现了宽度尺寸的缩减，而其长度尺寸未发生改变，那么此时所述有源区重复单元AC在X方向上的总宽度尺寸b可以达到2F。即，所述有源区重复单元AC的单元配置尺寸SACF＝6F×2F。
继续参考图11a所示，每一有源区重复单元AC能够用于构成8个器件单元，基于此可知，每一所述器件单元的平均配置尺寸SAF＝SACF/8＝1.5F2。然而，在图1a和图1b所示的传统的有源区阵列中，每一器件单元的平均配置尺寸最小仅可以达到6F2，可见本实施例中的器件单元的平均配置尺寸远小于传统工艺所形成的有源区的平均配置尺寸。
图11b为本发明实施例一中利用有源区阵列的形成方法所形成的有源区阵列其器件单元的有源区的尺寸示意图。如图11b所示，本实施例中，所述有源区重复单元AC在Y方向上的总宽度尺寸a具体包括：有源区的宽度尺寸(即，W2)的12倍(12×W2)、对应同一第一自对准间隔图案两侧的两个有源区之间的间隔尺寸(即，W1)Z1的6倍(6×W1)、以及对应相邻第一自对准间隔图案且相互面对的两个有源区之间的间隔尺寸(即，Z3)的6倍(6×Z3)。即，所述有源区重复单元AC在Y方向上的总宽度尺寸a＝(12×W2)+(6×W1)+6×Z3)，进而所述有源区重复单元AC的实际总面积尺寸SACT＝a×b＝(12×W2+6×W1+6×Z3)×b。
其中，每一器件单元所对应的有源区的实际面积尺寸SAT＝W2×b，因此所述有源区重复单元AC中的8个器件单元的有源区的实际总面积尺寸SA8＝8×(W2×b)。基于此可知，在每一有源区重复单元AC中，用于形成器件单元的有源区利用率R＝SA8/SACT＝(8×W2×b)/((12×W2+6×W1+6×Z3)×b)。本实施例中，对应同一第一自对准间隔图案的两个有源区之间的间隔尺寸W1介于20nm～50nm，有源区的宽度尺寸W2介于25nm～60nm，以及对应不同第一自对准间隔图案且相互面对的两个有源区之间的间隔尺寸Z3介于10nm～40nm，由此可知，本实施例中有源区利用率可以达到55％。
实施例二
与实施例一相比，本实施例中在形成第一自对准间隔图案时，沿着第一方向排布在同一直线上且相邻的第一自对准间隔图案之间的分段间隔尺寸Z2’更小。
图12a～图12c为本发明实施例二中的有源区阵列的形成方法在其制备过程中的俯视图。
具体参考图12a和12b所示，本实施例中，沿着所述第一方向排布在同一直线上的相邻的第一自对准间隔图案131’之间的分段间隔尺寸Z2’小于等于2倍的自对准环绕图案150’的第二宽度尺寸W2，因此所述自对准环绕图案150’围绕所述第一自对准间隔图案131’时，所述自对准环绕图案150’围绕在相邻的第一自对准间隔图案131’的部分在所述相邻的第一自对准间隔图案131’之间相互连接。
接着参考图12c所示，基于此，即可相应的使所形成的相邻的第二自对准间隔图案151’之间的间隔尺寸减小，从而可增加每一所述第二自对准间隔图案151’的长度尺寸(此处所述的长度尺寸即为，第二自对准间隔图案151’在其延伸方向上的长度尺寸)，进而可使最终所形成的有源区的长度尺寸增加，即有源区在其延伸方向上的长度尺寸增加。如此一来，即能够进一步增加阵列区域中有源区的总面积尺寸，有利于提高有源区的利用率。
实施例三
本实施例中，通过对有源区阵列的结构进行描述，以进一步体现所述有源区阵列其结构本身所具有的有益效果。
图13为本发明实施例三中的有源区阵列的排布示意图，如图13所示，
具体参考图13所示，所述有源区阵列包括由多个有源区AA，所述有源区AA沿着第一方向(D1方向)延伸，并且沿着所述第一方向(D1方向)对齐排布多个所述有源区AA构成一有源延伸线AL，所述有源区阵列中的多个所述有源延伸线AL沿着第二方向(D2方向)依次排布，并且两两相邻的两条所述有源延伸线AL成对设置以构成一有源延伸线对组，所述有源延伸线对组中，位于其中一条有源延伸线AL中的多个有源区AA与位于另一条有源延伸线AL中的多个有源区AA一一相对设置。
进一步的，两两相邻的两组所述有源延伸线对组，构成一延伸线重复单元LC，每一所述延伸线重复单元LC包括沿着所述第二方向(D2方向)依次排布的第一有源延伸线AL1、第二有源延伸线AL2、第三有源延伸线AL3和第四有源延伸线AL4。其中，所述第二有源延伸线AL2和所述第三有源延伸线AL3相互背离的两个边界之间的间隔尺寸G1大于等于光刻工艺的最小特征尺寸F；以及，相邻的所述延伸线重复单元LC中，其中一个延伸线重复单元LC中的第二有源延伸线AL2和另一个延伸线重复单元LC中的第三有源延伸线AL3相互靠近的两个边界之间的间隔尺寸G2大于等于光刻工艺的最小特征尺寸F。
即，相邻的所述延伸线重复单元LC中，其中一个延伸线重复单元LC中的第二有源延伸线AL2和另一个延伸线重复单元LC中的第三有源延伸线AL3相互靠近的两个边界之间界定出一空间，此时其中一个延伸线重复单元LC中的第三有源延伸线AL3和另一个延伸线重复单元LC中的第四有源延伸线AL4均位于所述空间中，因此其中一个延伸线重复单元LC中的第三有源延伸线AL3和另一个延伸线重复单元LC中的第四有源延伸线AL4相互背离的两个边界之间的间隔尺寸可以达到小于光刻工艺的最小特征尺寸F。
可见，有源区阵列中的有源区的宽度尺寸，以及第二方向上相邻的有源区的间隔尺寸均相对于光刻工艺的最小特征尺寸F而言，能够进一步缩减，从而能够有效提高所述有源区阵列中有源区的排布密集程度，有利于实现器件尺寸的进一步缩减。
进一步的，在同一延伸线重复单元LC中，所述第一有源延伸线AL1和所述第二有源延伸线AL2相互靠近的两个边界之间的间隔尺寸，以及所述第三有源延伸线AL3和所述第四有源延伸线AL4相互靠近的两个边界之间的间隔尺寸均介于20nm～50nm。更进一步的，在同一延伸线重复单元LC中，所述第二有源延伸线AL2和所述第三有源延伸线AL3相互靠近的两个边界之间的间隔尺寸介于10nm～40nm。
此外，在相邻的所述延伸线重复单元LC中，其中一个延伸线重复单元中的所述第四有源延伸线AL4和另一个延伸线重复单元中的所述第一有源延伸线AL1相互靠近的两个边界之间的间隔尺寸介于10nm～40nm。
实施例四
基于如上所述的有源区阵列的形成方法，本实施例提供了一种半导体器件的形成方法。即，本实施例中的半导体器件包括一有源区阵列，并利用如上所述的形成方法形成所述有源区阵列。其中，所述半导体器件例如为集成电路存储器，所述有源区阵列中的多个所述有源区用于形成所述集成电路存储器的多个存储单元。
图14为本发明实施例四中的半导体器件的形成方法所形成的半导体器件的结构示意图，如图14所示，本实施例中以形成集成电路存储器为例进行解释说明。
基于此，在形成所述有源区阵列之后，还包括：
形成多条字线200在衬底中，所述字线200在字线延伸方向上与多个相应的有源区101相交；
形成多条位线300在所述衬底中，所述位线300在位线延伸方向上与多个相应的有源区101相交。
具体的，所述字线200可利用间距倍增工艺(doubling pitch)工艺形成。例如，所述字线200的形成方法包括：
首先，形成字线掩膜层在所述衬底上，所述字线掩膜层包括多个掩膜定义线，相邻的所述掩膜定义线之间界定出一掩膜开口；其中多条所述掩膜定义线即可通过间距倍增工艺形成，从而能够形成尺寸更小的掩膜定义线，并且能够相应的缩减相邻的掩膜定义线之间的所述掩膜开口的开口尺寸；
接着，以所述掩膜层为掩膜刻蚀所述衬底，以形成多个对应所述掩膜开口的字线沟槽在所述衬底中；如上所述，基于间距倍增工艺使所述掩膜开口的开口尺寸较小，因此相应的使所形成的字线沟槽的开口尺寸也较小(例如，小于光刻工艺的最小特征尺寸F)；
接着，填充字线材料在所述字线沟槽中，以形成所述字线200。进一步的，所述字线200包括一介质层、一导电层和一覆盖层，所述介质层形成在所述字线沟槽的表面上，所述导电层形成在所述介质层上并部分填充所述字线沟槽，所述覆盖层覆盖所述介质层和所述导电层并填满所述字线沟槽。所述介质层的材质例如包括氧化硅，所述导电层的材质例如包括金属(进一步可以为钨)，所述覆盖层的材质例如包括氮化硅。
综上所述，本发明提供的有源区阵列的形成方法，通过采用两次的间距倍增工艺，以实现所形成的有源区阵列中有源区的排布密集度，相对于传统工艺所形成的有源区阵列的排布密集度而言呈四倍递增，并且所形成的有源区尺寸远小于传统工艺所形成的有源区尺寸。因此，即使受到现有的光刻工艺的精度限制，仍能够使所形成的有源区尺寸远小于光刻工艺的最小特征尺寸，并且在相同尺寸的阵列区域中，有效增加了有源区数量，如此即有利于提高有阵列区域中有源区的利用率。在将本发明提供的有源区阵列的形成方法应用于半导体器件中时，即相应的可以实现所形成的半导体器件的尺寸缩减，并提高半导体器件中器件单元的排布密集度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (22)
1.一种有源区阵列的形成方法，其特征在于，包括：
提供一衬底，所述衬底的上表面包含元件阵列区；
形成多条辅助线在所述衬底上，所述辅助线沿着第一方向延伸并贯穿所述元件阵列区，以及所述辅助线沿着第二方向依次排布，每一所述辅助线具有两平行向且高起于所述衬底的第一长度向侧壁；
形成多条第一自对准间隔图案在所述辅助线的所述第一长度向侧壁的侧边，所述第一自对准间隔图案顺应所述辅助线的所述第一长度向侧壁沿着所述第一方向延伸；形成多条第一自对准间隔图案的步骤包括：辅助利用一光罩的图形，确定所述第一自对准间隔图案的长度，以使至少一个所述第一自对准间隔图案完整形成在所述元件阵列区内；及，去除所述辅助线，每一所述第一自对准间隔图案具有两平行向且高起于所述衬底的第二长度向侧壁；
形成多条第二自对准间隔图案在所述第一自对准间隔图案的第二长度向侧壁的侧边，所述第二自对准间隔图案顺应所述第一自对准间隔图案的所述第二长度向侧壁沿着所述第一方向延伸；形成多条第二自对准间隔图案的步驟包括：再辅助利用所述光罩的图形，确定所述第二自对准间隔图案的长度，至少一组两两成对的所述第二自对准间隔图案完整形成在所述元件阵列区内且相互分离；及，去除所述第一自对准间隔图案，每一组所述第二自对准间隔图案的间隙由所述第一自对准间隔图案的横向成膜厚度定义；以及，
将所述第二自对准间隔图案的图形复制至所述衬底中，以定义出多个有源区在所述衬底中，并构成所述元件阵列区内的有源区阵列。
2.如权利要求1所述的有源区阵列的形成方法，其特征在于，所述第一自对准间隔图案的第一宽度尺寸和所述第二自对准间隔图案的第二宽度尺寸均小于所述辅助线的辅助线宽度尺寸，在所述第二方向上相邻的所述第一自对准间隔图案之间的第一间隔尺寸小于等于所述辅助线宽度尺寸。
3.如权利要求2所述的有源区阵列的形成方法，其特征在于，所述第一自对准间隔图案的第一宽度尺寸介于20nm～50nm；所述第二自对准间隔图案的第二宽度尺寸介于25nm～60nm；形成在第二方向上相邻的所述第一自对准间隔图案上并且相互面对的所述第二自对准间隔图案之间的第二间隔尺寸介于10nm～40nm。
4.如权利要求1所述的有源区阵列的形成方法，其特征在于，所述第一自对准间隔图案的形成方法包括：
形成自对准连续图案在所述辅助线的第一长度向侧壁上，所述自对准连续图案在所述辅助线的侧壁上沿着所述第一方向连续延伸；以及，
利用所述光罩对所述自对准连续图案执行光刻工艺，所述光罩具有多个截断窗口，用以截断所述自对准连续图案，以形成多条相互分断的所述第一自对准间隔图案，多条所述第一自对准间隔图案沿着所述第一方向间隔排布。
5.如权利要求4所述的有源区阵列的形成方法，其特征在于，所述第二自对准间隔图案的形成方法包括：
形成自对准环绕图案在所述第一自对准间隔图案的侧壁上，所述自对准环绕图案围绕所述第一自对准间隔图案，以使所述自对准环绕图案中位于所述第一自对准间隔图案的两个第二长度向侧壁上的部分在所述第一自对准间隔图案的端部相互连接；以及，
利用所述光罩对所述自对准环绕图案执行光刻工艺，并利用所述光罩的所述截断窗口，去除所述自对准环绕图案中位于所述第一自对准间隔图案端部的部分，以使所述自对准环绕图案中位于所述第一自对准间隔图案的两个第二长度向侧壁上的两个部分相互分断，以形成所述第二自对准间隔图案，其中对应同一条所述第一自对准间隔图案的两条所述第二自对准间隔图案成对设置。
6.如权利要求5所述的有源区阵列的形成方法，其特征在于，沿着所述第一方向排布在同一直线上且相邻所述第一自对准间隔图案之间的分段间隔尺寸大于2倍的所述自对准环绕图案的第二宽度尺寸，以使所述自对准环绕图案具有围绕所述第一自对准间隔图案的环状结构，每一所述第一自对准间隔图案对应一个所述环状结构，并且相邻的环状结构相互分隔。
7.如权利要求5所述的有源区阵列的形成方法，其特征在于，沿着所述第一方向排布在同一直线上的相邻所述第一自对准间隔图案之间的分段间隔尺寸小于等于2倍的所述自对准环绕图案的宽度尺寸，以使所述自对准环绕图案中围绕相邻的第一自对准间隔图案的部分在所述相邻的第一自对准间隔图案之间相互连接。
8.如权利要求1所述的有源区阵列的形成方法，其特征在于，将所述第二自对准间隔图案的图形复制至所述衬底中，以形成多个隔离沟槽在所述衬底中，多个所述隔离沟槽围绕出多个所述有源区；
其中，所述有源区阵列的形成方法还包括：填充介质材料层在所述隔离沟槽中。
9.如权利要求8所述的有源区阵列的形成方法，其特征在于，所述介质材料层的介电常数小于3。
10.如权利要求1～9任一项所述的有源区阵列的形成方法，其特征在于，所述辅助线的辅助线宽度尺寸大于等于光刻工艺的最小特征尺寸。
11.如权利要求10所述的有源区阵列的形成方法，其特征在于，所述有源区的宽度尺寸介于25nm～60nm，沿着所述第二方向相邻的所述有源区之间的间隔尺寸介于10nm～40nm。
12.一种有源区阵列，其特征在于，包括多个有源区，所述有源区沿着第一方向延伸，并且沿着所述第一方向对齐排布多个所述有源区构成一有源延伸线，所述有源区阵列中的多个所述有源延伸线沿着第二方向依次排布，并且两两相邻的两条所述有源延伸线成对设置以构成一有源延伸线对组，所述有源延伸线对组中，位于其中一条有源延伸线中的多个有源区与位于另一条有源延伸线中的多个有源区一一相对设置。
13.如权利要求12所述的有源区阵列，其特征在于，两两相邻的两组所述有源延伸线对组，构成一延伸线重复单元，每一所述延伸线重复单元包括沿着所述第二方向依次排布的第一有源延伸线、第二有源延伸线、第三有源延伸线和第四有源延伸线；
其中，在同一延伸线重复单元中，所述第二有源延伸线和所述第三有源区延伸线相互背离的两个边界之间的间隔尺寸大于等于光刻工艺的最小特征尺寸；以及，在相邻的所述延伸线重复单元中，其中一个延伸线重复单元中的第二有源延伸线和另一个延伸线重复单元的第三有源延伸线相互靠近的两个边界之间的间隔尺寸大于等于光刻工艺的最小特征尺寸。
14.如权利要求13所述的有源区阵列，其特征在于，在同一延伸线重复单元中，所述第一有源延伸线和所述第二有源延伸线相互靠近的两个边界之间的间隔尺寸，以及所述第三有源延伸线和所述第四有源延伸线相互靠近的两个边界之间的间隔尺寸均介于20nm～50nm。
15.如权利要求13所述的有源区阵列，其特征在于，在同一延伸线重复单元中，所述第二有源延伸线和所述第三有源延伸线相互靠近的两个边界之间的间隔尺寸介于10nm～40nm。
16.如权利要求13所述的有源区阵列，其特征在于，在相邻的所述延伸线重复单元中，其中一个延伸线重复单元中的所述第四有源延伸线和另一个延伸线重复单元中的所述第一有源延伸线相互靠近的两个边界之间的间隔尺寸介于10nm～40nm。
17.如权利要求12～16任一项所述的有源区阵列，其特征在于，所述有源区的宽度尺寸介于25nm～60nm，沿着所述第二方向相邻的所述有源区之间的间隔尺寸介于10nm～40nm。
18.一种半导体器件的形成方法，其特征在于，包括：利用如权利要求1所述的形成方法，形成有源区阵列在衬底中。
19.如权利要求18所述的半导体器件的形成方法，其特征在于，所述半导体器件包括集成电路存储器，所述有源区阵列中的多个所述有源区用于形成所述集成电路存储器的多个存储单元。
20.如权利要求19所述的半导体器件的形成方法，其特征在于，所述形成方法还包括：
形成多条字线在所述衬底中，所述字线在字线延伸方向上与多个相应的有源区相交；以及，
形成多条位线在所述衬底中，所述位线在位线延伸方向上与多个相应的有源区相交。
21.如权利要求20所述的半导体器件的形成方法，其特征在于，所述字线的形成方法包括：
形成字线掩膜层在所述衬底上，所述字线掩膜层包括多条掩膜定义线，相邻的所述掩膜定义线之间界定出一掩膜开口，其中多条所述掩膜定义线利用间距倍增工艺形成；
以所述掩膜层为掩膜刻蚀所述衬底，以形成多个对应所述掩膜开口的字线沟槽在所述衬底中；以及，
填充字线材料在所述字线沟槽中，以形成所述字线。
22.一种半导体器件，其特征在于，包括如权利要求12所述的有源区阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811005032.5A CN110875313B (zh) | 2018-08-30 | 2018-08-30 | 有源区阵列及其形成方法、半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811005032.5A CN110875313B (zh) | 2018-08-30 | 2018-08-30 | 有源区阵列及其形成方法、半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110875313A true CN110875313A (zh) | 2020-03-10 |
| CN110875313B CN110875313B (zh) | 2024-06-21 |
Family
ID=69715670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811005032.5A Active CN110875313B (zh) | 2018-08-30 | 2018-08-30 | 有源区阵列及其形成方法、半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110875313B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112415847A (zh) * | 2020-11-20 | 2021-02-26 | 长江存储科技有限责任公司 | 光学邻近校正方法 |
| WO2022142225A1 (zh) | 2020-12-30 | 2022-07-07 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| WO2022198886A1 (zh) * | 2021-03-23 | 2022-09-29 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US11710642B2 (en) | 2021-03-23 | 2023-07-25 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933725A (en) * | 1998-05-27 | 1999-08-03 | Vanguard International Semiconductor Corporation | Word line resistance reduction method and design for high density memory with relaxed metal pitch |
| US20050266646A1 (en) * | 2004-05-31 | 2005-12-01 | Doo-Hoon Goo | Method of forming trench in semiconductor device |
| US20060046422A1 (en) * | 2004-08-31 | 2006-03-02 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| CN101180708A (zh) * | 2005-05-23 | 2008-05-14 | 美光科技公司 | 形成小型紧密间隔特征阵列的方法 |
| US20080253160A1 (en) * | 2007-04-13 | 2008-10-16 | Qimonda Ag | Integrated circuit having a memory cell array and method of forming an integrated circuit |
| US20090035584A1 (en) * | 2007-07-30 | 2009-02-05 | Micron Technology, Inc. | Methods for device fabrication using pitch reduction and associated structures |
| US20090032963A1 (en) * | 2007-08-03 | 2009-02-05 | Micron Technology, Inc. | Semiconductor structures including tight pitch contacts and methods to form same |
| US20090142932A1 (en) * | 2007-11-29 | 2009-06-04 | Hynix Semiconductor Inc. | Method of forming a hard mask pattern in a semiconductor device |
| US20150340368A1 (en) * | 2012-12-27 | 2015-11-26 | Ps4 Luxco S.A.R.L. | Semiconductor device manufacturing method |
| US20160307802A1 (en) * | 2015-04-15 | 2016-10-20 | Dong Hun Lee | Semiconductor device and method of fabricating the same |
| CN107342263A (zh) * | 2017-07-07 | 2017-11-10 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
| CN207265052U (zh) * | 2017-10-09 | 2018-04-20 | 睿力集成电路有限公司 | 动态随机存取存储器阵列及其版图结构 |
| CN108109994A (zh) * | 2016-11-24 | 2018-06-01 | 三星电子株式会社 | 有源图案结构及包括其的半导体器件 |
| CN208923132U (zh) * | 2018-08-30 | 2019-05-31 | 长鑫存储技术有限公司 | 有源区阵列及半导体器件 |
-
2018
- 2018-08-30 CN CN201811005032.5A patent/CN110875313B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933725A (en) * | 1998-05-27 | 1999-08-03 | Vanguard International Semiconductor Corporation | Word line resistance reduction method and design for high density memory with relaxed metal pitch |
| US20050266646A1 (en) * | 2004-05-31 | 2005-12-01 | Doo-Hoon Goo | Method of forming trench in semiconductor device |
| US20060046422A1 (en) * | 2004-08-31 | 2006-03-02 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| CN101180708A (zh) * | 2005-05-23 | 2008-05-14 | 美光科技公司 | 形成小型紧密间隔特征阵列的方法 |
| US20080253160A1 (en) * | 2007-04-13 | 2008-10-16 | Qimonda Ag | Integrated circuit having a memory cell array and method of forming an integrated circuit |
| US20090035584A1 (en) * | 2007-07-30 | 2009-02-05 | Micron Technology, Inc. | Methods for device fabrication using pitch reduction and associated structures |
| US20090032963A1 (en) * | 2007-08-03 | 2009-02-05 | Micron Technology, Inc. | Semiconductor structures including tight pitch contacts and methods to form same |
| US20090142932A1 (en) * | 2007-11-29 | 2009-06-04 | Hynix Semiconductor Inc. | Method of forming a hard mask pattern in a semiconductor device |
| US20150340368A1 (en) * | 2012-12-27 | 2015-11-26 | Ps4 Luxco S.A.R.L. | Semiconductor device manufacturing method |
| US20160307802A1 (en) * | 2015-04-15 | 2016-10-20 | Dong Hun Lee | Semiconductor device and method of fabricating the same |
| CN108109994A (zh) * | 2016-11-24 | 2018-06-01 | 三星电子株式会社 | 有源图案结构及包括其的半导体器件 |
| CN107342263A (zh) * | 2017-07-07 | 2017-11-10 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
| CN207265052U (zh) * | 2017-10-09 | 2018-04-20 | 睿力集成电路有限公司 | 动态随机存取存储器阵列及其版图结构 |
| CN208923132U (zh) * | 2018-08-30 | 2019-05-31 | 长鑫存储技术有限公司 | 有源区阵列及半导体器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112415847A (zh) * | 2020-11-20 | 2021-02-26 | 长江存储科技有限责任公司 | 光学邻近校正方法 |
| WO2022142225A1 (zh) | 2020-12-30 | 2022-07-07 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| WO2022198886A1 (zh) * | 2021-03-23 | 2022-09-29 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US11710642B2 (en) | 2021-03-23 | 2023-07-25 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110875313B (zh) | 2024-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110875313A (zh) | 有源区阵列及其形成方法、半导体器件及其形成方法 | |
| US7151040B2 (en) | Methods for increasing photo alignment margins | |
| US8759224B2 (en) | Method of forming a pattern structure for a semiconductor device | |
| US10439048B2 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| JP2007043156A (ja) | 半導体技術における微細ピッチの製造方法 | |
| TWI702711B (zh) | 動態隨機存取記憶體及其製造方法 | |
| CN109935588B (zh) | 存储器及其制作方法 | |
| CN110534517B (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| KR20160103372A (ko) | 반도체 소자 형성 방법 | |
| KR20170098619A (ko) | 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법 | |
| US12020945B2 (en) | Dynamic random access memory and method for manufacturing the same | |
| CN110349845B (zh) | 形成半导体结构的方法 | |
| KR20130004680A (ko) | 디램 소자의 제조 방법 | |
| CN212010970U (zh) | 半导体装置 | |
| CN113838849B (zh) | 动态随机存取存储器及其制造方法 | |
| CN112309983B (zh) | 动态随机存取存储器及其制造方法 | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| KR20140028906A (ko) | 반도체 소자 및 그 제조방법 | |
| CN111640758A (zh) | 半导体装置及其形成方法 | |
| CN117080054B (zh) | 半导体结构的制备方法 | |
| US20240297051A1 (en) | Method for manufacturing semiconductor device | |
| US10950443B2 (en) | Method for forming patterns | |
| CN110634733B (zh) | 半导体存储器电容孔的制备方法 | |
| JP2012222197A (ja) | 半導体集積回路装置及びその製造方法 | |
| CN118335605A (zh) | 半导体结构的制作方法、半导体结构及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |