CN110855258A - 感测晶体管的偏移添加电路 - Google Patents

感测晶体管的偏移添加电路 Download PDF

Info

Publication number
CN110855258A
CN110855258A CN201910757533.7A CN201910757533A CN110855258A CN 110855258 A CN110855258 A CN 110855258A CN 201910757533 A CN201910757533 A CN 201910757533A CN 110855258 A CN110855258 A CN 110855258A
Authority
CN
China
Prior art keywords
coupled
transistor
terminal
sense
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910757533.7A
Other languages
English (en)
Inventor
N·赖马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN110855258A publication Critical patent/CN110855258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/005—Circuits for altering the indicating characteristic, e.g. making it non-linear
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/28—Arrangements for controlling current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

在实例中，一种用于感测电流的设备(500)包括功率晶体管(502)；感测晶体管(504)，其耦合到所述功率晶体管；及偏移添加电路(540)，其耦合到所述功率晶体管及所述感测晶体管，所述偏移添加电路包括第一对晶体管(506、508)及差分放大器(510)。所述设备还包括：耦合到所述偏移添加电路的共源共栅放大器电路(560)，所述共源共栅放大器电路包括第二对晶体管(512、514)；及增益修正电路(542)，其耦合到所述共源共栅放大器电路，所述增益修正电路包含另一差分放大器(516)及第三晶体管(528)。所述设备进一步包含耦合到所述增益修正电路的模/数转换器ADC(556)及耦合到所述ADC的存储装置(554)。

Description

感测晶体管的偏移添加电路
发明内容
在实例中，一种用于感测电流的设备包括功率晶体管；感测晶体管，其耦合到所述功率晶体管；及偏移添加电路，其耦合到所述功率晶体管及所述感测晶体管，所述偏移添加电路包括第一对晶体管及差分放大器。所述设备还包括：共源共栅放大器电路，其耦合到所述偏移添加电路，所述共源共栅放大器电路包括第二对晶体管；及增益修正电路，其耦合到所述共源共栅放大器电路，所述增益修正电路包含另一差分放大器及第三晶体管。所述设备进一步包含耦合到所述增益修正电路的模/数转换器(ADC)及耦合到所述ADC的存储装置。
在实例中，一种用于感测电流的设备包括：功率晶体管；感测晶体管，其耦合到所述功率晶体管；及偏移添加电路，其耦合到所述功率及感测晶体管。所述偏移添加电路包括：第一晶体管，其经配置以经由开关耦合到所述功率晶体管；第二晶体管，其耦合到所述感测晶体管；电阻器，其耦合到所述第一晶体管；及差分放大器，其具有耦合到所述电阻器及所述第二晶体管的输入且具有耦合到共源共栅放大器电路的输出，所述共源共栅放大器电路在反馈环路配置中耦合到所述感测晶体管。
在实例中，一种用于感测电流的设备，其包括：功率晶体管；感测晶体管，其耦合到所述功率晶体管；偏移添加电路，其耦合到所述功率晶体管及所述感测晶体管中的每一者。所述偏移添加电路包括：第一晶体管，其包括第一漏极端子、第一源极端子及第一栅极端子；第二晶体管，其包括第二漏极端子、第二源极端子及第二栅极端子，其中所述第一漏极端子及所述第二漏极端子各自耦合到电压源；第一放大器，其包括第一反相端子、第一非反相端子及第一输出端子；及电阻器，其耦合到所述第一源极端子及所述第一放大器的所述第一非反相端子及偏压电流源中的每一者。所述设备还包括：第一开关，其耦合到所述功率晶体管、反相器及所述第一晶体管的所述第一栅极端子。所述设备还包括：第二开关，其耦合到所述电压源、所述反相器及所述第一晶体管的所述第一栅极端子。所述设备进一步包含：共源共栅放大器电路，其包括第三晶体管，所述第三晶体管包括第三漏极端子、第三源极端子及第三栅极端子，所述共源共栅放大器电路进一步包括第四晶体管，所述第四晶体管包含第四漏极端子、第四源极端子及第四栅极端子，所述第三栅极端子耦合到所述第一放大器的所述第一输出端子，所述第三漏极端子耦合到所述感测晶体管，所述第三源极端子耦合到所述第四源极端子。所述设备进一步包含：增益修正电路，其耦合到所述第四漏极端子且包括：第二放大器，其包括第二反相端子、第二非反相端子及第二输出端子；第二电阻器，其耦合到所述第二非反相端子；可变电阻器，其在反馈环路中耦合到所述第二反相端子；及第三晶体管，其耦合到所述第二输出端子及修正电阻器中的每一者。所述设备进一步包含：第三放大器，其具有第三反相端子、第三非反相端子及第三输出端子，所述第三反相端子经由第三电阻器耦合到所述第三晶体管及所述第三输出端子。所述设备还包括：模/数转换器(ADC)，其耦合到所述第三输出端子；存储装置，其耦合到所述ADC；及减法逻辑，其耦合到所述存储装置及所述ADC。
附图说明
对于各种实例的详细描述，现将参考附图，其中：
图1说明根据现有技术的输入电流及经感测输出电压的传递函数；
图2是根据各种实例的电流感测技术的电流感测电路的概念图；
图3说明根据各种实例的用于实施电流感测技术的时序图；
图4说明根据各种实例的根据电流感测技术的输入电流及经感测输出电压的传递函数；及
图5是根据各种实例的电流感测技术的电流感测电路的示意图。
具体实施方式
无传感器无刷直流(BLDC)电动机通过高功率晶体管驱动，例如(举例来说)功率金属氧化物半导体场效晶体管(MOSFET)。这些功率MOSFET用于控制电动机的驱动状态。 BLDC电动机通过将电流供应到电动机的若干相位来驱动。在驱动BLDC电动机时，通常期望电动机的相位电流与电动机的反电动势(BEMF)电压对准以实现经改进效率，这是因为BLDC在定子磁通与转子磁通正交(90°)对准时会有效地操作。随着功率MOSFET 汲取显著电流，电流经感测使得驱动角可经调整以改进效率。
感测通过电动机的电流的常规方法使用两个感测元件。举例来说，两个感测场效晶体管(FET)用于在高侧或低侧感测期间感测电动机与相位之间的电流。一个感测FET感测从相位到电动机的正电流，且另一感测FET感测从电动机到相位的负电流。感测FET 输出表示经感测电流的电压。然而，感测电流的常规方法受到限制，这是因为死区可在通过功率MOSFET进行电流感测期间发生。举例来说，图1展示传递函数105的图形 100。传递函数105描述流过功率MOSFET的电流(沿x轴120描绘的电流)与由前面提及的多个感测FET感测到的输出电压(沿y轴125描绘的电压)之间的关系。图形100的左上象限描述当一个感测FET感测负电流时传递函数105的行为，且图形100的右下象限描述当另一感测FET感测正电流时传递函数105的行为。
如传递函数105说明，对于某些电流值，感测FET输出电压不会改变。死区107 描绘电流值的此区域。不同于右下象限的剩余部分(其中电压值随电流值变化(如斜率110 描绘))，电压不会随与右下象限重合的死区107的部分中的电流改变。类似地，不同于左上象限的剩余部分(其中电压值随电流值变化(如斜率115描绘))，电压不会随与左上象限重合的死区107的部分中的电流改变。此死区107表示感测FET的输入处的共模电压，所述共模电压在相关联的功率FET被接通以将电流供应到BLDC电动机的相位时导致感测FET中的电流饱和。常规解决方案需要修正每一感测FET的传递函数，这增加了电流感测电路的成本。
因此，本文揭示一种电流感测电路，其使用单个感测场效晶体管(FET)(例如，MOSFET)通过使用经预先确定偏移电压提升感测FET的传递函数感测通过功率场效晶体管(FET)(例如，MOSFET)的电流。电流感测电路通过在电流被感测(在“电流感测模式”期间)将经预先确定偏移并入到感测电流中且随后在电流被感测之后(在“自动归零模式”期间)移除偏移来避免前面提及的死区，如下文更详细解释。
在一些实例中，电流感测电路可操作以在电流感测模式期间感测感测FET中的电流。举例来说，在电流感测模式期间，功率FET及感测FET各自选择性地受控以操作使得功率FET及感测FET将相应漏极电流供应到电流感测电路。在感测FET中感测到的电流包含由偏移添加电路在电流感测阶段期间插入到感测到的电流中的经预定义偏移。经感测电流被放大且由模/数(ADC)转换器转换成数字值，且被存储。为了移除在电流感测阶段期间插入的偏移，在自动归零阶段期间关断功率FET及感测FET(例如，栅极-源极电压是0V)，同时偏移添加电路生成偏移电压。然而，此次，偏移不会被添加到感测电流；偏移被单独转换成数字值。从经存储数字值减去此经数字化偏移以生成电流感测值。此值表示经感测到的电流且可针对经感测电流的所有值生成而无前面提及的死区的限制。
现参考图2，描绘根据各种实例的用于感测通过功率FET 205的电流的电流感测电路200的概念图。在一些实例中，电流感测电路200包含功率场效晶体管(FET)205；感测FET210；电流传感器放大器215；模/数转换器(ADC)220；自动归零电路225；存储装置230(例如，非易失性存储器)；输出电流感测值235；减法块240；电压节点245，其耦合到功率FET 205的栅极端子；电压节点250，其耦合到感测FET 210的栅极端子；输出节点255，其耦合到电动机相位(未明确描绘)；电压源VCC 260；及电压节点265，其耦合到自动归零电路225。在一些实例中，VCC 260耦合到功率FET 205及感测FET 210的漏极端子以及电流传感器放大器215。功率FET 205的源极端子耦合到输出节点 255及电流传感器放大器215的输入。感测FET210的源极端子耦合到电流传感器放大器215的另一输入。电流传感器放大器215的输出256耦合到ADC 220的输入。ADC 220 的输出耦合到减法块240，存储装置230的输出也耦合到减法块240。ADC 220的输出还耦合到存储装置230。减法块240的输出是输出电流感测值235。自动归零电路225 经由连接216耦合到电流传感器放大器215。在一些实例中，功率FET 205是N沟道D 类功率MOSFET，且感测FET 210是尺寸(例如，宽度乘长度尺寸)小于功率FET 205的 n型FET。然而，本发明的范围不限于任何特定类型的晶体管，且预期各种其它类型的晶体管且其落在本发明的范围内。对下文描述的各种FET也是如此；在一些实例中，以其它类型的晶体管代替FET。图2的实例仅说明如本文预期的电流感测电路。各种修改是可能的且落在本发明的范围内。
尽管电流感测电路200的性质是概念性的且通用的，但现描述其操作以论证可使用电流感测电路200的设计原理实现的无数特定电路实施方案的一般操作。电流感测电路200通常在两种非同时模式中操作：电流感测模式及自动归零模式。在电流感测模式期间，电流感测电路200驱动电动机且感测用于驱动电动机的电流。前面提及的偏移用于偏压经感测电流使得其不会遭受死区，如上文解释。包含偏移的经感测电流被数字化及存储。在自动归零模式期间，电流感测电路200仅数字化偏移。接着，电路200从经数字化经感测电流减去经数字化偏移且产生表示无偏移经感测电流的经数字化输出。现更详细描述这两种模式。
电压节点245及250接收相同信号：包括脉冲串的DRIVE ON信号。当在功率FET 205及感测FET 210的栅极端子处施加脉冲时，两个FET被接通且在其相应源极与漏极端子之间形成的沟道中传导电流。在此情形中，电路200处于电流感测模式中。相反地，当两个FET的栅极端子缺乏脉冲时，这些FET被关断且其不会在其相应源极与漏极端子之间传导电流。在此情形中，电路200处于自动归零模式中。由DRIVE ON信号的脉冲串驱动的功率FET 205的切换动作导致电流突发被供应到输出节点255，从而驱动耦合到输出节点255的电动机的相位，例如无刷直流(DC)电动机(未明确描绘)。
在电流感测模式期间，存在于功率FET 205及感测FET 210的源极端子处的电压被提供到电流传感器放大器215中的晶体管(例如，FET)的栅极端子。电流传感器放大器 215中的这些晶体管具有耦合到放大器的源极端子，且这些源极端子中的一者(例如，属于耦合到功率FET 205的晶体管的一者)耦合到定位于源极端子与放大器之间的一或多个电阻器(此后称为单个电阻器)。此电阻器将偏移电压添加到电阻器耦合到其的晶体管的源极端子处的电压。放大器迫使主FET 205的源极端子电压到感测FET 210的源极端子上，所述电压等效于偏移电压。此改变感测FET 210处的漏极-源极电压，且扩展开来，改变流过感测FET210的电流。以此方式，将偏移施加于流过感测FET 210的感测电流。此感测电流随后被转换成低电压域输出256以用于具有相对较低供应电压的电路中，如下文解释，且所得电压由ADC 220从模拟转换域转换成数字域。ADC 220的输出是数字信号-例如，任何合适的存储装置中(例如在存储装置230中)临时存储的n位信号。
在自动归零模式期间，使前面提及的偏移与经感测电流隔离使得表示此偏移的经数字化值存储于存储装置230中。特定来说，通过在电压节点265处施加高信号激活自动归零电路225，所述高信号先前在电流感测模式期间为低。通过将电压节点265驱动为高激活自动归零模式导致自动归零电路225将功率FET 205的源极端子与电流传感器放大器215内的电路断开-例如，经由连接216。代替电流传感器放大器215与功率FET 205 的源极端子之间的连接，自动归零电路225在电流传感器放大器215的电路与VCC 260 之间建立连接，从而有利于甚至在功率FET 205断开时也产生偏移。不同于电流传感器放大器215在电流感测模式期间的输出，电流传感器放大器215在自动归零模式期间的输出包含偏移分量但不包含电流感测分量。偏移分量被提供到ADC 220，其将模拟信号转换成数字信号(例如，n位信号)。确定存储装置230中存储的偏移与在电流感测模式期间输出的经数字化电流感测之间的差。电流感测值235表示此差。
图3描绘根据各种实例的用于为了实施电流感测技术选择性地控制功率FET 205、感测FET 210及自动归零电路225的脉冲串信号的时序图300。在实例中，信号305是施加于电压节点245及250的脉冲串信号(例如，上文关于图2描述的DRIVE ON信号)，且信号310是经由电压节点265施加于自动归零电路225的脉冲串信号。如图3中展示，信号305的脉冲不会与信号310的脉冲重叠。如展示，电流感测模式在信号310为低且信号305为高时启用。另外，如展示，自动归零模式在信号310为高且信号305为低时启用。如描绘，在一些实例中，在信号305的每一脉冲与信号310的后续脉冲之间存在延迟，且类似地，在信号310的每一脉冲与信号305的每一后续脉冲之间存在延迟。根据需要且视情况，此类延迟的持续时间是可变的。
图4描绘根据实例的通过功率FET(例如，功率FET 205)的经感测电流与电流感测放大器(例如，在电流传感器放大器215中)的经感测输出电压的传递函数405的图形400。如图4中展示，通过功率FET的经感测电流沿X轴420描绘，且电流感测放大器的输出电压沿Y轴415描绘。传递函数405表示图1的传递函数曲线105通过经预先确定偏移电压410由于由电流传感器放大器215引入的偏移的移位，如上文描述且如下文参考图5更详细描述。偏移将传递函数曲线105的负及正经感测电流向上移位使得不会存在如图1中那样的死区(饱和)。在实例中，如果感测FET的最大电流范围是3A，那么传递函数曲线105的饱和点是3A(参见图1)，在此实例中，其还为用于驱动电动机的相位的最大电流。
现参考图5，描绘根据实例的用于实施电流感测技术的电流感测电路500的示意图。电流感测电路500是图2的电流感测电路200的实例实施方案，但本发明的电流感测电路200的范围不限于电流感测电路500。如上所述，电流感测电路200是通用的。因此，电流感测电路500含有图2中未描绘的电路及额外实施方案细节。
电流感测电路500实施(例如)为独立装置(例如，实施在其自身衬底上、围封于其自身电芯片封装内等)、用要测量其中到电动机的电流的其它电装置实施、围封于包含其它装置的电芯片封装中等。在实例中，电流感测电路500交替地操作于两种操作模式的一者中，例如(举例来说)电流感测模式及自动归零模式。在实例中，这些操作模式在电流感测电路500中使用脉冲串信号启用以选择性地控制电流感测电路500中的一或多个电路。
在实例中，电流感测电路500包括功率FET 502(例如，n沟道D类功率MOSFET)、感测FET 504(例如，n型FET)、偏移添加电路540、共源共栅放大器电路560及增益修正电路542。在一些实例中，感测FET 504具有宽度乘长度大小，其具有相对于较大功率FET 502的宽度乘长度大小的经预先确定比。根据需要且视情况，选择功率FET 502 与感测FET 504之间的特定尺寸比。另外，电流感测电路500包含耦合到功率FET 502 的栅极端子的电压节点522、耦合到感测FET 504的栅极端子的电压节点524及耦合到功率FET 502及感测FET 504的漏极端子的电压源VCC 548。电压节点526经由反相器 527耦合到开关550(例如，晶体管)及可切换地将VCC 548耦合到偏移添加电路540的开关546(例如，晶体管)。FET 502的源极端子耦合到开关550及输出节点544。
在实例中，偏移添加电路540包括FET 506(例如，n型FET)、FET 508(例如，n 型FET)、电阻器520、偏压电流源515、偏压电流源517及差分放大器510。FET 506 及508匹配且类似地经偏压使得类似IDS电流从VCC 548流过每一FET 506、508。FET 506及508的漏极耦合到VCC 548。FET 506的栅极端子耦合到开关546及550。FET 508 的栅极端子耦合到感测FET504的源极端子。电阻器520耦合到FET 506的源极端子、偏压电流源515及差分放大器510的非反相输入。FET 508的源极端子耦合到偏压电流源517及差分放大器510的反相输入。偏压电流源515及517及差分放大器510耦合到浮动接地电压节点521，其与下文描述的接地连接电隔离。
差分放大器510的输出558耦合到FET 512(例如，n型FET)的栅极端子。除了FET512之外，共源共栅放大器电路560包括FET 514(例如，p型FET)，其具有耦合到FET 512的源极端子的源极端子。偏压电压节点513耦合到FET 514的栅极端子，且施加于偏压电压节点513的偏压电压Vbias取决于FET 514的所期望行为以便使FET 512免于过电压状况。明确来说，在实例中，FET 512是低电压n型FET，且在一些实例中，FET 512 不能容忍超过5V的栅极到源极电压。在源极电压大于5V的情形中，应使FET 512免于被FET 514(例如，p型FET)损毁，在实例中，FET 514可容忍更高的漏极到源极电压及更高的漏极到栅极电压。
在实例中，增益修正电路542包括耦合到FET 514的漏极端子及差分放大器516的非反相输入的电阻器532。增益修正电路542另外包含FET 528(例如，n型FET)，其具有耦合到差分放大器516的输出552的栅极端子。FET 528的源极端子耦合到差分放大器516的反相输入及可变电阻器530。可变电阻器530又耦合到接地，电阻器532也耦合到接地。
FET 528的漏极端子耦合到差分放大器518的反相输入及电阻器536，电阻器536又耦合到差分放大器518的输出。共模电压节点534耦合到差分放大器518的非反相输入。选取接近0V的施加于共模电压节点534的共模电压使得最充分地使用差分放大器 518的动态范围。差分放大器518的输出耦合到输出节点538。输出节点538又耦合到 ADC 556，ADC 556又耦合到从存储装置554接收输入的减法块555。减法块555的输出557是电流感测电路500的输出。
如上文提及，图5的电流感测电路500说明图2的概念性及更通用的电流感测电路200。在实例中，功率FET 502及感测FET 504分别对应于功率FET 205及感测FET 210。偏移添加电路540、共源共栅放大器电路560、增益修正电路542、差分放大器518、电压节点534、电阻器536及输出节点538通常对应于电流传感器放大器215。另外，ADC 556对应于ADC220，且存储装置554及减法块555分别对应于存储装置230及减法块 240。
在操作中，上文描述为施加于电压节点245及250(图2)及由信号305(图3)说明的脉冲串DRIVE ON信号施加于电压节点522及524。上文描述为施加于电压节点265(图 2)及由信号310(图3)说明的脉冲串AUTOZERO信号施加于电压节点526。当DRIVE ON 信号为高时，功率FET 502及感测FET 504接通。功率FET 502传导用于经由输出节点 544对电动机(或任何其它合适的装置)的相位供电的电流。如图3中的时序图300指示，当DRIVE ON信号(例如，信号305)为高时，AUTOZERO信号(例如，信号310)为低。因为施加于电压节点526处的信号为低，所以反相器527施加高信号以控制开关550，从而导致开关550闭合。同时，开关546断开。
在功率FET 502的源极端子处形成的电压施加于FET 506的栅极端子，从而接通FET 506。类似地，感测FET 504接通，且在感测FET 504的源极端子处形成的电压施加于FET 508的栅极端子，从而接通FET 508。FET 506及508两者的漏极端子耦合到VCC 548，且当FET 506及508接通时，这些FET传导电流。流过FET 506及508的电流使用偏压电流源515及517偏压。由偏压电流源515及517施加的精确偏压电流改变，但在一些实例中，电流等效于通过电阻器520的电阻分压的电流感测电路500的带隙电压。流过FET 506的电流，如通过偏压电流源515偏压，流过电阻器520。流过电阻器520 的电流将额外电压电势(其是前面提及的偏移电压)引入到差分放大器510的非反相输入。在实例中，除了由电阻器520引入的偏移电压之外，提供到差分放大器510的输入的信号是相同或几乎相同的。
差分放大器510的输出558施加于FET 512的栅极端子。在FET 512的漏极端子处存在类似于栅极端子电压(减去，例如，阈值电压)的电压。(在实例中，电阻器520经设计以补偿跨FET 512的栅极-漏极端子的电压降。)近似接近偏移电压的此电压导致跨感测FET 504的漏极-源极端子的电压近似等于跨功率FET 502的漏极-源极端子的电压加偏移电压。通过感测FET 504的所得电流包含此经组合电压。因为输出信号558足以接通FET 512且因为偏压电压节点514接收足以接通FET 514的偏压电压，所以来自感测 FET 504的电流朝向增益修正电路542流过共源共栅FET 512及514。在实例中，差分放大器510驱动FET 512使得FET 512、514之间的节点处的电压等于或近似接近感测 FET 504的源极处的电压。FET 514用作偏压FET以使FET 512免于由于额外较高栅极- 源极电压的应力或损毁。
流到增益修正电路542中的电流流过电阻器532，从而在差分放大器516的非反相输入处生成电压。差分放大器516的反相输入是接收可变电阻器530与FET 528(FET 528 的源极端子)之间的节点处存在的电压的反馈输入。由差分放大器516提供的放大至少部分基于可变电阻器530的修正设置而改变。举例来说，差分放大器516的可变增益取决于可变电阻器530及电阻器532的电阻比。差分放大器516的输出552驱动FET 528的栅极端子。因此，输出552确定FET 528的接通程度，从而调节通过FET 528且朝向差分放大器518及电阻器536的电流Igain。
差分放大器518的增益至少部分由电阻器536确定。到差分放大器518的反相输入是FET 528的漏极端子处存在的信号，且到差分放大器518的非反相输入是施加于电压节点534处的共模电压。共模电压定义当无电流流过感测FET 504时差分放大器518的输出处的电压。在输出节点538处提供差分放大器518的输出。如上文关于图2解释，此输出(其是模拟信号)提供到ADC 556以转换成数字信号。存储装置554存储由ADC 556输出的数字信号。
电流感测电路500的操作的前述描述以DRIVE ON信号的高状态及AUTOZERO信号的低状态为前提。当DRIVE ON信号切换到低状态且AUTOZERO信号切换到高状态时，功率FET502及感测FET 504切断。另外，因为AUTOZERO信号为高，所以反相器527导致开关550断开且开关546闭合。开关546在闭合时将FET 506的栅极端子耦合到VCC 548。这导致FET 506接通，借此导致电流在FET 506的漏极与源极端子之间流动。跨NMOS 506的漏极到源极端子VDS506的电压降及跨偏移电阻器520的电压降导致第一电压(例如，VCC-Vth-Ibias*Roffset520)施加于差分放大器510的非反相端子，其中Vth是NMOS 506的阈值电压，且其中Ibias是由偏压电流源515提供的偏压电流。类似地，跨NMOS 508的漏极到源极端子VDS508的电压降导致第二电压(例如，VCC-Vth) 被施加于差分放大器510的反相端子。差分放大器510的输入处的第一电压与第二电压的差是影响传递函数的偏移电压(Ibias*Roffset 520)，如上文描述。因为差分放大器510 经由其通过FET 508的反馈环路补偿反相及非反相端子处的差分输入(例如，差分放大器 510试图使输入相等)，所以差分放大器510提供输出558以校正输入处的偏移电压。
在此信号经由共源共栅放大器电路560提供到增益修正电路542之后，其如上文描述那样进行处理。输出节点538处输出的信号由ADC 556数字化，且从存储于存储装置 554中的数字值减去仅包含偏移电压的ADC 556的输出，所述数字值包含除了当DRIVE ON信号最近为高时跨功率FET 502的电压外的偏移电压，如上文描述。减法块555执行此减法。所得输出信号557是指示流过感测FET 504的电流的数字值。流过感测FET 504的电流可与功率FET 502与感测FET 504之间的尺寸比级联使用以确定流过功率FET 502的电流。
在上文提供的实例中，组合跨功率FET 502的电压与偏压电压的信号存储于存储装置554中，且随后从存储装置554中存储的值减去仅含有偏移电压的信号。然而，在一些实例中，此顺序经颠倒使得偏移电压存储于存储装置554中且从组合跨功率FET 502 的电压与偏移电压的随后产生的信号减去。
在前述论述中且在权利要求书中，术语“包含”及“包括”以开放式方式使用，且因此应被解译为意味着“包含(但不限于)”。而且，术语“耦合(couple/couples/coupled)”希望意味着间接或直接连接。因此，如果第一装置耦合到第二装置，那么那个连接可为通过直接连接或经由其它装置及连接通过间接连接。除非另外声明，否则值之前的“约”、“大约”或“基本上”意味着所述值的+/-10％。
上述论述意味着说明本发明的原理及各种实例。一旦完全了解上述揭示内容，所属领域的技术人员就将变得明白众多变化及修改。希望所附权利要求书被解译为包含所有此类变化及修改。

Claims (20)

1.一种用于感测电流的设备，其包括：
功率晶体管；
感测晶体管，其耦合到所述功率晶体管；
偏移添加电路，其耦合到所述功率晶体管及所述感测晶体管，所述偏移添加电路包括第一对晶体管及差分放大器；
共源共栅放大器电路，其耦合到所述偏移添加电路，所述共源共栅放大器电路包括第二对晶体管；
增益修正电路，其耦合到所述共源共栅放大器电路，所述增益修正电路包含另一差分放大器及第三晶体管；
模/数转换器ADC，其耦合到所述增益修正电路；及
存储装置，其耦合到所述ADC。
2.根据权利要求1所述的设备，其中所述增益修正电路进一步包括：
输入电阻器，其耦合到所述另一差分放大器；及
可变电阻器，其在反馈环路中耦合到所述另一差分放大器。
3.根据权利要求2所述的设备，其中所述另一差分放大器基于所述可变电阻器与所述输入电阻器的电阻比具有可变增益。
4.根据权利要求2所述的设备，其进一步包括耦合到所述增益修正电路的第三差分放大器。
5.根据权利要求1所述的设备，其进一步包括定位于所述功率晶体管与所述第一对晶体管中的一者之间的开关。
6.根据权利要求5所述的设备，其进一步包括定位于所述第一对晶体管中的所述一者与电压源之间的第二开关。
7.根据权利要求6所述的设备，其中所述开关及所述第二开关通过共同信号的反相形式控制。
8.根据权利要求1所述的设备，其中所述第一对晶体管的端子耦合到所述功率及感测晶体管的端子，其中所述第一对晶体管的额外端子耦合到所述差分放大器，且其中所述差分放大器耦合到所述第二对晶体管中的一者。
9.一种用于感测电流的设备，其包括：
功率晶体管；
感测晶体管，其耦合到所述功率晶体管；及
偏移添加电路，其耦合到所述功率及感测晶体管且包括：
第一晶体管，其经配置以经由开关耦合到所述功率晶体管；
第二晶体管，其耦合到所述感测晶体管；
电阻器，其耦合到所述第一晶体管；及
差分放大器，其具有耦合到所述电阻器及所述第二晶体管的输入且具有耦合到共源共栅放大器电路的输出，所述共源共栅放大器电路在反馈环路配置中耦合到所述感测晶体管。
10.根据权利要求9所述的设备，其进一步包括经由反相器耦合到所述开关且耦合到另一开关的电压节点，所述另一开关经配置以将所述第一晶体管耦合到电压源。
11.根据权利要求9所述的设备，其中所述功率及感测晶体管的漏极端子耦合在一起，且其中所述功率及感测晶体管的栅极端子经配置以接收共同信号。
12.根据权利要求9所述的设备，其进一步包括分别耦合到所述电阻器及所述第二晶体管的第一及第二偏压电流源。
13.根据权利要求9所述的设备，其中所述共源共栅放大器电路包含一对晶体管，其中所述对晶体管中的第一晶体管是n型场效晶体管，且所述对晶体管中的第二晶体管是p型场效晶体管。
14.根据权利要求9所述的设备，其进一步包括耦合到所述共源共栅放大器电路的增益修正电路，其中所述增益修正电路包括：
另一差分放大器，其具有耦合到所述共源共栅放大器电路及另一电阻器的第一输入、耦合到可变电阻器及第三晶体管的源极端子的第二输入及耦合到所述第三晶体管的栅极端子的输出。
15.根据权利要求14所述的设备，其进一步包括耦合到所述第三晶体管及共模电压节点的第三差分放大器。
16.根据权利要求15所述的设备，其进一步包括耦合到所述第三差分放大器且进一步耦合到存储装置的模/数转换器ADC。
17.一种用于感测电流的设备，其包括：
功率晶体管；
感测晶体管，其耦合到所述功率晶体管；
偏移添加电路，其耦合到所述功率晶体管及所述感测晶体管中的每一者，其中所述偏移添加电路包括：
第一晶体管，其包括第一漏极端子、第一源极端子及第一栅极端子；
第二晶体管，其包括第二漏极端子、第二源极端子及第二栅极端子，其中所述第一漏极端子及所述第二漏极端子各自耦合到电压源；
第一放大器，其包括第一反相端子、第一非反相端子及第一输出端子；及
电阻器，其耦合到所述第一源极端子及所述第一放大器的所述第一非反相端子及偏压电流源中的每一者；
第一开关，其耦合到所述功率晶体管、反相器及所述第一晶体管的所述第一栅极端子；
第二开关，其耦合到所述电压源、所述反相器及所述第一晶体管的所述第一栅极端子；
共源共栅放大器电路，其包括第三晶体管，所述第三晶体管包括第三漏极端子、第三源极端子及第三栅极端子，所述共源共栅放大器电路进一步包括第四晶体管，所述第四晶体管包含第四漏极端子、第四源极端子及第四栅极端子，所述第三栅极端子耦合到所述第一放大器的所述第一输出端子，所述第三漏极端子耦合到所述感测晶体管，所述第三源极端子耦合到所述第四源极端子；
增益修正电路，其耦合到所述第四漏极端子且包括：
第二放大器，其包括第二反相端子、第二非反相端子及第二输出端子；
第二电阻器，其耦合到所述第二非反相端子；
可变电阻器，其在反馈环路中耦合到所述第二反相端子；及
第三晶体管，其耦合到所述第二输出端子及修正电阻器中的每一者；
第三放大器，其具有第三反相端子、第三非反相端子及第三输出端子，所述第三反相端子经由第三电阻器耦合到所述第三晶体管及所述第三输出端子；
模/数转换器ADC，其耦合到所述第三输出端子；
存储装置，其耦合到所述ADC；及
减法逻辑，其耦合到所述存储装置及所述ADC。
18.根据权利要求17所述的设备，其进一步包括耦合到所述第二晶体管的所述第二源极端子的另一电流偏压源。
19.根据权利要求17所述的设备，其中所述第二栅极端子耦合到所述感测晶体管。
20.根据权利要求17所述的设备，其中所述第一反相端子及所述第一非反相端子耦合到浮动接地连接。
CN201910757533.7A 2018-08-20 2019-08-16 感测晶体管的偏移添加电路 Pending CN110855258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/105,604 2018-08-20
US16/105,604 US10862443B2 (en) 2018-08-20 2018-08-20 Offset addition circuits for sense transistors

Publications (1)

Publication Number Publication Date
CN110855258A true CN110855258A (zh) 2020-02-28

Family

ID=69523552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910757533.7A Pending CN110855258A (zh) 2018-08-20 2019-08-16 感测晶体管的偏移添加电路

Country Status (2)

Country Link
US (1) US10862443B2 (zh)
CN (1) CN110855258A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11243235B2 (en) * 2018-07-06 2022-02-08 Texas Instruments Incorporated Load current sensing at low output voltage
US11422203B1 (en) * 2019-02-15 2022-08-23 Maxim Integrated Products, Inc. Current sensing line fault detector
US11469223B2 (en) * 2019-05-31 2022-10-11 Analog Devices International Unlimited Company High precision switched capacitor MOSFET current measurement technique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474154B1 (en) * 2007-04-23 2009-01-06 National Semiconductor Corporation Bias device clamping circuit for fast over-range recovery
US20100073214A1 (en) * 2008-09-19 2010-03-25 Shoji Kawahito Differential operational amplifier circuit correcting settling error for use in pipelined a/d converter
US20140375342A1 (en) * 2013-02-07 2014-12-25 Texas Instruments Incorporated A bi-directional input, bi-directional output, lossless current sensing scheme with temperature compensation
US20150061910A1 (en) * 2013-08-28 2015-03-05 Maxlinear, Inc. Method and system for a low input voltage low impedance termination stage for current inputs
US9806729B1 (en) * 2015-10-20 2017-10-31 Marvell International Ltd. Current steering cell with code-dependent nonlinearity cancellation and fast settling for low-power low-area high-speed digital-to-analog converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474154B1 (en) * 2007-04-23 2009-01-06 National Semiconductor Corporation Bias device clamping circuit for fast over-range recovery
US20100073214A1 (en) * 2008-09-19 2010-03-25 Shoji Kawahito Differential operational amplifier circuit correcting settling error for use in pipelined a/d converter
US20140375342A1 (en) * 2013-02-07 2014-12-25 Texas Instruments Incorporated A bi-directional input, bi-directional output, lossless current sensing scheme with temperature compensation
US20150061910A1 (en) * 2013-08-28 2015-03-05 Maxlinear, Inc. Method and system for a low input voltage low impedance termination stage for current inputs
US9806729B1 (en) * 2015-10-20 2017-10-31 Marvell International Ltd. Current steering cell with code-dependent nonlinearity cancellation and fast settling for low-power low-area high-speed digital-to-analog converters

Also Published As

Publication number Publication date
US10862443B2 (en) 2020-12-08
US20200059212A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN110855258A (zh) 感测晶体管的偏移添加电路
US8766671B2 (en) Load driving apparatus
EP3425795B1 (en) Class d audio amplifier with overload protection circuit
US8310296B2 (en) Driving transistor control circuit
JP5297634B2 (ja) モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ
WO2005085879A1 (ja) 電流検出回路、負荷駆動装置、及び記憶装置
JP2007060862A (ja) モータ駆動装置、方法およびそれを用いた冷却装置
US20080089532A1 (en) Circuit and Method of Reducing Pop-up Noise in a Digital Amplifier
JPH08266085A (ja) ブラシレスｄｃモータ用ステータコイル駆動回路
JP6873876B2 (ja) 駆動回路
JP6360453B2 (ja) 電力増幅装置
JP7271933B2 (ja) 絶縁ゲート型デバイス駆動装置
US20090179687A1 (en) Protected power devices
US7564275B2 (en) Switching circuit and a method of driving a load
JP2005051280A (ja) 変調システム
JP2009044304A (ja) 半導体素子制御装置
US9178451B2 (en) Controller for brushless DC motor with flexible startup and method therefor
US9178452B2 (en) Controller for brushless DC motor with low torque ripple and method therefor
US10581351B2 (en) Method to reduce the commutation loss in a motor inverter
JP2005065068A (ja) デジタル電力増幅器
WO2015110900A1 (en) Active clamp for motor driver
JP5003105B2 (ja) 電流制限回路
JP4040013B2 (ja) スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法
JP4569418B2 (ja) モータ駆動回路
JP6844388B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination