CN110854200A - N型半导体器件及其制造方法 - Google Patents

N型半导体器件及其制造方法 Download PDF

Info

Publication number
CN110854200A
CN110854200A CN201911133313.3A CN201911133313A CN110854200A CN 110854200 A CN110854200 A CN 110854200A CN 201911133313 A CN201911133313 A CN 201911133313A CN 110854200 A CN110854200 A CN 110854200A
Authority
CN
China
Prior art keywords
layer
silicon epitaxial
phosphorus
epitaxial layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911133313.3A
Other languages
English (en)
Other versions
CN110854200B (zh
Inventor
翁文寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911133313.3A priority Critical patent/CN110854200B/zh
Publication of CN110854200A publication Critical patent/CN110854200A/zh
Application granted granted Critical
Publication of CN110854200B publication Critical patent/CN110854200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Abstract

本发明公开了一种N型半导体器件，包括：栅极结构和形成在栅极结构两侧的半导体衬底中形成有嵌入式磷硅外延层；源区和漏区形成在嵌入式磷硅外延层中；在源漏区的顶部形成有第一接触孔；在第一接触孔的第一开口的底部区域形成有底部接触结构、顶部区域填充有第四金属层；底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成，第四金属层叠加在底部接触结构之上；底部接触结构为N+掺杂浓度大于嵌入式磷硅外延层的表面的N+掺杂浓度。本发明公开了一种N型半导体器件的制造方法。本发明能降低器件的源漏接触电阻和沟道电阻，提高器件性能。

Description

N型半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种N型半导体器件；本发明还涉及一种N型半导体器件的制造方法。
背景技术
如图1所示，是现有N型半导体器件的制造方法的流程图；如图2所示，是现有N型半导体器件的器件结构示意图，图1中仅显示了接触孔的开口之前的工艺结构的示意图，后续工艺结构的示意图省略；现有N型半导体器件的制造方法包括如下步骤：
步骤一、完成接触孔的开口刻蚀之前的工艺，所形成的器件结构包括：
形成于半导体衬底1表面上的栅极结构。
在所述栅极结构两侧的所述半导体衬底1中形成有嵌入式磷硅外延层9。
现有方法中，所述N型半导体器件为鳍式晶体管。
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底1刻蚀而成。
同一所述半导体衬底1上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。图2为沿其中一条所述鳍体的剖面结构图。
所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。
通常，所述栅极结构包括叠加而成的栅介质层3和栅导电材料层5。所述栅介质层3的材料包括高介电常数材料(HK)，所述栅导电材料层5为金属栅(MG)，即所述栅极结构为HKMG，在28nm以下的工艺节点中常常采用HKMG。所述金属栅的形成过程中采用了伪栅结构，所述嵌入式磷硅外延层9、所述源区和所述漏区自对准形成在所述伪栅结构的两侧，在形成所述层间膜8之后以及进行步骤二之前还包括去除所述伪栅结构，之后在所述伪栅结构的去除区域中形成所述金属栅。图2中，在所述金属栅5和所述栅介质层3之间还包括功函数层4，另外还可以包括阻挡层；在所述金属栅5的顶部还包括掩膜层6，在所述栅极结构的侧面形成有侧墙7。也能为：所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料包括高介电常数材料，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为金属栅。
所述嵌入式磷硅外延层9形成在所述栅极结构两侧的所述鳍体中。所述嵌入式磷硅外延层9填充于凹槽2中。所述凹槽2呈Σ结构。
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层9中的N+区组成。
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层9中的N+区组成。
层间膜8覆盖在所述源区、所述漏区和所述栅极结构上。
步骤二、光刻定义出所述接触孔的形成区域，对所述层间膜8进行刻蚀形成穿过所述层间膜8的所述接触孔的开口；接触孔包括位于所述源区、所述漏区和所述栅极结构的顶部的接触孔。图2中显示了位于所述源区和所述漏区顶部的第一开口10。
所述第一开口10将底部的所述嵌入式磷硅外延层9暴露出来。
步骤三、在所述开口中填充金属层形成各所述接触孔。
之后进行后续的后端制程工艺(BEOL)。
由图2所示可知，所述第一开口10的刻蚀工艺会对所述嵌入式磷硅外延层9产生损耗，这会降低所述嵌入式磷硅外延层9的体积和顶部掺杂浓度，会降低器件的源漏接触电阻以及沟道导通电阻。
发明内容
本发明所要解决的技术问题是提供一种N型半导体器件，能降低器件的源漏接触电阻。为此，本发明还提供一种N型半导体器件的制造方法。
为解决上述技术问题，本发明提供的N型半导体器件包括：
形成于半导体衬底表面上的栅极结构。
在所述栅极结构两侧的所述半导体衬底中形成有嵌入式磷硅外延层。
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层中的N+区组成。
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层中的N+区组成。
层间膜覆盖在所述源区、所述漏区和所述栅极结构上。
在所述源区和所述漏区的顶部形成有穿过所述层间膜的第一接触孔。
在所述第一接触孔包括穿过所述层间膜的第一开口，所述第一开口将底部的所述嵌入式磷硅外延层暴露出来，在所述第一开口的底部区域的所述嵌入式磷硅外延层表面形成有底部接触结构，所述第一开口的顶部区域填充有第四金属层；所述底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成，所述第四金属层叠加在所述底部接触结构之上。
所述底部接触结构为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层的表面的N+掺杂浓度。
所述第四金属层和所述底部接触结构形成肖特基接触，所述底部接触结构的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。
沟道区形成在所述嵌入式磷硅外延层之间的所述半导体衬底中，所述嵌入式磷硅外延层对所述沟道区产生拉应力，所述底部接触结构增加对所述沟道区的拉应力。
进一步的改进是，所述N型半导体器件为鳍式晶体管；
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底刻蚀而成。
进一步的改进是，所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。
所述嵌入式磷硅外延层形成在所述栅极结构两侧的所述鳍体中。
进一步的改进是，所述栅极结构包括叠加而成的栅介质层和栅导电材料层。
所述栅介质层的材料为栅氧化层；或者，所述栅介质层的材料包括高介电常数材料。
所述栅导电材料层为多晶硅栅；或者，所述栅导电材料层为金属栅。
进一步的改进是，同一所述半导体衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。
进一步的改进是，所述嵌入式磷硅外延层填充于凹槽中。
进一步的改进是，所述凹槽呈Σ结构。
进一步的改进是，所述第四金属层包括TiN和Ti叠加层以及钨层，TiN和Ti叠加层形成在所述第一开口中的顶部区域的底部表面和侧面，钨层将形成有TiN和Ti叠加层的所述第一开口中的顶部区域完全填充。
为解决上述技术问题，本发明提供的N型半导体器件的制造方法包括如下步骤：
步骤一、完成接触孔的开口刻蚀之前的工艺，所形成的器件结构包括：
形成于半导体衬底表面上的栅极结构。
在所述栅极结构两侧的所述半导体衬底中形成有嵌入式磷硅外延层。
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层中的N+区组成。
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层中的N+区组成。
层间膜覆盖在所述源区、所述漏区和所述栅极结构上。
步骤二、光刻定义出所述接触孔的形成区域，对所述层间膜进行刻蚀形成穿过所述层间膜的所述接触孔的开口；令所述源区和所述漏区的顶部的接触孔为第一接触孔，所述第一接触孔对应的开口为第一开口。
所述第一开口将底部的所述嵌入式磷硅外延层暴露出来。
步骤三、采用外延生长工艺在所述第一开口的底部区域的所述嵌入式磷硅外延层表面形成底部接触结构，所述底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成。
所述底部接触结构为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层的表面的N+掺杂浓度。
沟道区形成在所述嵌入式磷硅外延层之间的所述半导体衬底中，所述嵌入式磷硅外延层对所述沟道区产生拉应力，所述底部接触结构增加对所述沟道区的拉应力。
步骤四、在所述第一开口的顶部区域填充第四金属层；所述第四金属层叠加在所述底部接触结构之上。
所述第四金属层和所述底部接触结构形成肖特基接触，所述底部接触结构的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。
进一步的改进是，所述N型半导体器件为鳍式晶体管。
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由对所述半导体衬底刻蚀而成。
进一步的改进是，所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。
所述嵌入式磷硅外延层形成在所述栅极结构两侧的所述鳍体中。
进一步的改进是，所述栅极结构包括叠加而成的栅介质层和栅导电材料层。
所述栅介质层的材料为栅氧化层；或者，所述栅介质层的材料包括高介电常数材料。
所述栅导电材料层为多晶硅栅。
或者，所述栅导电材料层为金属栅，所述金属栅的形成过程中采用了伪栅结构，所述嵌入式磷硅外延层、所述源区和所述漏区自对准形成在所述伪栅结构的两侧，在形成所述层间膜之后以及进行步骤二之前还包括去除所述伪栅结构，之后在所述伪栅结构的去除区域中形成所述金属栅。
进一步的改进是，同一所述半导体衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。
进一步的改进是，所述嵌入式磷硅外延层填充于凹槽中。
进一步的改进是，所述第四金属层包括TiN和Ti叠加层以及钨层，步骤四包括如下分步骤：
在所述第一开口中的顶部区域的底部表面和侧面形成TiN和Ti叠加层。
形成钨层将形成有TiN和Ti叠加层的所述第一开口中的顶部区域完全填充。
本发明从降低器件的源漏接触电阻出发，在源漏区即源区和漏区顶部对应的第一接触孔的第一开口的底部区域增加了由磷重掺杂的磷硅外延层或碳磷硅外延层组成的底部接触结构，底部接触结构能在解决本发明的技术问题的同时还能取得意向不到的技术效果，现说明如下：
底部接触结构能实现独立于嵌入式磷硅外延层的掺杂浓度，故能使底部接触结构为N+掺杂且掺杂浓度大于嵌入式磷硅外延层的表面的N+掺杂浓度；而在现有技术中，受到第一开口的刻蚀的影响，嵌入式磷硅外延层的顶部会产生损耗，嵌入式磷硅外延层的顶部表面的掺杂浓度会降低，故本发明能提高嵌入式磷硅外延层顶部表面的掺杂浓度，从而能降低接触电阻。同时，本发明的第一接触孔中的第四金属层和底部接触结构会形成肖特基接触，底部接触结构的N+掺杂结构使肖特基接触中的耗尽层宽度降低从而降低肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。
另外，现有技术中，嵌入式磷硅外延层的顶部产生损耗之后，体积会变小，对沟道区的应力也会变小；而本发明的底部接触结构则会增加整个外延层的体积，使整个外延层的体积不受接触孔的开口刻蚀工艺的影响，不仅不会降低对沟道区的拉应力，而且还会增加对沟道区的拉应力，这样能降低沟道电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有N型半导体器件的制造方法的流程图；
图2是现有N型半导体器件的器件结构示意图；
图3是本发明实施例N型半导体器件的器件结构示意图；
图4A是现有N型半导体器件的第一接触孔底部的肖特基接触的能带图；
图4B是本发明实施例N型半导体器件的第一接触孔底部的肖特基接触的能带图；
图5是本发明实施例N型半导体器件的制造方法的流程图。
具体实施方式
如图3所示，是本发明实施例N型半导体器件的器件结构示意图，图3中仅显示了接触孔的开口之前的工艺结构的示意图，后续工艺结构的示意图省略；如图4B所示，是本发明实施例N型半导体器件的第一接触孔底部的肖特基接触的能带图；本发明实施例N型半导体器件包括：
形成于半导体衬底1表面上的栅极结构。
在所述栅极结构两侧的所述半导体衬底1中形成有嵌入式磷硅外延层9。
本发明实施例中，所述N型半导体器件为鳍式晶体管。
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底1刻蚀而成。
同一所述半导体衬底1上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。图3为沿其中一条所述鳍体的剖面结构图。
所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。
所述栅极结构包括叠加而成的栅介质层3和栅导电材料层5。本发明实施例中，所述栅介质层3的材料包括高介电常数材料；所述栅导电材料层5为金属栅，即所述栅极结构为HKMG，在28nm以下的工艺节点中常常采用HKMG。图3中，在所述金属栅5和所述栅介质层3之间还包括功函数层4，另外还可以包括阻挡层；在所述金属栅5的顶部还包括掩膜层6，在所述栅极结构的侧面形成有侧墙7。
在其他实施例中也能为：所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料包括高介电常数材料，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为金属栅。
所述嵌入式磷硅外延层9形成在所述栅极结构两侧的所述鳍体中。所述嵌入式磷硅外延层9填充于凹槽2中。所述凹槽2呈Σ结构。
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层9中的N+区组成。
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层9中的N+区组成。
层间膜8覆盖在所述源区、所述漏区和所述栅极结构上。
在所述源区和所述漏区的顶部形成有穿过所述层间膜8的第一接触孔。
在所述第一接触孔包括穿过所述层间膜8的第一开口10，所述第一开口10将底部的所述嵌入式磷硅外延层9暴露出来，在所述第一开口10的底部区域的所述嵌入式磷硅外延层9表面形成有底部接触结构11，所述第一开口10的顶部区域填充有第四金属层；所述底部接触结构11由磷重掺杂的磷硅外延层或碳磷硅外延层组成，所述第四金属层叠加在所述底部接触结构11之上。
所述底部接触结构11为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层9的表面的N+掺杂浓度。
所述第四金属层包括TiN和Ti叠加层以及钨层，TiN和Ti叠加层形成在所述第一开口10中的顶部区域的底部表面和侧面，钨层将形成有TiN和Ti叠加层的所述第一开口10中的顶部区域完全填充。
所述第四金属层和所述底部接触结构11形成肖特基接触，所述底部接触结构11的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。相结合图4A和图4B说明如下：
如图4B所示，实线101表示所述所述底部接触结构11的价带曲线，实线102为所述第四金属层的费米能级线。
如图4A所示，实线101表示现有器件中未形成所述底部接触结构11时所述嵌入式磷硅外延层9的价带曲线，这是因为，肖特基接触时直接由所述第四金属层和所述嵌入式磷硅外延层9接触形成。
由于所述嵌入式磷硅外延层9的掺杂浓度低于所述底部接触结构11，故图图4A中的肖特基接触中位于所述嵌入式磷硅外延层9的耗尽层宽度d2会大于图4B中肖特基接触中位于所述底部接触结构11的耗尽层宽度d1，这会使得本发明实施例中的肖特基接触的势垒高度会降低。SBH表示肖特基接触的势垒高度，SBH1为本发明实施例器件的肖特基接触的势垒高度，SBH2为现有器件的肖特基接触的势垒高度，可以看出，SBH1低于SBH2，所以本发明实施例的肖特基接触得到降低。为了便于比较：图4A中也标出了耗尽宽度d1处对应的势垒高度即SBH1，可以看出SBH1低于SBH2，这会降低肖特基接触电阻从降低源漏接触电阻。而随着器件尺寸缩小，源漏接触电阻在整个器件的导通电阻的比重增加，故本发明实施例能很好的降低器件的导通电阻。
沟道区形成在所述嵌入式磷硅外延层9之间的所述半导体衬底1中，所述嵌入式磷硅外延层9对所述沟道区产生拉应力，所述底部接触结构11增加对所述沟道区的拉应力。
本发明实施例从降低器件的源漏接触电阻出发，在源漏区即源区和漏区顶部对应的第一接触孔的第一开口10的底部区域增加了由磷重掺杂的磷硅外延层或碳磷硅外延层组成的底部接触结构11，底部接触结构11能在解决本发明的技术问题的同时还能取得意向不到的技术效果，现说明如下：
底部接触结构11能实现独立于嵌入式磷硅外延层9的掺杂浓度，故能使底部接触结构11为N+掺杂且掺杂浓度大于嵌入式磷硅外延层9的表面的N+掺杂浓度；而在现有技术中，受到第一开口10的刻蚀的影响，嵌入式磷硅外延层9的顶部会产生损耗，嵌入式磷硅外延层9的顶部表面的掺杂浓度会降低，故本发明实施例能提高嵌入式磷硅外延层9顶部表面的掺杂浓度，从而能降低接触电阻。同时，本发明实施例中，第一接触孔中的第四金属层和底部接触结构11会形成肖特基接触，底部接触结构11的N+掺杂结构使肖特基接触中的耗尽层宽度降低从而降低肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。
另外，现有技术中，嵌入式磷硅外延层9的顶部产生损耗之后，体积会变小，对沟道区的应力也会变小；而本发明实施例的底部接触结构11则会增加整个外延层的体积，使整个外延层的体积不受接触孔的开口刻蚀工艺的影响，不仅不会降低对沟道区的拉应力，而且还会增加对沟道区的拉应力，这样能降低沟道电阻。
如图5所示，是本发明实施例N型半导体器件的制造方法的流程图；本发明实施例N型半导体器件的制造方法包括如下步骤：
步骤一、完成接触孔的开口刻蚀之前的工艺，所形成的器件结构包括：
形成于半导体衬底1表面上的栅极结构。
在所述栅极结构两侧的所述半导体衬底1中形成有嵌入式磷硅外延层9。
本发明实施例方法中，所述N型半导体器件为鳍式晶体管。
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底1刻蚀而成。
同一所述半导体衬底1上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。图3为沿其中一条所述鳍体的剖面结构图。
所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。
本发明实施例方法中，所述栅极结构包括叠加而成的栅介质层3和栅导电材料层5。所述栅介质层3的材料包括高介电常数材料。所述栅导电材料层5为金属栅，所述金属栅的形成过程中采用了伪栅结构，所述嵌入式磷硅外延层9、所述源区和所述漏区自对准形成在所述伪栅结构的两侧，在形成所述层间膜8之后以及进行步骤二之前还包括去除所述伪栅结构，之后在所述伪栅结构的去除区域中形成所述金属栅。图3中，在所述金属栅5和所述栅介质层3之间还包括功函数层4，另外还可以包括阻挡层；在所述金属栅5的顶部还包括掩膜层6，在所述栅极结构的侧面形成有侧墙7。在其他实施例方法中也能为：所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料包括高介电常数材料，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为金属栅。
所述嵌入式磷硅外延层9形成在所述栅极结构两侧的所述鳍体中。所述嵌入式磷硅外延层9填充于凹槽2中。所述凹槽2呈Σ结构。
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层9中的N+区组成。
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层9中的N+区组成。
层间膜8覆盖在所述源区、所述漏区和所述栅极结构上。
步骤二、光刻定义出所述接触孔的形成区域，对所述层间膜8进行刻蚀形成穿过所述层间膜8的所述接触孔的开口；令所述源区和所述漏区的顶部的接触孔为第一接触孔，所述第一接触孔对应的开口为第一开口10。
所述第一开口10将底部的所述嵌入式磷硅外延层9暴露出来。
所述接触孔还包括位于所述栅极结构顶部的接触孔，所述栅极结构顶部的接触孔及其开口在图3中未示出。
步骤三、采用外延生长工艺在所述第一开口10的底部区域的所述嵌入式磷硅外延层9表面形成底部接触结构11，所述底部接触结构11由磷重掺杂的磷硅外延层或碳磷硅外延层组成。
所述底部接触结构11为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层9的表面的N+掺杂浓度。
沟道区形成在所述嵌入式磷硅外延层9之间的所述半导体衬底1中，所述嵌入式磷硅外延层9对所述沟道区产生拉应力，所述底部接触结构11增加对所述沟道区的拉应力。
步骤四、在所述第一开口10的顶部区域填充第四金属层；所述第四金属层叠加在所述底部接触结构11之上。
所述第四金属层包括TiN和Ti叠加层以及钨层，步骤四包括如下分步骤：
在所述第一开口10中的顶部区域的底部表面和侧面形成TiN和Ti叠加层；
形成钨层将形成有TiN和Ti叠加层的所述第一开口10中的顶部区域完全填充。
所述第四金属层和所述底部接触结构11形成肖特基接触，所述底部接触结构11的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。
之后进行后续的BEOL。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种N型半导体器件，其特征在于，包括：
形成于半导体衬底表面上的栅极结构；
在所述栅极结构两侧的所述半导体衬底中形成有嵌入式磷硅外延层；
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层中的N+区组成；
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层中的N+区组成；
层间膜覆盖在所述源区、所述漏区和所述栅极结构上；
在所述源区和所述漏区的顶部形成有穿过所述层间膜的第一接触孔；
在所述第一接触孔包括穿过所述层间膜的第一开口，所述第一开口将底部的所述嵌入式磷硅外延层暴露出来，在所述第一开口的底部区域的所述嵌入式磷硅外延层表面形成有底部接触结构，所述第一开口的顶部区域填充有第四金属层；所述底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成，所述第四金属层叠加在所述底部接触结构之上；
所述底部接触结构为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层的表面的N+掺杂浓度；
所述第四金属层和所述底部接触结构形成肖特基接触，所述底部接触结构的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻；
沟道区形成在所述嵌入式磷硅外延层之间的所述半导体衬底中，所述嵌入式磷硅外延层对所述沟道区产生拉应力，所述底部接触结构增加对所述沟道区的拉应力。
2.如权利要求1所述的N型半导体器件，其特征在于：所述N型半导体器件为鳍式晶体管；
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底刻蚀而成。
3.如权利要求2所述的N型半导体器件，其特征在于：所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面；
所述嵌入式磷硅外延层形成在所述栅极结构两侧的所述鳍体中。
4.如权利要求3所述的N型半导体器件，其特征在于：所述栅极结构包括叠加而成的栅介质层和栅导电材料层；
所述栅介质层的材料为栅氧化层；或者，所述栅介质层的材料包括高介电常数材料；
所述栅导电材料层为多晶硅栅；或者，所述栅导电材料层为金属栅。
5.如权利要求2所述的N型半导体器件，其特征在于：同一所述半导体衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。
6.如权利要求3所述的N型半导体器件，其特征在于：所述嵌入式磷硅外延层填充于凹槽中。
7.如权利要求6所述的N型半导体器件，其特征在于：所述凹槽呈Σ结构。
8.如权利要求1所述的N型半导体器件，其特征在于：所述第四金属层包括TiN和Ti叠加层以及钨层，TiN和Ti叠加层形成在所述第一开口中的顶部区域的底部表面和侧面，钨层将形成有TiN和Ti叠加层的所述第一开口中的顶部区域完全填充。
9.一种N型半导体器件的制造方法，其特征在于，包括如下步骤：
步骤一、完成接触孔的开口刻蚀之前的工艺，所形成的器件结构包括：
形成于半导体衬底表面上的栅极结构；
在所述栅极结构两侧的所述半导体衬底中形成有嵌入式磷硅外延层；
源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层中的N+区组成；
漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层中的N+区组成；
层间膜覆盖在所述源区、所述漏区和所述栅极结构上；
步骤二、光刻定义出所述接触孔的形成区域，对所述层间膜进行刻蚀形成穿过所述层间膜的所述接触孔的开口；令所述源区和所述漏区的顶部的接触孔为第一接触孔，所述第一接触孔对应的开口为第一开口；
所述第一开口将底部的所述嵌入式磷硅外延层暴露出来；
步骤三、采用外延生长工艺在所述第一开口的底部区域的所述嵌入式磷硅外延层表面形成底部接触结构，所述底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成；
所述底部接触结构为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层的表面的N+掺杂浓度；
沟道区形成在所述嵌入式磷硅外延层之间的所述半导体衬底中，所述嵌入式磷硅外延层对所述沟道区产生拉应力，所述底部接触结构增加对所述沟道区的拉应力；
步骤四、在所述第一开口的顶部区域填充第四金属层；所述第四金属层叠加在所述底部接触结构之上；
所述第四金属层和所述底部接触结构形成肖特基接触，所述底部接触结构的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度，并从而降低所述第一接触孔的接触电阻。
10.如权利要求9所述的N型半导体器件的制造方法，其特征在于：所述N型半导体器件为鳍式晶体管；
所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由对所述半导体衬底刻蚀而成。
11.如权利要求10所述的N型半导体器件的制造方法，其特征在于：所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面；
所述嵌入式磷硅外延层形成在所述栅极结构两侧的所述鳍体中。
12.如权利要求11所述的N型半导体器件的制造方法，其特征在于：所述栅极结构包括叠加而成的栅介质层和栅导电材料层；
所述栅介质层的材料为栅氧化层；或者，所述栅介质层的材料包括高介电常数材料；
所述栅导电材料层为多晶硅栅；
或者，所述栅导电材料层为金属栅，所述金属栅的形成过程中采用了伪栅结构，所述嵌入式磷硅外延层、所述源区和所述漏区自对准形成在所述伪栅结构的两侧，在形成所述层间膜之后以及进行步骤二之前还包括去除所述伪栅结构，之后在所述伪栅结构的去除区域中形成所述金属栅。
13.如权利要求10所述的N型半导体器件的制造方法，其特征在于：同一所述半导体衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。
14.如权利要求11所述的N型半导体器件的制造方法，其特征在于：所述嵌入式磷硅外延层填充于凹槽中。
15.如权利要求9所述的N型半导体器件的制造方法，其特征在于：所述第四金属层包括TiN和Ti叠加层以及钨层，步骤四包括如下分步骤：
在所述第一开口中的顶部区域的底部表面和侧面形成TiN和Ti叠加层；
形成钨层将形成有TiN和Ti叠加层的所述第一开口中的顶部区域完全填充。
CN201911133313.3A 2019-11-19 2019-11-19 N型半导体器件及其制造方法 Active CN110854200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911133313.3A CN110854200B (zh) 2019-11-19 2019-11-19 N型半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911133313.3A CN110854200B (zh) 2019-11-19 2019-11-19 N型半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110854200A true CN110854200A (zh) 2020-02-28
CN110854200B CN110854200B (zh) 2023-04-07

Family

ID=69602285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911133313.3A Active CN110854200B (zh) 2019-11-19 2019-11-19 N型半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110854200B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738050A (zh) * 2004-08-20 2006-02-22 株式会社东芝 半导体器件及其制造方法
US20090194816A1 (en) * 2008-02-01 2009-08-06 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN102214608A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738050A (zh) * 2004-08-20 2006-02-22 株式会社东芝 半导体器件及其制造方法
US20090194816A1 (en) * 2008-02-01 2009-08-06 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN102214608A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN110854200B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US9953969B2 (en) Semiconductor power device having shielded gate structure and ESD clamp diode manufactured with less mask process
JP5530602B2 (ja) 半導体装置およびその製造方法
KR101398749B1 (ko) 저저항 게이트를 포함하는 전력 모스펫 응용제품 및 그 제조 방법
US20180175168A1 (en) Vertical Power MOSFET and Methods for Forming the Same
US8723254B2 (en) Semiconductor device and manufacturing method thereof
US11862476B2 (en) Method of forming a semiconductor device including an active region with variable atomic concentration of oxide semiconductor material
US9722071B1 (en) Trench power transistor
CN110767748B (zh) 半导体结构及其形成方法
JP2591927B2 (ja) Ｄｒａｍセルの製造方法
JP2015046444A (ja) 半導体装置
US7176521B2 (en) Power semiconductor device
CN103377948A (zh) 半导体器件制造方法
CN111223931B (zh) 沟槽mosfet及其制造方法
CN108389897B (zh) 栅极侧墙及其形成方法
CN110854200B (zh) N型半导体器件及其制造方法
US20220020854A1 (en) Semiconductor device and method for manufacturing same
CN110838521B (zh) P型半导体器件及其制造方法
CN111261702A (zh) 沟槽型功率器件及其形成方法
KR102453508B1 (ko) 스페이서 내에 에어 보이드를 갖는 반도체 디바이스
CN107275333B (zh) Sonos非挥发性存储器工艺中的dmos器件及制造方法
JP2009267029A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN111430461A (zh) 半导体结构及其形成方法
US20240014280A1 (en) Semiconductor structure and method for forming the same
KR20180138402A (ko) 반도체 장치 및 그 제조 방법
CN112103249B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant