CN110838499A - 图像传感器及其形成方法 - Google Patents

图像传感器及其形成方法 Download PDF

Info

Publication number
CN110838499A
CN110838499A CN201910750283.4A CN201910750283A CN110838499A CN 110838499 A CN110838499 A CN 110838499A CN 201910750283 A CN201910750283 A CN 201910750283A CN 110838499 A CN110838499 A CN 110838499A
Authority
CN
China
Prior art keywords
trench isolation
backside
substrate
image sensor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910750283.4A
Other languages
English (en)
Other versions
CN110838499B (zh
Inventor
吴尉壮
杨敦年
洪丰基
刘人诚
施俊吉
周耕宇
江彦廷
杨明宪
陈春元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/521,876 external-priority patent/US11211419B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110838499A publication Critical patent/CN110838499A/zh
Application granted granted Critical
Publication of CN110838499B publication Critical patent/CN110838499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请的各个实施例针对包括用以增强性能的复合背照式(CBSI)结构的图像传感器。在一些实施例中，第一沟槽隔离结构延伸到衬底的背侧至第一深度并且包括一对第一沟槽隔离段。光电探测器位于衬底中、第一沟槽隔离段之间并且邻接所述第一沟槽隔离段。第二沟槽隔离结构位于第一沟槽隔离段之间并且延伸到衬底的背侧中至小于第一深度的第二深度。第二沟槽隔离结构包括一对第二沟槽隔离段。吸收增强结构位于光电探测器上面、第二沟槽隔离段之间，并且凹进至半导体衬底的背侧。吸收增强结构和第二沟槽隔离结构共同限定CBSI结构。本发明的实施例还涉及形成图像传感器的方法。

Description

图像传感器及其形成方法
技术领域
本发明的实施例涉及图像传感器及其形成方法。
背景技术
具有图像传感器的集成电路(IC)用于各种现代电子器件，诸如例如照相机和手机。近年来，互补金属氧化物半导体(CMOS)图像传感器已经开始广泛使用，主要取代电荷耦合器件(CCD)图像传感器。与CCD图像传感器相比，CMOS图像传感器由于低功耗、小尺寸、快速数据处理、直接数据输出和低制造成本而受到青睐。一种类型的CMOS图像传感器是背照式(BSI)CMOS图像传感器。
发明内容
本发明的实施例提供了一种图像传感器包括：衬底；第一沟槽隔离结构，延伸到所述衬底的背侧至第一深度并且包括一对第一沟槽隔离段；光电探测器，位于所述衬底中、所述第一沟槽隔离段之间并且邻接所述第一沟槽隔离段；第二沟槽隔离结构，位于所述第一沟槽隔离段之间，其中，所述第二沟槽隔离结构延伸到所述衬底的背侧至小于所述第一深度的第二深度，并且包括一对第二沟槽隔离段；以及吸收增强结构，位于所述光电探测器上面和所述第二沟槽隔离段之间，其中，所述吸收增强结构凹进至所述衬底的背侧。
本发明的另一实施例提供了一种图像传感器，包括：衬底；第一沟槽隔离结构，延伸到所述衬底的背侧至第一深度并且包括一对第一沟槽隔离段；光电探测器，位于衬底中、所述沟槽隔离段之间并且靠近所述沟槽隔离段；以及介电结构，位于所述衬底的背侧表面上，其中，所述介电结构突出到所述背侧表面中至小于所述第一深度的第二深度，并且其中，所述介电结构具有位于所述光电探测器上面并且从所述背侧表面倾斜到所述背侧和所述第二深度之间的中点的倾斜侧壁。
本发明的又一实施例提供了一种形成图像传感器的方法，所述方法包括：在衬底中形成光电探测器；对所述衬底的背侧实施第一蚀刻以形成位于所述光电探测器上面并且具有倾斜侧壁的吸收增强开口(AEO)；对所述衬底的背侧实施第二蚀刻以形成邻接所述吸收增强开口的第一隔离沟槽(FIT)；对所述衬底的背侧实施第三蚀刻以形成延伸到所述衬底的背侧的深度大于所述第一隔离沟槽的第二隔离沟槽(SIT)，并且其中，所述第二隔离沟槽包括相对的段，所述光电探测器、所述AEO和所述第一隔离沟槽夹在所述相对的段之间；以及用介电材料填充所述吸收增强开口、所述第一隔离沟槽和所述第二隔离沟槽。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B示出了包括复合背照式(CBSI)结构以增强性能的图像传感器的各个实施例的截面图。
图2A至图2D示出了图1A和图1B中的CBSI结构的各个实施例的顶部布局。
图3A和图3B示出了图1A和图1B的图像传感器的一些可选实施例的截面图，其中，图像传感器包括复合栅格。
图4A和图4B示出了图1A和图1B的图像传感器的一些可选实施例的截面图，其中，像素内沟槽隔离结构邻接并且从吸收增强结构的外边缘偏移。
图5示出了图4A和图4B中的CBSI结构的一些实施例的顶部布局。
图6A和图6B示出了图4A和图4B的图像传感器的一些可选实施例的截面图，其中，图像传感器包括复合栅格。
图7示出了图1A的图像传感器的一些可选实施例的截面图，其中，像素内沟槽隔离结构与吸收增强结构间隔开。
图8示出了图7中的CBSI结构的一些实施例的顶部布局。
图9示出了图7的图像传感器的一些可选实施例的截面图，其中，每个吸收增强结构包括多个突起。
图10示出了图7的图像传感器的一些可选实施例的截面图，其中，图像传感器包括复合栅格。
图11A和图11B示出了图1A的图像传感器的各个可选实施例的截面图，其中，像素内沟槽隔离结构具有柱状轮廓并且定位在吸收增强结构的中心。
图12示出了图11A和图11B中的CBSI结构的一些实施例的顶部布局。
图13示出了图11A的图像传感器的一些可选实施例的截面图，其中，CBSI结构的每个包括多个吸收增强结构和多个像素内沟槽隔离结构。
图14A和图14B示出了图11A和图11B的图像传感器的一些可选实施例的截面图，其中，图像传感器包括复合栅格。
图15示出了包括CBSI结构以增强性能的3D BSI图像传感器的一些实施例的截面图。
图16至图20示出了用于形成包括CBSI结构的图像传感器的方法的一些实施例的截面图。
图21示出了图16至图20的方法的一些实施例的框图。
图22至图28示出了用于形成包括CBSI结构的图像传感器的方法的一些可选实施例的截面图，其中，图像传感器还包括复合栅格。
图29示出了图22至图28的方法的一些实施例的框图。
图30至图46示出了用于形成包括CBSI结构以增强性能的3D BSI图像传感器的方法的一些实施例的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
互补金属氧化物半导体(CMOS)图像传感器包括半导体衬底，并且还包括位于半导体衬底中的像素传感器阵列。像素传感器包括掩埋在半导体衬底中的相应光电探测器，并且还包括布置在半导体衬底的表面上的相应像素晶体管。光电探测器被配置成吸收入射辐射并且生成对应于入射辐射的电信号。
由于半导体工业中单晶硅晶圆的低成本和普遍性，半导体衬底通常(但不总是)是单晶硅或包括单晶硅。然而，单晶硅对于高波长辐射具有低吸收系数，其包括但不限于近红外辐射(NIR)和红外辐射。因此，光电探测器对于高波长辐射具有低的量子效率，并且CMOS图像传感器可能不适合用于高波长辐射。此外，半导体工业不断努力减小像素间距并且增加像素密度。然而，随着像素间距减小，光学性能因为像素传感器具有减小的辐射吸收面积而降低。因此，半导体工业趋向于加剧与基于单晶硅的CMOS图像传感器相关的挑战的方向。
本申请的各个实施例针对图像传感器，其包括多个像素传感器，该像素传感器具有用于增强性能的复合背照式(CBSI)结构。在一些实施例中，图像传感器包括衬底、第一沟槽隔离结构、光电探测器、第二沟槽隔离结构和吸收增强结构。第一沟槽隔离结构延伸到衬底的背侧至第一深度并且包括一对第一沟槽隔离段。光电探测器位于衬底中、第一沟槽隔离段之间并且邻接第一沟槽隔离段。第二沟槽隔离结构位于第一沟槽隔离段之间并且延伸到衬底的背侧中至小于第一深度的第二深度。第二沟槽隔离结构包括一对第二沟槽隔离段。吸收增强结构位于光电探测器上面、第二沟槽隔离段之间，并且凹进至半导体衬底的背侧。吸收增强结构和第二沟槽隔离结构共同限定CBSI结构。
CBSI结构允许辐射无阻碍地进入衬底，并且一旦辐射进入衬底就用作辐射的反射器。例如，这可以通过在CBSI结构是或包括折射率小于衬底的材料的实施例中通过全内反射(TIR)来实现。通过反射辐射，第二沟槽隔离结构防止辐射从光电探测器传递到相邻的光电探测器，从而减少串扰。此外，第二沟槽隔离结构将辐射反射回光电探测器，并且因此增加辐射的吸收。吸收增强结构类似地将辐射反射回光电探测器并且因此增加辐射的吸收。然而，吸收增强结构聚焦在已经穿过衬底而未被吸收并且已经反射回衬底背侧(例如，通过下面的互连结构)的部分辐射上。吸收增强结构的成角度的侧壁可以例如增加TIR的可能性，从而提高反射率并且增加反射到光电探测器的辐射量。
参考图1A，提供了包括用于改善图像性能的CBSI结构102的图像传感器的一些实施例的截面图100A。图像传感器可以是例如背照式(BSI)CMOS图像传感器或一些其它合适的图像传感器。多个像素传感器104位于半导体衬底106的前侧106f上，并且像素传感器104包括半导体衬底106中的各个光电探测器108。半导体衬底106可以是或包括例如体硅衬底、绝缘体上硅(SOI)衬底或一些其它合适的半导体衬底。像素传感器104可以是例如有源像素传感器(APS)或一些其它合适的像素传感器，并且光电探测器108可以是或包括例如光电二极管或一些其它合适的光电探测器。在一些实施例中，像素传感器104的间距P为约0.5-4.4微米、约0.4-2.45微米或约2.45-4.4微米。在一些实施例中，像素传感器104的宽度Wp为约0.8微米、0.9微米、1微米、1.1微米或约0.8-1.1微米。然而，其它间距和/或宽度适合于像素传感器104。
CBSI结构102对于像素传感器104是独立的，并且位于半导体衬底106的背侧106b上的像素传感器104上面。此外，CBSI结构102是半导体衬底106的背侧106b上的背侧介电层110的一部分，并且包括单独的吸收增强结构112和单独的像素内沟槽隔离结构114。出于说明的目的，改变了吸收增强结构112、像素内沟槽隔离结构114和背侧介电层110的其余部分之间散列。虽然散列发生变化，但是应该理解，吸收增强结构112和像素内沟槽隔离结构114仍然是背侧介电层110的一部分。背侧介电层110可以是或包括例如氧化硅、高k电介质、一些其它合适的电介质或前述的任何组合。高k电介质可以是例如介电常数大于约3.9、10或20的电介质。
吸收增强结构112突出到半导体衬底106的背侧106b中并且具有成角度的侧壁。在一些实施例中，吸收增强结构112邻接光电探测器108和/或具有三角形的底部轮廓。然而，其它底部轮廓也是合适的。像素内沟槽隔离结构114邻接吸收增强结构112并且突出到半导体衬底106的背侧106b中至第一深度D1。第一深度D1可以是例如0.1-3.0微米、约0.10-1.55微米、约1.55-3.0微米、约0.5微米或约0.55微米。然而，其它合适的值也适用于第一深度D1。像素内沟槽隔离结构114包括单独对的像素内沟槽隔离段(未单独标记)，并且吸收增强结构112在相应对的像素内沟槽隔离段之间。
像素间沟槽隔离结构116将像素传感器104彼此分隔开，并且是背侧介电层110的一部分。此外，像素间沟槽隔离结构116突出到半导体衬底106的背侧106b中至第二深度D2。第二深度D2大于第一深度D1，并且可以是例如约1-5微米、约1-3微米、约3-5微米、约1.5微米或约2微米。然而，其它合适的值适用于第二深度D2。
在图像传感器的操作期间，图像传感器从半导体衬底106的背侧106b接收辐射118。辐射118可以是或包括例如高波长辐射或其它合适的辐射。高波长辐射包括850纳米辐射和940纳米辐射(统称为NIR辐射)和/或波长超过约850或940纳米的辐射。辐射118照射在光电探测器108上并且由光电探测器108吸收，从而生成允许成像的电信号。CBSI结构102和像素间沟槽隔离结构116减少像素传感器104之间的串扰并且增加辐射118的吸收，从而提高了图像传感器的量子效率和性能。假设像素传感器104的宽度Wp为约1微米，模拟表明，与没有像素内沟槽隔离结构114的图像传感器相比，对于850纳米辐射和940纳米辐射，CBSI结构102可以例如分别提高约3.3％和约0.3％的量子效率。
CBSI结构102允许辐射118无阻碍地进入半导体衬底106，并且一旦辐射118进入半导体衬底106就用作辐射118的反射器。例如，这可以通过CBSI结构102是或包括折射率小于半导体衬底106的折射率的材料的实施例中的TIR实现。例如，CBSI结构102可以是或包括氧化硅，并且半导体衬底106可以是或包括单晶硅，因为氧化硅的折射率小于单晶硅的折射率。根据斯内尔定律，对于辐射118从半导体衬底106行进到CBSI结构102的部分，在CBSI结构102处发生TIR，但是对于辐射118从CBSI结构102行进到半导体衬底106的部分，则不会发生TIR。
通过反射辐射118，像素内沟槽隔离结构114防止辐射118在像素传感器104之间通过并且因此减少串扰。此外，像素内沟槽隔离结构114将辐射118反射回光电探测器108，并且因此增加辐射118的吸收。吸收增强结构112类似地将辐射118反射回光电探测器108，并且因此增加辐射118的吸收。然而，吸收增强结构112聚焦在辐射118的已经穿过半导体衬底106而未被吸收并且已经从下面的互连结构(未示出)反射回半导体衬底106的背侧106b的部分上。吸收增强结构112的倾斜侧壁可以例如增加辐射118的这些部分的TIR的可能性。
在一些实施例中，半导体衬底106包括沿着半导体衬底106的背侧106b的纳米多孔层106np，以进一步增强辐射118的吸收。纳米多孔层106np相对于半导体衬底106的其余部分具有相对高浓度的纳米孔，并且可以是或包括例如纳米多孔硅或一些其它合适的材料。高浓度的纳米孔有效地降低了纳米多孔层106np的带隙并且因此增加了半导体衬底106的沿着半导体衬底106的背侧106b和吸收增强结构112处的吸收系数。
类似于CBSI结构102，像素间沟槽隔离结构116用作辐射118的反射器。例如，反射率可以通过像素间沟槽隔离结构116是或包括折射率小于半导体衬底106的折射率的材料的实施例中的TIR实现。附加地或可选地，可以通过反射材料(例如，金属或一些其它合适的反射材料)来实现反射。通过反射辐射118，像素间沟槽隔离结构116防止辐射118在像素传感器104之间通过并且因此减少串扰。此外，像素间沟槽隔离结构116将辐射118反射回光电探测器108并且因此增加辐射118的吸收。
在一些实施例中，滤色器120和/或微透镜122堆叠件在像素传感器104和背侧介电层110上方。为了便于说明，仅一些滤色器120标记为120，并且仅一些微透镜122标记为122。滤色器120透射辐射118的指定波长同时阻挡辐射118的未指定波长。例如，滤色器120中的一个可以透射红色波长的辐射同时阻挡蓝色波长的辐射，而另一个滤色器120可以透射蓝色波长的辐射同时阻挡红色波长的辐射。微透镜122将辐射118聚焦在光电探测器108上，并且因此增强辐射118的吸收。
参考图1B，提供了图1A的图像传感器的一些可选实施例的截面图100B，其中，吸收增强结构112的底部轮廓是平坦的。然而，其它轮廓是可接受的。
参考图2A，提供了图1A和图1B中的任何一个CBSI结构102的一些实施例的顶部布局200A。图1A和图1B中的CBSI结构的截面图可以例如沿着线A截取。为清楚起见，顶部布局200A分别示出了吸收增强结构112和像素内沟槽隔离结构114，并且进一步示出了吸收增强结构112和像素内沟槽隔离结构114的组合。应该理解，它是对应于图1A和图1B中的CBSI结构102的组合。
像素内沟槽隔离结构114具有方环形布局，并且吸收增强结构112具有菱形布局。但是，其它布局是可接受的。在一些实施例中，像素内沟槽隔离结构114的宽度Wti为约0.05-1.00微米、约0.05-0.5微米、约0.5-1.0微米、约0.17微米或约0.12微米。在一些实施例中，吸收增强结构112的宽度Wae为约0.05-1.0微米、约0.05-0.5微米、约0.5-1.0微米。然而，其它合适的值也适用于宽度Wti、Wae。
参考图2B至图2D，提供了图2A的CBSI结构102的各个可选实施例的顶部布局200B至200D。像素内沟槽隔离结构114在图2B中具有菱形环形布局，并且像素内沟槽隔离结构114在图2C和图2D中具有不同的十字形布局。然而，附加布局是可接受的。
参考图3A，提供了图1A的图像传感器的一些可选实施例的截面图300A，其中，图像传感器包括位于半导体衬底106的背侧106b上的复合栅格302。复合栅格302容纳滤色器120，并且微透镜122位于滤色器120和复合栅格302上面。复合栅格302包括金属栅格304、介电栅格306和硬掩模栅格308。在可选实施例中，省略硬掩模栅格308。介电栅格306位于金属栅格304上面，并且硬掩模栅格308位于介电栅格306上面。
金属层312、背侧介电层314和硬掩模层316分别限定金属栅格304、介电栅格306和硬掩模栅格308。金属层312可以是或包括例如钨、铝铜、氮化钛、一些其它合适的金属或者前述的任何组合。在一些实施例中，金属层312包括氮化钛层，并且还包括位于氮化钛层上面的钨层。在可选实施例中，金属层312包括顶部氮化钛层和底部氮化钛层，并且还包括位于顶部和底部氮化钛层之间的铝铜层。在可选实施例中，金属层312包括顶部氮化钛层和铝铜层，但不包括底部氮化钛层。背侧介电层314可以是或包括例如氧化硅和/或一些其它合适的电介质。硬掩模层316可以是或包括例如氮化硅和/或一些其它合适的电介质。
第一背侧衬垫318和第二背侧衬垫320内衬在背侧介电层314的下侧并且布置成使得第二背侧衬垫320位于第一背侧衬垫318和背侧介电层314之间。此外，第一背侧衬垫318和第二背侧衬垫320将背侧介电层314与CBSI结构102分隔开，并且用背侧介电层314限定像素间沟槽隔离结构116。第一背侧衬垫318和/或CBSI结构102可以是或包括例如氧化硅和/或一些其它合适的电介质。在一些实施例中，第一背侧衬垫318和/或CBSI结构102是或包括相同的材料和/或是相同沉积的部分。第二背侧衬垫320可以是或包括例如氧化铪、氧化钽、一些其它合适的高k电介质或前述的任何组合。
参考图3B，提供了图3A的图像传感器的一些可选实施例的截面图300B，其中，吸收增强结构112的底部轮廓是平坦的。但是，其它轮廓是可接受的。
参考图4A和图4B，提供了图1A和图1B的图像传感器的一些可选实施例的截面图400A、400B，其中，像素内沟槽隔离结构114邻接吸收增强结构112并且从吸收增强结构112的外边缘偏移一定偏移量O。假设像素传感器104的宽度Wp为约1微米，模拟表明，与没有像素内沟槽隔离结构114的图像传感器相比，对于850纳米辐射和940纳米辐射，CBSI结构102可以例如分别提高约6.3％和约2.8％的量子效率。
参考图5，提供了图4A和图4B中的任何一个CBSI结构102的一些实施例的顶部布局500。图4A和图4B中的CBSI结构的截面图可以例如沿着线B截取。顶部布局500如图2A的顶部布局200A所述的那样，除了偏移O之外。因此，像素内沟槽隔离结构114具有方环形布局，并且吸收增强结构112具有菱形布局。然而，其它布局是可接受的。例如，像素内沟槽隔离结构114可具有图2B至图2D中的任何一个中的布局。
参考图6A和图6B，提供了图4A和图4B的图像传感器的一些可选实施例的截面图600A、600B，其中，图像传感器包括位于半导体衬底106的背侧106b上的复合栅格302。截面图600A、600B描述了图3A和图3B的截面图300A、300B，除了偏移O之外。
参考图7，提供了图1A的图像传感器的一些可选实施例的截面图700，其中，像素内沟槽隔离结构114与吸收增强结构112间隔开。假设像素传感器104的宽度Wp为约1微米，模拟表明，与没有像素内沟槽隔离结构114的图像传感器相比，对于850纳米辐射和940纳米辐射，CBSI结构102可以例如分别提高约6.3％和约2.8％的量子效率。如上面关于图1A所述，像素内沟槽隔离结构114包括单独对的像素内沟槽隔离段(未单独标记)。在图7的图像传感器的可选实施例中，像素内沟槽隔离结构114的边缘邻接吸收增强结构112的边缘，同时吸收增强结构112完全保留在相应对的像素内沟槽隔离段之间。
参考图8，提供了图7中的任何一个CBSI结构102的一些实施例的顶部布局800。图7中的CBSI结构的截面图可以例如沿着线C截取。顶部布局800是如描述的图2A的顶部布局200A，除了吸收增强结构112与像素内沟槽隔离结构114间隔开之外。因此，像素内沟槽隔离结构114具有方环形布局，并且吸收增强结构112具有菱形布局。然而，其它布局是可接受的。例如，像素内沟槽隔离结构114可以具有方环形布局或包裹吸收增强结构112的一些其它合适的环形布局。
参考图9，提供了图7的图像传感器的一些可选实施例的截面图900，其中，吸收增强结构112每个都具有多个突起。例如，如图所示，吸收增强结构112每个都具有两个三角形轮廓的突起。然而，多于两个的突起和/或其它突起轮廓是可接受的。
参考图10，提供了图7的图像传感器的一些可选实施例的截面图1000，其中，图像传感器包括位于半导体衬底106的背侧106b上的复合栅格302。截面图900是如描述的图3A和图3B的截面图300A、300B，除了像素内沟槽隔离结构114与吸收增强结构112间隔开之外。在可选实施例中，吸收增强结构112每个具有多个突起，其实例在图9中示出。
参考图11A，提供了图1A的图像传感器的一些可选实施例的截面图1100A，其中，像素内沟槽隔离结构114具有柱状轮廓并且定位在吸收增强结构112的中心。然而，其它轮廓是可接受的。假设像素传感器104的宽度Wp为约1微米，模拟表明，与没有像素内沟槽隔离结构114的图像传感器相比，对于850纳米辐射和940纳米辐射，CBSI结构102可以例如分别提高约2.2％和约0.8％的量子效率。
参考图11B，提供了图11A的图像传感器的一些可选实施例的截面图1100B，其中，像素内沟槽隔离结构114的底部轮廓是三角形。然而，其它轮廓是可接受的。在像素内沟槽隔离结构114的底部处的倾斜侧壁可以例如在其中像素内沟槽隔离结构114是或包括折射率小于半导体衬底106的折射率的材料的实施例中增强TIR。因此，已经穿过半导体衬底106而未被吸收并且已经从下面的互连结构(未示出)反射回半导体衬底106的背侧106b的辐射更可能被像素内沟槽隔离结构114反射回光电探测器108。这进而提高了光电探测器108的量子效率。
参考图12，提供了图11A和图11B中的任何一个CBSI结构102的一些实施例的顶部布局1200。图11A和图11B中的CBSI结构的截面图可以例如沿着线D截取。顶部布局1200是如描述的图2A的顶部布局200A，除了像素内沟槽隔离结构114具有方形布局并且定位在吸收增强结构112的中心之外。然而，其它布局是可接受的。在一些实施例中，增加像素内沟槽隔离结构114的宽度Wti增加了850纳米辐射和/或940纳米辐射的量子效率。
参考图13，提供了图11A的图像传感器的一些可选实施例的截面图1300，其中，CBSI结构102每个包括多个吸收增强结构112和多个像素内沟槽隔离结构114。例如，如图所示，CBSI结构102每个包括两个吸收增强结构112和两个像素内沟槽隔离结构114。然而，多于两个的吸收增强结构112和/或多于两个的像素内沟槽隔离结构114是可接受的。吸收增强结构112和像素内沟槽隔离结构114配对，从而使得每对具有吸收增强结构和像素内沟槽隔离结构。此外，每对是如示出和描述的图11A和/或图12的CBSI结构102。
虽然使用图11A中的像素内沟槽隔离结构114的实施例来说明图13，但图11B中的像素内沟槽隔离结构114的实施例也是可接受的。因此，应当理解，像素内沟槽隔离结构114的底部轮廓可以可选择地为如图11B所示的三角形。其它底部轮廓也是可接受的。
参考图14A和图14B，提供了图11A和图11B的图像传感器的一些可选实施例的截面图1400A、1400B，其中，图像传感器包括位于半导体衬底106的背侧106b上的复合栅格302。截面图14A和图14B是如描述的图3A和图3B的截面图300A、300B，除了像素内沟槽隔离结构114具有柱状轮廓并且定位在吸收增强结构112的中心之外。此外，虽然图14A和图14B示出了CBSI结构102，每个CBSI结构102具有单个像素内沟槽隔离结构114和单个吸收增强结构112，在可选实施例中，CBSI结构102每个可以具有两个或更多像素内沟槽隔离结构114和两个或更多吸收增强结构112。参考图13示出并且描述了这种配置的实例。
参考图15，提供了包括CBSI结构102的三维(3D)BSI图像传感器的一些实施例的截面图1500。3D BSI图像传感器包括接合在一起的第一集成芯片1502和第二集成芯片1504。第一集成芯片1502包括第一衬底106、第一互连结构1506和多个传输晶体管1508。为了便于说明，仅传输晶体管1508中的一个标记为1508。
第一互连结构1506和传输晶体管1508位于第一衬底106的前侧上，并且传输晶体管1508位于第一互连结构1506和第一衬底106之间。第一互连结构1506包括第一互连介电层1510，并且还包括多条第一导线1512和多个第一通孔1514。为了便于说明，仅第一导线1512中的一些标记为1512并且仅第一通孔1514中的一些标记为1514。第一导线1512和第一通孔1514是导电的并且交替地堆叠在第一互连介电层1510中以限定导电路径。传输晶体管1508包括单独的传输栅极堆叠件1516和单独的源极/漏极区域。传输晶体管1508的第一源极/漏极区域由第一衬底106中的光电探测器108限定，并且传输晶体管1508的第二源极/漏极区域由第一衬底106中的浮动扩散(FD)区域1518限定。为了便于说明，仅传输栅极堆叠件1516中的一个标记为1516，仅光电探测器108中的一个标记为108，并且仅FD区域1518中的一个标记为1518。
在一些实施例中，前侧隔离结构1520延伸到第一衬底106中。为了便于说明，仅前侧隔离结构1520中的一个段标记为1520。在一些实施例中，前侧隔离结构1520分隔开传输晶体管1508和/或邻接焊盘结构1522。焊盘结构1522由焊盘开口1524暴露，并且由焊盘介电衬垫1526和焊盘介电层1528围绕。前侧隔离结构1520可以是或包括例如浅沟槽隔离(STI)结构或一些其它合适的隔离结构。
第二集成芯片1504包括第二衬底1529、第二互连结构1530和多个逻辑晶体管1532。为了便于说明，仅逻辑晶体管1532中的一些标记为1532。第二集成芯片1504接合到第一集成芯片1502，从而使得第一互连结构1506和第二互连结构1530位于第一衬底106和第二衬底1529之间。第二集成芯片1504可以例如包括图像信号处理(ISP)电路、读取和/或写入电路或用于光电探测器108的读出的一些其它合适的电路。
第二互连结构1530和逻辑晶体管1532位于第二衬底1529的前侧上，并且逻辑晶体管1532位于第二互连结构1530和第二衬底1529之间。第二互连结构1530包括第二互连介电层1534，并且还包括多条第二导线1536和多个第二通孔1538。为了便于说明，仅第二导线1536中的一些标记为1536并且仅第二通孔1538中的一些标记为1538。第二导线1536和第二通孔1538是导电的并且交替地堆叠在第二互连介电层1534中以限定导电路径。
CBSI结构102和像素间沟槽隔离结构116延伸到第一衬底106的背侧。CBSI结构102位于光电探测器108上面，并且像素间沟槽隔离结构116将光电探测器108分隔开。为了便于说明，像素间沟槽隔离结构116的三个所示段中的仅一个标记为116。CBSI结构102和像素间沟槽隔离结构116可以例如是如关于先前附图(例如，图1A或图6B)中的任何一个所示出和描述的。像素间沟槽隔离结构116由第一背侧衬垫318、一对第二背侧衬垫320a、320b、第三背侧衬垫1540和第一金属栅格1542限定。在一些实施例中，CBSI结构102由第一背侧衬垫318、一对第二背侧衬垫320a、320b、第三背侧衬垫1540或前述的任何组合限定。在可选实施例中，CBSI结构102独立于这些衬垫318、320a、320b、1540。第一背侧衬垫318和第三背侧衬垫1540可以是或包括例如氧化硅和/或一些其它合适的电介质，和/或第二背侧衬垫320a、320b可以是或包括例如高k电介质和/或一些其它合适的电介质。
覆盖层1544覆盖第一金属栅格1542，并且蚀刻停止层1546、金属层312、背侧介电层314b和硬掩模层316堆叠在覆盖层1544上方。覆盖层1544可以是或包括例如氧化硅和/或一些其它合适的电介质，和/或蚀刻停止层1546可以是或包括例如氮化硅和/或一些其它合适的电介质。金属层312、背侧介电层314b和硬掩模层316限定第二金属栅格304、介电栅格306和硬掩模栅格308(统称为复合栅格302)。此外，金属层312限定延伸到第一衬底106中的突起1548。为了便于说明，仅两个图示的突起1548中的一个标记为1548。
复合栅格衬垫314c内衬复合栅格302，并且滤色器120在复合栅格衬垫314c上方凹入复合栅格302中。此外，微透镜122位于滤色器120上面。衬底通孔(TSV)1550穿过第一衬底106和第一互连结构1506突出到第二互连结构1530，并且由第一衬底106处的一对TSV衬垫1552、1554围绕。该对的第一TSV衬垫1552可以是或包括例如氧化硅和/或一些其它合适的电介质，而该对中的第二TSV衬垫1554可以是或包括例如氮化硅和/或一些其它合适的电介质。
虽然使用图1A中的CBSI结构102的实施例来说明图15，但是应当理解，在可选实施例中，先前附图中的任何一个中的CBSI结构102的实施例是可接受的。例如，图15的3D BSI图像传感器可以可选地具有图1B或图7中的CBSI结构102的实施例。
参考图16至图20，提供了用于形成包括CBSI结构的图像传感器的方法的一些实施例的一系列截面图1600-2000。截面图1600-2000示出了使用图1A的图像传感器的方法，但是也可以用于形成图1B、图4A、图4B、图7、图9、图11A、图11B和图13中任何一个的图像传感器。
如图16的截面图1600所示，在半导体衬底106的前侧106f上形成像素传感器104，并且在一些实施例中，随后减薄半导体衬底106以减小半导体衬底106的厚度Tss。像素传感器104包括位于半导体衬底106中的各个光电探测器108，并且在一些实施例中，还包括位于半导体衬底106的前侧106f上的各个晶体管(未示出)。晶体管可以例如用于光电探测器108的读出和/或可以包括例如传输晶体管、复位晶体管、选择晶体管、源极跟随器晶体管、一些其它合适的晶体管或者前述的任何组合。在减薄完成后，厚度Tss可以是例如约3.0-4.0微米、约3.5-4.0微米或约3.5-4.0微米。然而，其它厚度是可接受的。
同样如图16的截面图1600所示，图案化半导体衬底106的背侧106b以形成吸收增强开口1602。吸收增强开口1602对于像素传感器104是独立的并且分别位于像素传感器104上面。吸收增强开口1602形成有三角形轮廓，但是其它轮廓是可接受的。例如，吸收增强开口1602可以形成有与图1A、图1B、图7、图9、图11A、图11B或图13中的任何一个中的吸收增强结构112匹配的轮廓和/或具有与图2A至图2D、图5、图8和图12中的任何一个中的吸收增强结构112匹配的顶部布局。
在一些实施例中，通过蚀刻工艺或一些其它合适的图案化工艺来实施图案化。蚀刻工艺可以例如包括：1)在半导体衬底106的背侧106b上形成掩模1604；2)利用位于适当位置的掩模1604，将一个或多个蚀刻剂1606施加到背侧106b；以及3)剥离掩模1604。掩模1604可以是或包括例如光刻胶、氮化硅、一些其它合适的掩模材料或前述的任何组合。
如图17的截面图1700所示，进一步图案化半导体衬底106的背侧106b以形成像素内隔离沟槽1702。像素内隔离沟槽1702对于像素传感器104是独立的并且与吸收增强开口1602(见图16)邻接和/或重叠。像素内隔离沟槽1702可以形成有与图1A、图1B、图7、图9、图11A、图11B或图13中的任何一个中的像素内沟槽隔离结构114匹配的轮廓和/或具有与图2A至图2D、图5、图8和图12中的任何一个中的像素内沟槽隔离结构114匹配的顶部布局。在可选实施例中，在形成吸收增强开口1602(见图16)之前形成像素内隔离沟槽1702。
在一些实施例中，通过蚀刻工艺或一些其它合适的图案化工艺来实施图案化。蚀刻工艺可以例如包括：1)在半导体衬底106的背侧106b上形成掩模1704；2)利用位于适当位置的掩模1704，将一个或多个蚀刻剂1706施加到背侧106b；以及3)剥离掩模1704。掩模1704可以是或包括例如光刻胶、氮化硅、一些其它合适的掩模材料或前述的任何组合。
如图18的截面图1800所示，进一步图案化半导体衬底106的背侧106b以形成像素间隔离沟槽1802。像素间隔离沟槽1802将像素传感器104彼此分隔开，并且可以例如具有栅格形顶部布局或一些其它合适的顶部布局。
在一些实施例中，通过蚀刻工艺或一些其它合适的图案化工艺来实施图案化。蚀刻工艺可以例如包括：1)在半导体衬底106的背侧106b上形成掩模1804；2)利用位于适当位置的掩模1804，将一个或多个蚀刻剂1806施加到背侧106b；以及3)剥离掩模1804。掩模1804可以是或包括例如光刻胶、氮化硅、氧化硅、一些其它合适的掩模材料或前述的任何组合，和/或可以例如通过四甲基氢氧化铵(TMAH)蚀刻剂和/或一些其它合适的蚀刻剂实施剥离。
如图19的截面图1900所示，背侧介电层110形成为覆盖半导体衬底106的背侧106b，并且进一步填充像素间隔离沟槽1802(见图18)、像素内隔离沟槽1702(见图17)和吸收增强开口1602(见图16)。背侧介电层110在像素内隔离沟槽1702和吸收增强开口1602中限定CBSI结构102，并且进一步在像素间隔离沟槽1802中限定像素间沟槽隔离结构116。背侧介电层110可以是或包括例如氧化硅、高k电介质、一些其它合适的电介质或前述的任何组合。在一些实施例中，背侧介电层110是或包括折射率小于半导体衬底106的折射率的材料，以促进TIR。
在一些实施例中，用于形成背侧介电层110的步骤包括：1)沉积背侧介电层110；以及2)对背侧介电层110的上表面或顶面实施平坦化。沉积可以例如通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、溅射、热氧化、一些其它合适的沉积工艺或前述的任何组合来实施。平坦化可以例如通过化学机械抛光(CMP)和/或一些其它合适的平坦化工艺来实施。
如图20的截面图2000所示，形成堆叠在背侧介电层110上的滤色器120和微透镜122。为了便于说明，仅滤色器120中的一些标记为120，并且仅微透镜122中的一些标记为122。
虽然参考方法描述了图16至图20中所示的截面图1600-2000，但是应当理解，图16至图20中所示的结构不限于该方法，而是可以独立于该方法而单独存在。虽然图16至图20描述为一系列步骤，但是应当理解，这些步骤不是限制性的，因为在其它实施例中这些步骤的顺序可以改变，并且所公开的方法也适用于其它结构。在其它实施例中，可以全部或部分地省略所示出和/或描述的一些步骤。
参考图21，提供了图16至图20的方法的一些实施例的框图2100。
在2102处，提供衬底和光电探测器，其中，光电探测器位于衬底中。见例如图16。
在2104处，对衬底的背侧实施第一蚀刻以限定具有倾斜侧壁的吸收增强开口，其中，开口位于光电探测器上面。见例如图16。
在2106处，对衬底的背侧实施第二蚀刻以限定像素内隔离沟槽，其中，像素内隔离沟槽邻接吸收增强开口。见例如图17。
在2108处，对衬底的背侧实施第三蚀刻以形成像素间隔离沟槽，其中，像素间隔离沟槽包括一对段，并且其中，光电探测器、像素内隔离沟槽和吸收增强开口夹在这些段之间。见例如图18。
在2110处，背侧介电层形成为覆盖衬底的背侧，并且进一步填充像素间和像素内隔离沟槽和吸收增强开口，以形成CBSI结构和像素间沟槽隔离结构。见例如图19。像素内隔离沟槽中的CBSI结构的部分(即，像素内沟槽隔离结构)防止辐射在像素传感器之间通过，并且将离开光电探测器的辐射反射回光电探测器。类似地，吸收增强开口中的CBSI结构的部分(即吸收增强结构)将离开光电探测器的辐射反射回光电探测器。CBSI结构可以例如通过TIR实现反射，并且具有减少串扰、增加吸收和提高量子效率的效果。
在2112处，在背侧介电层上形成滤色器和微透镜。见例如图20。
虽然图21的框图2100在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
参考图22至图28，提供了用于形成包括CBSI结构的图像传感器的方法的一些可选实施例的一系列截面图2200-2800，其中，图像传感器还包括复合栅格。此外，在CBSI结构之后形成像素间沟槽隔离结构。截面图2200-2800示出了使用图3A的图像传感器的方法，但是也可以用于形成图3B、图6A、图6B、图10、图14A和图14B中的任何一个中的图像传感器。
如图22的截面图2200所示，像素传感器104形成在半导体衬底106的前侧106f上，并且在一些实施例中，减薄半导体衬底106。此外，图案化半导体衬底106的背侧106b以形成吸收增强开口1602和像素内隔离沟槽1702。吸收增强开口1602和像素内隔离沟槽1702可以是例如关于图16和图17所描述的和/或可以例如关于图16和图17所描述的那样形成。
如图23的截面图2300所示，形成覆盖半导体衬底106的背侧106b的CBSI层2302，并且进一步填充吸收增强开口1602(见图22)和像素内隔离沟槽1702(见图22)。CBSI层2302可以是或包括例如氧化硅和/或一些其它合适的电介质。此外，CBSI层2302可以例如具有小于半导体衬底106的折射率的折射率。在一些实施例中，CBSI层2302通过CVD、PVD、热氧化、一些其它合适的沉积工艺或前述的任何组合形成。
如图24的截面图2400所示，对CBSI层2302(见图23)实施平坦化，直至到达半导体衬底106以形成CBSI结构102。此外，图案化半导体衬底106的背侧106b以形成像素间隔离沟槽1802。像素间隔离沟槽1802将像素传感器104彼此分隔开，并且可以例如关于图18所描述的那样形成。平坦化可以例如通过CMP或一些其它合适的平坦化工艺来实施。
如图25的截面图2500所示，形成第一背侧衬垫318、第二背侧衬垫320和第一背侧介电层314a。第一背侧衬垫318和第二背侧衬垫320内衬像素间隔离沟槽1802(见图24)，并且第一背侧介电层314a填充第一背侧衬垫318和第二背侧衬垫320上方的像素间隔离沟槽1802。第一背侧衬垫318、第二背侧衬垫320和第一背侧介电层314a共同限定像素间隔离沟槽1802中的像素间沟槽隔离结构116。第一背侧衬垫318和/或第一背侧介电层314a可以是或包括例如氧化硅和/或一些其它合适的电介质。在一些实施例中，第一背侧衬垫318和第一背侧介电层314a是相同的材料。第二背侧衬垫320可以是或包括例如高k电介质和/或一些其它合适的电介质。
第一背侧衬垫318和第二背侧衬垫320可以例如通过CVD、PVD、热氧化、一些其它合适的沉积工艺或前述的任何组合形成。第一背侧介电层314a可以例如通过沉积第一背侧介电层314a并且随后对第一背侧介电层314a实施平坦化来形成。平坦化可以例如通过CMP或一些其它合适的平坦化工艺来实施。
在可选实施例中，省略了图23中的CBSI层2302的形成和图24中的平坦化。在这样的可选实施例中，第一背侧衬垫318和第二背侧衬垫320内衬吸收增强开口1602(见图22)和像素内隔离沟槽1702(见图22)。此外，第一背侧介电层314a在第一背侧衬垫318和第二背侧衬垫320上方填充吸收增强开口1602和像素内隔离沟槽1702。因此，在可选实施例中，CBSI结构102可以例如由第一背侧衬垫318、第二背侧衬垫320和第一背侧介电层314a限定。
如图26的截面图2600所示，形成堆叠在第一背侧介电层314a上的金属层312、第二背侧介电层314b和硬掩模层316(统称为复合栅格膜)。
如图27的截面图2700所示，图案化金属层312、第二背侧介电层314b和硬掩模层316以限定复合栅格302并且形成位于像素传感器104上面的滤色器开口2702。在一些实施例中，通过蚀刻工艺或一些其它合适的图案化工艺来实施图案化。蚀刻工艺可以例如包括：1)在硬掩模层316上形成掩模2704；2)利用位于适当位置的掩模2704，施加一个或多个蚀刻剂2706；以及3)剥离掩模2704。
如图28的截面图2800所示，复合栅格衬垫314c形成为覆盖硬掩模层316并且内衬滤色器开口2702(见图27)。此外，在复合栅格衬垫314c上方形成填充滤色器开口2702的滤色器120，并且在滤色器120上形成微透镜122。复合栅格衬垫314c可以是或包括例如氧化硅和/或一些其它合适的电介质。
虽然参考方法描述了图22至图28中所示的截面图2200-2800，但是应当理解，图22至图28中所示的结构不限于该方法，而是可以独立于该方法而单独存在。虽然图22至图28描述为一系列步骤，但是应当理解，这些步骤不是限制性的，因为在其它实施例中这些步骤的顺序可以改变，并且所公开的方法也适用于其它结构。在其它实施例中，可以全部或部分地省略所示出和/或描述的一些步骤。
参考图29，提供了图22至图28的方法的一些实施例的框图2900。
在2902处，提供衬底和光电探测器，其中，光电探测器位于衬底中。见例如图22。
在2904处，对衬底的背侧实施第一蚀刻以限定具有倾斜侧壁的吸收增强开口，其中，开口位于光电探测器上面。见例如图22。
在2906处，对衬底的背侧实施第二蚀刻以限定像素内隔离沟槽，其中，像素内隔离沟槽邻接吸收增强开口。见例如图22。
在2908处，第一介电层形成为覆盖衬底背侧，并且进一步填充吸收增强开口和像素内隔离沟槽。见例如图23。
在2910处，对第一介电层实施平坦化直至衬底，以在吸收增强开口和像素内隔离沟槽中形成CBSI结构。见例如图24。CBSI结构用作反射器，以使用例如TIR将辐射限制在衬底上。通过限制辐射，CBSI结构减少串扰，增加吸收并且提高量子效率。
在2912处，对衬底的背侧实施第三蚀刻以形成像素间隔离沟槽，其中，像素间隔离沟槽包括一对段，并且其中，光电探测器和CBSI结构夹在这些段之间。见例如图24。
在2914处，第二介电层沉积为覆盖衬底的背侧，并且进一步填充像素间隔离沟槽。见例如图25。
在2916处，对第二介电层实施平坦化以使第二介电层的上表面或顶面变平，并且在像素间隔离沟槽中形成像素间沟槽隔离结构。见例如图25。
在2918处，在第二介电层上形成复合栅格、滤色器和微透镜。见例如图26至图28。
虽然图29的框图2900在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
参考图30至图46，提供了用于形成包括CBSI结构的3D BSI图像传感器的方法的一些实施例的一系列截面图3000-4600。截面图3000-4600示出了使用图15的3D BSI图像传感器的方法，但是也可以用于形成具有先前任一图中的CBSI结构的实施例的3D BSI图像传感器的可选实施例。
如图30的截面图3000所示，将第一集成芯片1502和第二集成芯片1504的前侧与前侧接合在一起。第一集成芯片1502和第二集成芯片1504可以是例如参考图15描述的。可以例如通过熔融接合、混合接合或一些其它合适的接合工艺来实施接合。
如图31的截面图3100所示，减薄第一集成芯片1502的第一衬底106以减小第一衬底106的厚度Tss。厚度Tss可以例如减小至约2.5微米或一些其它合适的厚度。同样如图所示，在第一衬底106的背侧上形成牺牲介电层3102。牺牲介电层3102可以是或包括例如氧化硅和/或一些其它合适的电介质。
如图32的截面图3200所示，图案化第一衬底106的背侧以形成位于光电探测器108上面的吸收增强开口1602和像素内隔离沟槽1702，并且进一步形成分隔开光电探测器108的像素间隔离沟槽1802。可以例如根据关于图16至图18示出和描述的步骤来实施图案化。而且，通过例如蚀刻工艺、清洁工艺或一些其它合适的去除工艺去除牺牲介电层3102(见图31)。
如图33的截面图3300所示，第一背侧衬垫318、一对第二背侧衬垫320a、320b、第三背侧衬垫1540和金属层3302形成为堆叠在第一衬底106的背侧上，填充吸收增强开口1602(见图32)、像素内隔离沟槽1702(见图32)和像素间隔离沟槽1802(见图32)。这在吸收增强开口1602和像素内隔离沟槽1702中形成CBSI结构102，并且进一步在像素间隔离沟槽1802中形成像素间沟槽隔离结构116，并且在像素间隔离沟槽1802中形成第一金属栅格1542。注意，由于吸收增强开口1602和像素内隔离沟槽1702的比例，在吸收增强开口1602和像素内隔离沟槽1702中示出第一背侧衬垫318、一对第二背侧衬垫320a、320b以及第三背侧衬垫1540是不切实际的。因此，CBSI结构102的散列已经变化并且代表第一背侧衬垫318、第二背侧衬垫320a、320b中的一个或两个、第三背侧衬垫1540或者前述的任何组合。
在可选实施例中，在形成第一背侧衬垫318之前，用介电材料填充吸收增强开口1602和像素内隔离沟槽1702。例如，可以在形成第一背侧衬垫318之前沉积并且平坦化介电材料。该实例在图23和图24中示出。
如图34的截面图3400所示，对金属层3302实施回蚀以使金属层3302的顶面凹进至第三背侧衬垫1540的顶面之下。回蚀可以例如使第三背侧衬垫1540减薄。此外，在回蚀之后，形成覆盖第三背侧衬垫1540和第一金属栅格1542的覆盖层1544。在一些实施例中，覆盖层1544的形成包括沉积覆盖层1544并且随后对覆盖层实施平坦化。然而，其它工艺是可接受的。
如图35的截面图3500所示，对第一衬底106的背侧实施图案化工艺以形成TSV开口3502。图案化工艺可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。而且，一对TSV衬垫1552、1554形成为覆盖覆盖层1544并且内衬TSV开口3502。
如图36的截面图3600所示，对第一衬底106的背侧实施图案化工艺以将TSV开口3502延伸到第二集成芯片1504的第二互连结构1530。图案化工艺可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。
如图37的截面图3700所示，TSV开口3502(见图36)由导电材料填充以在TSV开口3502中形成TSV 1550。用于填充TSV开口3502的工艺可以例如包括沉积填充TSV开口3502的导电层并且对导电层实施平坦化。此外，蚀刻停止层1546形成为覆盖TSV 1550、覆盖层1544和TSV衬垫1552、1554。
如图38的截面图3800所示，对第一衬底106的背侧实施图案化工艺以形成第一焊盘开口3802。图案化工艺可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。此外，衬垫介电衬垫1526形成为覆盖蚀刻停止层1546并且内衬第一衬垫开口3802。
如图39的截面图3900所示，对第一衬底106的背侧实施图案化工艺，以将第一焊盘开口3802延伸到第一集成芯片1502的第一互连结构1506。图案化工艺可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。而且，焊盘层3902形成为覆盖衬垫电介质衬垫1526并且在衬垫电介质衬垫1526上方内衬第一焊盘开口3802(如扩展的)。
如图40的截面图4000所示，将焊盘层3902图案化为焊盘结构1522。图案化还可以例如使焊盘介电衬垫1526减薄和/或可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。而且，焊盘介电层1528形成为在焊盘结构1522上方填充第一焊盘开口3802(见图39)。
如图41的截面图4100所示，图案化焊盘介电层1528以部分地去除焊盘介电层1528的部分至焊盘结构1522的侧面。图案化可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。
如图42的截面图4200所示，使焊盘介电层1528和焊盘介电衬垫1526凹进，直至定位到第一焊盘开口3802(见图39)。可以例如通过平坦化和/或回蚀来实施凹进。可以例如通过CMP和/或一些其它合适的平坦化工艺来实施平坦化。当通过CMP至少部分地实施凹进时，图41的图案化可以例如减少CMP负载。
如图43的截面图4300所示，对第一衬底106的背侧实施图案化工艺以形成暴露第一衬底106的接地开口4302。图案化可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。
如图44的截面图4400所示，金属层312形成在蚀刻停止层1546、焊盘介电层1528和焊盘介电衬垫1526上方，并且进一步填充接地开口4302(见图43)。此外，形成堆叠在金属层312上方的背侧介电层314b和硬掩模层316。
如图45的截面图4500所示，图案化金属层312、背侧介电层314b和硬掩模层316以形成限定滤色器开口2702的复合栅格302。图案化可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。此外，形成内衬复合栅格302的复合栅格衬垫314c。
如图46的截面图4600所示，图案化焊盘介电层1528和复合栅格衬垫314c以形成第二焊盘开口1524。图案化可以例如通过光刻/蚀刻工艺或一些其它合适的图案化工艺来实施。此外，在滤色器开口2702中(见图45)形成滤色器120，并且在滤色器120上形成微透镜122。
虽然参考方法描述了图30至图46中所示的截面图3000-4600，但是应当理解，图30至图46中所示的结构不限于该方法，而是可以独立于该方法而单独存在。虽然图30至图46描述为一系列步骤，但是应当理解，这些步骤不是限制性的，因为在其它实施例中这些步骤的顺序可以改变，并且所公开的方法也适用于其它结构。在其它实施例中，可以全部或部分地省略所示出和/或描述的一些步骤。
在一些实施例中，本申请提供了图像传感器，包括：衬底；第一沟槽隔离结构，延伸到衬底的背侧至第一深度并且包括一对第一沟槽隔离段；光电探测器，位于衬底中，第一沟槽隔离段之间并且邻接第一沟槽隔离段；第二沟槽隔离结构，位于第一沟槽隔离段之间，其中，第二沟槽隔离结构延伸到衬底的背侧至小于第一深度的第二深度，并且包括一对第二沟槽隔离段；以及位于光电探测器上面和第二沟槽隔离段之间的吸收增强结构，其中，吸收增强结构凹进至衬底的背侧。在一些实施例中，吸收增强结构邻接第二沟槽隔离结构，其中，吸收增强结构的底面是平坦的，并且从第二沟槽隔离段中的一个延伸到第二沟槽隔离段中的另一个。在一些实施例中，吸收增强结构具有倾斜的侧壁。在一些实施例中，吸收增强结构与第二沟槽隔离结构间隔开并且具有三角形轮廓。在一些实施例中，吸收增强结构与第二沟槽隔离结构重叠并且具有带有三角形轮廓的向下突起。在一些实施例中，吸收增强结构和第二沟槽隔离结构包括折射率小于衬底的折射率的介电材料。在一些实施例中，第二沟槽隔离结构具有方环形的顶部布局。在一些实施例中，第二沟槽隔离结构具有十字形的顶部布局。在一些实施例中，吸收增强结构具有正方形或菱形的顶部布局。
在一些实施例中，本申请提供了图像传感器，包括：衬底；沟槽隔离结构，延伸到衬底的背侧表面至第一深度并且包括一对沟槽隔离段；光电探测器，位于衬底中、沟槽隔离段之间并且靠近沟槽隔离段；以及介电结构，位于衬底的背侧表面上，其中，介电结构突出到背侧表面中至小于第一深度的第二深度，并且其中，介电结构具有倾斜的侧壁，该侧壁位于光电探测器上面并且从背侧表面倾斜到背侧表面和第二深度之间的中点。在一些实施例中，介电结构的宽度从衬底的背侧表面减小到中点，并且从中点到第二深度基本均匀。在一些实施例中，介电结构的底部轮廓是M形的。在一些实施例中，倾斜的侧壁在中点处相接。在一些实施例中，介电结构具有围绕倾斜的侧壁并且位于光电探测器上面的环形部分，其中，环形部分具有第二深度。
在一些实施例中，本申请提供了形成图像传感器的方法，该方法包括：在衬底中形成光电探测器；对衬底的背侧实施第一次蚀刻，以形成位于光电探测器上面并且具有倾斜的侧壁的吸收增强开口(AEO)；对衬底的背侧实施第二蚀刻，以形成邻接AEO的第一隔离沟槽(FIT)；对衬底的背侧实施第三蚀刻以形成延伸到衬底背侧至大于FIT的深度的第二隔离沟槽(SIT)，并且其中，SIT包括相对的段，光电探测器、AEO和FIT夹在相对的段之间；并且用介电材料填充AEO、FIT和SIT。在一些实施例中，AEO具有三角形轮廓，并且其中，FIT具有方环形的顶部布局。在一些实施例中，通过AEO对衬底实施第二蚀刻，从而使得AEO和FIT重叠。在一些实施例中，AEO和SIT具有正方形和/或菱形的顶部布局。在一些实施例中，吸收增强开口在完成第一蚀刻时具有等腰梯形轮廓。在一些实施例中，填充包括：在AEO、FIT和SIT中沉积介电层，并且进一步覆盖衬底的背侧，其中，介电层包括介电材料；并且对介电层实施平坦化。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种图像传感器，包括：
衬底；
第一沟槽隔离结构，延伸到所述衬底的背侧至第一深度并且包括一对第一沟槽隔离段；
光电探测器，位于所述衬底中、所述第一沟槽隔离段之间并且邻接所述第一沟槽隔离段；
第二沟槽隔离结构，位于所述第一沟槽隔离段之间，其中，所述第二沟槽隔离结构延伸到所述衬底的背侧至小于所述第一深度的第二深度，并且包括一对第二沟槽隔离段；以及
吸收增强结构，位于所述光电探测器上面和所述第二沟槽隔离段之间，其中，所述吸收增强结构凹进至所述衬底的背侧。
2.根据权利要求1所述的图像传感器，其中，所述吸收增强结构邻接所述第二沟槽隔离结构，并且其中，所述吸收增强结构的底面是平坦的并且从所述第二沟槽隔离段中的一个延伸到所述第二沟槽隔离段中的另一个。
3.根据权利要求1所述的图像传感器，其中，所述吸收增强结构具有倾斜的侧壁。
4.根据权利要求1所述的图像传感器，其中，所述吸收增强结构与所述第二沟槽隔离结构间隔开并且具有三角形轮廓。
5.根据权利要求1所述的图像传感器，其中，所述吸收增强结构与所述第二沟槽隔离结构重叠并且具有带三角形轮廓的向下突起。
6.根据权利要求1所述的图像传感器，其中，所述吸收增强结构和所述第二沟槽隔离结构包括折射率小于所述衬底的折射率的介电材料。
7.根据权利要求1所述的图像传感器，其中，所述第二沟槽隔离结构具有方环形的顶部布局。
8.根据权利要求1所述的图像传感器，其中，所述第二沟槽隔离结构具有十字形的顶部布局。
9.一种图像传感器，包括：
衬底；
第一沟槽隔离结构，延伸到所述衬底的背侧至第一深度并且包括一对第一沟槽隔离段；
光电探测器，位于衬底中、所述沟槽隔离段之间并且靠近所述沟槽隔离段；以及
介电结构，位于所述衬底的背侧表面上，其中，所述介电结构突出到所述背侧表面中至小于所述第一深度的第二深度，并且其中，所述介电结构具有位于所述光电探测器上面并且从所述背侧表面倾斜到所述背侧和所述第二深度之间的中点的倾斜侧壁。
10.一种形成图像传感器的方法，所述方法包括：
在衬底中形成光电探测器；
对所述衬底的背侧实施第一蚀刻以形成位于所述光电探测器上面并且具有倾斜侧壁的吸收增强开口(AEO)；
对所述衬底的背侧实施第二蚀刻以形成邻接所述吸收增强开口的第一隔离沟槽(FIT)；
对所述衬底的背侧实施第三蚀刻以形成延伸到所述衬底的背侧的深度大于所述第一隔离沟槽的第二隔离沟槽(SIT)，并且其中，所述第二隔离沟槽包括相对的段，所述光电探测器、所述吸收增强开口和所述第一隔离沟槽夹在所述相对的段之间；以及
用介电材料填充所述吸收增强开口、所述第一隔离沟槽和所述第二隔离沟槽。
CN201910750283.4A 2018-08-15 2019-08-14 图像传感器及其形成方法 Active CN110838499B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862764964P 2018-08-15 2018-08-15
US62/764,964 2018-08-15
US16/521,876 US11211419B2 (en) 2018-08-15 2019-07-25 Composite bsi structure and method of manufacturing the same
US16/521,876 2019-07-25

Publications (2)

Publication Number Publication Date
CN110838499A true CN110838499A (zh) 2020-02-25
CN110838499B CN110838499B (zh) 2022-06-28

Family

ID=69523051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910750283.4A Active CN110838499B (zh) 2018-08-15 2019-08-14 图像传感器及其形成方法

Country Status (4)

Country Link
US (1) US11791357B2 (zh)
KR (1) KR102309358B1 (zh)
CN (1) CN110838499B (zh)
TW (1) TWI708381B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863851A (zh) * 2020-09-04 2020-10-30 锐芯微电子股份有限公司 图形传感器及其形成方法
CN113948537A (zh) * 2020-07-16 2022-01-18 豪威科技股份有限公司 用于近红外改进的单元深沟槽隔离结构
US11652114B2 (en) 2020-12-10 2023-05-16 Coherent AI (Hong Kong) Limited Optimal photon management for CMOS sensors

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211419B2 (en) * 2018-08-15 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Composite bsi structure and method of manufacturing the same
US11670661B2 (en) * 2019-12-20 2023-06-06 Samsung Electronics Co., Ltd. Image sensor and method of fabricating same
US11652127B2 (en) * 2020-04-17 2023-05-16 Taiwan Semiconductor Manufacturing Company Limited Image sensor device and methods of forming the same
US11538836B2 (en) * 2020-08-13 2022-12-27 Omnivision Technologies, Inc. Cell deep trench isolation pyramid structures for CMOS image sensors
US11784204B2 (en) * 2020-10-19 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced trench isolation structure
US11862654B2 (en) 2021-01-15 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trench isolation structure for image sensors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
US20150372034A1 (en) * 2014-06-19 2015-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (cmos) image sensor
KR20160029735A (ko) * 2013-07-03 2016-03-15 소니 주식회사 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN106611765A (zh) * 2015-10-27 2017-05-03 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN108183112A (zh) * 2016-11-29 2018-06-19 台湾积体电路制造股份有限公司 集成芯片和形成图像传感器集成芯片的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102437162B1 (ko) * 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서
JP2017108062A (ja) 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
KR20180077393A (ko) 2016-12-28 2018-07-09 삼성전자주식회사 광센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029735A (ko) * 2013-07-03 2016-03-15 소니 주식회사 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
US20150372034A1 (en) * 2014-06-19 2015-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant structure for the vertical transfer gates of a complementary metal-oxide semiconductor (cmos) image sensor
CN106611765A (zh) * 2015-10-27 2017-05-03 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN108183112A (zh) * 2016-11-29 2018-06-19 台湾积体电路制造股份有限公司 集成芯片和形成图像传感器集成芯片的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948537A (zh) * 2020-07-16 2022-01-18 豪威科技股份有限公司 用于近红外改进的单元深沟槽隔离结构
CN113948537B (zh) * 2020-07-16 2022-10-14 豪威科技股份有限公司 用于近红外改进的单元深沟槽隔离结构
CN111863851A (zh) * 2020-09-04 2020-10-30 锐芯微电子股份有限公司 图形传感器及其形成方法
CN111863851B (zh) * 2020-09-04 2024-03-08 锐芯微电子股份有限公司 图形传感器及其形成方法
US11652114B2 (en) 2020-12-10 2023-05-16 Coherent AI (Hong Kong) Limited Optimal photon management for CMOS sensors

Also Published As

Publication number Publication date
KR20200019832A (ko) 2020-02-25
CN110838499B (zh) 2022-06-28
US20210366956A1 (en) 2021-11-25
US11791357B2 (en) 2023-10-17
TWI708381B (zh) 2020-10-21
TW202015230A (zh) 2020-04-16
KR102309358B1 (ko) 2021-10-08

Similar Documents

Publication Publication Date Title
CN110838499B (zh) 图像传感器及其形成方法
US11211419B2 (en) Composite bsi structure and method of manufacturing the same
US20210351218A1 (en) Semiconductor devices for image sensing
CN105990383B (zh) 用于降低背照式图像传感器中的串扰的复合栅格结构
JP5468133B2 (ja) 固体撮像装置
JP5241902B2 (ja) 半導体装置の製造方法
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
TW201727882A (zh) 用於背照式影像感測器的深溝槽隔離件
US9136295B2 (en) Semiconductor device and method for manufacturing the same
KR102300877B1 (ko) Bsi 이미지 센서에서 자기 정렬된 그리드들을 형성하는 방법
TWI809657B (zh) 影像感測器及其形成方法
JP6083572B2 (ja) 固体撮像装置及びその製造方法
JP5948783B2 (ja) 固体撮像装置、および電子機器
US9812482B2 (en) Frontside illuminated (FSI) image sensor with a reflector
JP6039294B2 (ja) 半導体装置の製造方法
US20230361147A1 (en) Band-pass filter for stacked sensor
US20220165774A1 (en) Image sensor including a pixel seperation structure
KR102529637B1 (ko) 저 굴절률 그리드 구조체 및 그 형성 방법
US9721983B2 (en) Semiconductor device and manufacturing method thereof
US20220367554A1 (en) Bond pad structure with high via density
JP5329001B2 (ja) 半導体装置の製造方法
TW202230761A (zh) 影像感測器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant