CN110830039A - 通信装置的控制电路、方法以及处理电路 - Google Patents

通信装置的控制电路、方法以及处理电路 Download PDF

Info

Publication number
CN110830039A
CN110830039A CN201910207738.8A CN201910207738A CN110830039A CN 110830039 A CN110830039 A CN 110830039A CN 201910207738 A CN201910207738 A CN 201910207738A CN 110830039 A CN110830039 A CN 110830039A
Authority
CN
China
Prior art keywords
circuit
value
intermediate stage
equivalent capacitance
stage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910207738.8A
Other languages
English (en)
Other versions
CN110830039B (zh
Inventor
陈鹏森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dafa Technology Co ltd
Original Assignee
Yuanrui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuanrui Technology Co Ltd filed Critical Yuanrui Technology Co Ltd
Publication of CN110830039A publication Critical patent/CN110830039A/zh
Application granted granted Critical
Publication of CN110830039B publication Critical patent/CN110830039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

本申请公开一种通信装置的控制电路、方法以及处理电路，该控制电路的输出耦接于功率放大器，该方法包括：接收数据信号以产生相位数据信号至数字锁相环；使用该数字锁相环来接收该相位数据信号、动态地锁定特定频率以及基于该相位数据信号来产生相位调制信号；以及决定或调整中间级电路的等效电容值，该中间级电路耦接于该数字锁相环与该功率放大器之间并用来处理该相位调制信号以及产生处理过的相位调制信号至该功率放大器。该方法能够减缓、调校或补偿一通信装置中的数字控制振荡器的牵引效应。

Description

通信装置的控制电路、方法以及处理电路
技术领域
本申请涉及一种通信机制，特别有关于一种通信装置的控制电路、一处理电路以及相应的方法。
背景技术
一般来说，对于一通信装置例如是极坐标传输机，幅度调制的路径和相位调制的路径会于一功率放大器级合并，理想上，包含有一数字控制振荡器的一数字锁相环能够锁定一特定的频率，然而不幸的是，数字控制振荡器的效能极容易受到功率放大器级的干扰影响，数字控制振荡器的牵引效应系起因于电感性或电磁感应的交互干扰而注入该数字控制振荡器，这将造成该数字控制振荡器所产生的频率有所偏移及/或相位也会有所偏移，传统一般的技术方案是采用更复杂的解法去减轻数字控制振荡器的牵引效应，然而，这种作法所需要的电路元件的大小需要非常大，并且也会耗费较多功率，此外，传统一般的技术方案并无法实时地减轻数字控制振荡器的牵引效应。
发明内容
本申请的目的之一在于公开了一种通信装置的控制电路、一处理电路以及相应的方法以减缓数字控制振荡器的牵引效应，解决上述的难题。
根据本发明的实施例，其系公开了一种通信装置的控制电路，该控制电路的输出系耦接于功率放大器，以及该控制电路包含一处理电路、一数字锁相环及一中间级电路，处理电路系用来接收数据信号以产生相位数据信号至数字锁相环，该数字锁相环耦接于该处理电路并用来接收该相位数据信号、动态地锁定一特定频率以及基于该相位数据信号来产生相位调制信号，以及该中间级电路耦接于该数字锁相环与该功率放大器之间并用来处理该相位调制信号以及产生一处理后的相位调制信号至该功率放大器；其中该处理电路被安排用来决定或调整该中间级电路的等效电容值。
根据本发明的实施例，其系公开了一种通信装置的控制电路的方法，该控制电路的输出耦接于功率放大器，该方法包含：接收数据信号以产生相位数据信号至数字锁相环；使用该数字锁相环来接收该相位数据信号、动态地锁定特定频率以及基于该相位数据信号来产生相位调制信号；以及决定或调整中间级电路的等效电容值，该中间级电路耦接于该数字锁相环与该功率放大器之间并用来处理该相位调制信号以及产生处理过的相位调制信号至该功率放大器。
根据本发明的实施例，其系公开了一种通信装置的处理电路，该通信装置另包括数字锁相环、功率放大器以及耦接于该数字锁相环与该功率放大器之间的中间级电路，以及该处理电路包含一寄存器电路及一调校模块，寄存器电路用来存储从该数字锁相环所得到的信息，调校模块耦接于该寄存器电路并用来基于储存于该寄存器电路中的该数字锁相环的该信息，决定或调整该中间级电路的等效电容值。
附图说明
图1是本申请实施例的通信装置的示意图。
图2是图1的实施例所示包括于中间级电路内的多个电路元件的范例示意图。
图3是图1所示的实施例渐进地调整中间级电路内的一个电路元件的该电容值以减轻在一通信系统例如蓝芽通信系统中的数字控制振荡器的牵引效应的范例示意图。
图4是根据图1及图2所示实施例调校中间级电路内所包括的多个电路元件所造成的数字控制振荡器的牵引效应的流程图。
其中，附图标记说明如下：
Figure BDA0001999891170000021
Figure BDA0001999891170000031
具体实施方式
本申请旨在于公开一种能够减缓、调校或补偿一通信装置中的数字控制振荡器的牵引效应(DCO(digitally controlled oscillator)pulling effect)且同时能够节省电路成本以及更省电的技术解决方案及程序，该通信装置例如是一极坐标调制传输机或收发机，但非本申请的限制，此外，相较于传统作法的复杂计算，本申请所公开的技术解决方案只需要较少的计算。
图1是本申请实施例的通信装置100的示意图，通信装置100例如支持极坐标调制技术(polar modulation)并包含一传输机电路105例如一极坐标传输机(但非限制)与一天线110，传输机电路105包含一控制电路115、一模拟加法器120以及一功率放大器125，该控制电路115可被视为是一数字控制电路或一模拟/数字混合控制电路并包含一数字信号处理电路130例如一数字信器处理器、一数模转换器(DAC)135、一数字锁相环(digitalphase-locked loop)140以及一中间级电路145，中间级电路145系耦接并置放于与模拟加法器120(或功率放大器125)之间，在极坐标传输技术的正常传输模式中，幅度调制AM与相位调制PM的传输是分开在不同时间间隔进行的，不同的时间间隔以一保护间隔(guardinterval)所隔开，通信装置100对于幅度调制AM与相位调制PM的传输系采用了不同的信号路径，此外，通信装置100作为一极坐标传输机，可适用于一非固定波封调制机制，例如是蓝芽增强速率(Bluetooth enhanced data rate(EDR))、增强型数据速率GSM演进技术(GSM-EDGE)或Wi-Fi调制机制。
实作上，数字信号处理器130被安排用来接收一数据信号S_DATA，例如包含I/Q符元(同相相位符元与正交相位的符元)的一数据符元信号(data symbol signal)，将该数据信号S_DATA转换为一幅度调制AM信号r(t)与一相位调制PM数据信号θ(t)，该AM信号r(t)是一数字信号并被数模转换器135所接收以将该AM信号r(t)转换为一AM模拟信号。此外，数字信号处理器130例如可通过采用GFSK调制技术(但非限定)来调制由该数据信号S_DATA所得到的振幅数据以产生该AM数据信号r(t)。接着，该AM模拟信号被模拟加法器120所接收，以及模拟加法器120被安排用来输出该AM模拟信号至功率放大器125，功率放大器125可被安排用来以一增益值对该AM模拟信号进行放大操作以产生一被放大后的信号，接着，该被放大后的信号通过天线110被传输至空气中。
此外，数字信号处理器130被安排用来输出该相位数据信号θ(t)至数字锁相环140，数字锁相环140被安排用来基于该相位数据信号θ(t)一参考频率Fref以及一信道控制信号例如一信道文字，动态地锁定一特定频率以及调制该相位数据信号θ(t)以产生一相位调制信号，例如带有该特定频率的DPSK调制信号，该特定频率例如可被设置为该参考频率再乘上该信道文字所指示的数值的频率(但非限制)。
实作上，数字锁相环140包含有一数字控制振荡器150、一数字控制振荡器控制电路155、具有除频因子N的一除频器160、一ΣΔ调制器165、一相位检测器170、一回路滤波器175以及一数字加法器180。该相位数据信号θ(t)与从回路滤波器175来的一回授信号系分别被数字加法器180所接收以产生一相位信号，数字控制振荡器控制电路155被安排用来接收该相位信号并基于该相位信号来产生一控制信号至数字控制振荡器150。
数字控制振荡器150例如包含有一数字控制振荡器振荡电路1501、一电感L以及一可调电容数组1502，电容数组1502例如包含两组的多个可调电容，例如一组多个粗调电容以及一组多个细调电容，举例来说，从数字控制振荡器控制电路155所输出的该控制信号系被安排用来使用一粗调信号(例如一粗调码(coarse tuning code)的十四个比特(bit))来控制、决定或调整由该多个粗调电容所形成的该等效电容值，以及使用一细调信号(例如一细调码(fine tuning code)的十四个比特)来控制、决定或调整由该多个细调电容所形成的该等效电容值，该数字控制振荡器振荡电路1501被安排用来基于电感L以及该两组多个可调电容所形成的该等效阻抗值来产生并输出该振荡频率，例如具有该相位数据信号θ(t)的特定频率。
再者，数字锁相环140是一闭回路，从数字控制振荡器150所产生的该振荡频率被回授至除频器160，除频器160被安排用来使用该除频因子N对于一接收到的信号执行除频，其中该除频因子N可以是整数(但非限定)，除频器160亦受控于ΣΔ调制器165的一输出信号，ΣΔ调制器165系被安排用来接收该信道控制信号，相位检测器170被安排用来接收该参考频率信号Fref与来自除频器160的被除频后的信号，以产生一相位差/相位误差信号至回路滤波器175，而回路滤波器175被安排用来接收该相位差/相位误差信号来产生该回授信号，该回授信号可被视为是一回授的相位信号。
中间级电路145被安排用来接收并处理该振荡频率信号以产生该最终结果的相位调制信号至模拟加法器120。
理想上，数字锁相环140可以动态锁定一特定的频率，然而，实际上，数字控制振荡器的牵引效应经常会发生，数字锁相环140可能会受到中间级电路145的等效电容值的阻抗值所影响。
在本申请的实施例，数字信号处理器130包含一寄存器电路及一调校模块(由硬件、软件或其软硬件组合所形成)，该调校模块被安排用来调整中间级电路145所包括的多个电路元件的至少一部份的特性(例如等效电容值，但非限制)，令控制电路115与模拟加法器120之间的隔离程度较小或最小，以减轻或减少数字控制振荡器的牵引效应。
实作上，该调校模块可被安排用来决定或调整提供给中间级电路145所包括的多个电路元件的至少一部份的一电源供应电压或一电源供应电流，以调整该等效电容值，应注意，该调校模块所调整的该电源供应电压/电流可被视为是对于该多个电路元件的至少一部份的一可调的参数，在其他实施例中，该调校模块可控制或调整的其他类型/种类的参数，以调整该多个电路元件的至少一部份的该等效电容值；调整电源供应电压/电流的实施方式并非是本申请的限制。
调整该等效电容值的操作系基于从数字控制振荡器150内的电容数组1502所获取得到的信息而执行，该信息例如是前述的细调码的十四个比特及/或前述的粗调码的十四个比特，在较佳实施例，调整该等效电容值的操作可仅仅基于细调码的十四个比特而执行，但这并非是本申请的限制。该寄存器电路被安排用来储存该信息，以及该调校模块被安排用来基于储存于该寄存器电路中的该信息而调整上述的电容值。
图2是图1的实施例所示包括于中间级电路145内的多个电路元件的范例示意图，如图2所示，中间级电路145包含有一除频器例如具有小数除频因子2.5的一小数分频器1451(但非限定)、一工作时间控制电路1452以及一功率放大器驱动电路1453，这并非是本申请的限制。在其他实施例，工作时间控制电路1452可以是非必要的，应注意的是，中间级电路145内所包括的一或多个电路元件的个数并非是本申请的限制，中间级电路145也可以包括不同于上述电路的电路元件。
小数分频器1451被安排用来对于从数字锁相环140所输出的该振荡频率信号执行一除频操作以产生一除频后的频率信号，工作时间控制电路1452耦接于小数分频器1451并被安排用来调整该除频后的频率信号的工作时间(duty)以产生一调整后的信号，例如，该除频后的频率信号可能具有60％工作时间，而工作时间控制电路1452可被安排用来将60％工作时间调整为50％的工作时间以产生该调整后的信号，该调整后的信号被功率放大器驱动电路1453所接收，功率放大器驱动电路1453系被安排用来产生该相位调制信号至模拟加法器120。
该调校模块基于闩锁于该寄存器电路中的该信息，能够调整提供给中间级电路145内所包括的该三个电路元件中的至少一个电路元件的电源供应电压或电源供应电流，以调整该等效电容值，另外，该调校模块也能够个别地且独立地调整分别提供给该三个电路元件中的每一个电路元件的电源供应电压或电源供应电流。
实作上，对于中间级电路145内所包括的一个电路元件来说，例如对于小数分频器1451，该调校模块在一实施例中可被安排用来初步地调整并将提供给小数分频器1451的电源供应电压/电流设定为一第一电压/电流水平，以相应地并初步地调整小数分频器1451的等效电容值为数字锁相环140所看到的一第一电容值。当功率放大器125被关闭时(可由该调校模块或是其他电路所控制)，数字锁相环140基于一闭回路系统机制会操作而锁定一特定的频率，而当数字锁相环140锁定该特定频率时，该调校模块被安排用来得到并取得/闩锁电容数组1502的信息，例如是图1所显示的细调码的十四个比特FT<13:0>，此时储存于该寄存器电路中的该细调码的十四个比特指示出一第一细调码值。接着，功率放大器125被开启(可由该调校模块或是其他电路所控制)，在这个情况中，数字锁相环140基于该闭回路系统机制也会操作而锁定该特定的频率，当数字锁相环140锁定该特定频率时，该调校模块被安排用来得到并取得/闩锁电容数组1502的该信息，例如是图1所显示的细调码的十四个比特FT<13:0>，此时储存于该寄存器电路中的该细调码的十四个比特指示出一第二细调码值。
基于该第一细调码值与该第二细调码值，该调校模块可对于小数分频器1451所设定的第一电压/电流水平，计算出并得到一细调码差值/误差。接着，通过相似地执行上述步骤，该调校模块可以初步地调整并将提供给小数分频器1451的电源供应电压/电流设定为一第二电压/电流水平，以相应地并初步地调整小数分频器1451的等效电容值为数字锁相环140所看到的一第二电容值。当功率放大器125被关闭时，数字锁相环140会锁定特定的频率，而当数字锁相环140锁定该特定频率时，该调校模块被安排用来得到并取得/闩锁电容数组1502的信息，例如是该细调码的十四个比特，此时储存于该寄存器电路中的该细调码的十四个比特指示出另一第一细调码值。接着，功率放大器125被开启，而数字锁相环140也会锁定该特定的频率，当数字锁相环140锁定该特定频率时，该调校模块被安排用来得到并取得/闩锁该细调码的十四个比特，此时储存于该寄存器电路中的该细调码的十四个比特指示出另一第二细调码值。
基于该另一组的第一细调码值与第二细调码值，该调校模块可对于小数分频器1451所设定的第二电压/电流水平，计算出并得到另一细调码差值/误差。
在一实施例，该调校模块可比较该第一细调码值与该第二细调码值以决定何者的值为较小的值，如果该第二细调码值比较小，则该调校模块被安排用来将该第二电源供应电压/电流水平设定为提供给小数分频器1451的一最终结果的电源供应电压/电流水平，控制小数分频器1451的该等效电容值，减轻数字控制振荡器的牵引效应。反之，如果该第一细调码值比较小，则该调校模块会将该第一电源供应电压/电流水平设定为提供给小数分频器1451的该最终结果的电源供应电压/电流水平。举例来说，该调校模块可设定该第一电源供应电压/电流水平与该第二电源供应电压/电流水平为极值水平，例如一最小电压/电流水平与一最大电压/电流水平，也就是，该调校模块可被安排用来将小数分频器1451的最大电容值与最小电容值的其中一个相应地决定为小数分频器1451的一最终结果的电容值，减轻数字控制振荡器的牵引效应。
此外，应用于小数分频器1451的上述程序也适用于中间级电路145内所包括的其他电路元件，例如工作时间控制电路1452与功率放大器驱动电路1453，以减轻其他电路元件所导致的数字控制振荡器的牵引效应，而为了简化本申请的说明书，在此不再重述其操作。
再者，其他实施例中，对于中间级电路145内所包括的一个电路元件来说，例如小数分频器1451，该调校模块每次可一步一步地将提供给小数分频器1451的电源供应电压/电流从一供应电压/电流范围的一极值水平(例如最小水平(但不限定))至另一极值水平(例如最大水平(但不限定))进行调整及设定，以相应并渐进地调整小数分频器1451的该等效电容值，在这个例子中，在每一次提供给小数分频器1451的电源供应电压/电流被细调为一新的电压/电流水平时，功率放大器125系先被开启之后接着再被关闭，相似地，当对于每一次设定/调整后的电压/电流水平该功率放大器125被开启并关闭时，该调校模块在数字锁相环140锁定该特定频率之后可以得到并取得/闩锁该寄存器电路中两细调码值，并据此可计算出一细调码差值/误差，因此，该调校模块在渐进地一步一步调整该电源供应电压/电流水平之后可以得到多个细调码差值(或多个细调码误差)，而该调校模块被安排用来从该多个细调码差值(或多个细调码误差)中选取出一最小的细调码差值(或误差)，以及接着被安排用来将提供给小数分频器1451的一最终结果的电源供应电压/电流水平设定为相应于该最小的细调码差值(或误差)的一电压/电流水平，以减轻或减少小数分频器1451所造成的数字控制振荡器的牵引效应。
相似地，上述应用于小数分频器1451的渐进式调整程序也适用于中间级电路145内所包括的其他多个电路元件，例如工作时间控制电路1452与功率放大器驱动电路1453，以减少该些电路元件所造成的数字控制振荡器的牵引效应。为简化本申请的说明书内容，相应的内容不再重述。
图3是图1所示的实施例渐进地调整中间级电路145内的一个电路元件的该电容值以减轻在一通信系统例如蓝芽通信系统中的数字控制振荡器的牵引效应的范例示意图，如图3所示，例如该实施例系被安排用来渐进地调整一个电路元件例如是上述的小数分频器1451的电容值，然而这并非是本申请的限制，也就是说，这个调整方式也适用于中间级电路145内的其他多个电路元件。
当控制电路115被供电而开启时，控制电路115会被安排进入一调校模式以减缓数字控制振荡器的牵引效应，在该调校模式中，功率放大器(PA)125被开启并接着被关闭(可由控制电路115或其他电路而控制)，相应地数字锁相环140基于一蓝芽封包格式而操作并锁定一特定频率，例如，在时间间隔t1时，控制电路115会调整并设定小数分频器1451的电容值为一第一电容值，而功率放大器125在一蓝芽封包格式的封包开头时被关闭或处于关闭状态，而在时间间隔CT_1和FT_1时，数字锁相环140会运作并锁定该特定的频率，而该调校模块被安排用来在时间间隔FT_1的结尾时取得电容数组1502的信息，例如细调码的信息。而在细调码的信息已经闩锁于该寄存器电路中之后，功率放大器125会被开启，而数字锁相环140在时间间隔LO_1时被安排用来操作以锁定该特定的频率，例如，通信装置100可以在时间间隔LO_1时产生一本地单频信号，而在时间间隔LO_1的结尾时该调校模块被安排用来再次得到细调码的信息，且该细调码的信息会被闩锁于该寄存器电路中。
相似地，在时间间隔t2时，控制电路115会调整并设定小数分频器1451的电容值为一第二电容值，而功率放大器125在一蓝芽封包格式的封包开头时被关闭或处于关闭状态，而在时间间隔CT_2和FT_2时，数字锁相环140会运作并锁定该特定的频率，而该调校模块被安排用来在时间间隔FT_2的结尾时取得电容数组1502的信息，例如细调码的信息。而在细调码的信息已经闩锁于该寄存器电路中之后，功率放大器125会被开启，而数字锁相环140在时间间隔LO_2时被安排用来操作以锁定该特定的频率，例如，通信装置100可以在时间间隔LO_2时产生一本地单频信号，而在时间间隔LO_2的结尾时该调校模块被安排用来再次得到细调码的信息，且该细调码的信息会被闩锁于该寄存器电路中。
相似地，在时间间隔tn时，控制电路115会调整并设定小数分频器1451的电容值为一第n电容值，而功率放大器125在一蓝芽封包格式的封包开头时被关闭或处于关闭状态，而在时间间隔CT_n和FT_n时，数字锁相环140会运作并锁定该特定的频率，而该调校模块被安排用来在时间间隔FT_n的结尾时取得电容数组1502的信息，例如细调码的信息。而在细调码的信息已经闩锁于该寄存器电路中之后，功率放大器125会被开启，而数字锁相环140在时间间隔LO_n时被安排用来操作以锁定该特定的频率，例如，通信装置100可以在时间间隔LO_n时产生一本地单频信号，而在时间间隔LO_n的结尾时该调校模块被安排用来再次得到细调码的信息，且该细调码的信息会被闩锁于该寄存器电路中。
再者，在一实施例，该调校模块也可以采用一二元搜寻程序或一渐进式逼进程序，在不用计算出所有的细调码差值(或误差)之下找出一最小的细调码差值(或误差)，例如，用于小数分频器1451的多个可调整的电压/电流水平可能包括有八个不同水平，而基于二元搜寻程序或渐进式逼进程序，该调校模块不需要设定所有八个可调整的电压/电流水平来计算所有的细调码差值/误差，该调校模块基于二元搜寻程序或渐进式逼进程序只要通过计算两个或三个细调码差值/误差就可以找出或得到最小的细调码差值/误差，这样的技术方案可有效地减少调校的等候时间。
再者，对于一个电路元件(例如小数分频器1451、工作时间控制电路1452及功率放大器驱动电路1453其中一个)的不同制程工艺的不同工艺角样本，该调校模块可决定或找出不同的最终结果参数数值来调整该电路元件，例如，以下表格显示了相应于不同工艺角样本的不同最终结果的参数数值：
Figure BDA0001999891170000101
Figure BDA0001999891170000111
应注意的是，上述表格所示的该些工艺角样本只是用来说明之用，并非是本申请的限制。
为了使读者更清楚明白减缓数字控制振荡器的牵引效应的调校程序，请参照图4，图4是根据图1及图2所示实施例调校中间级电路145内所包括的多个电路元件所造成的数字控制振荡器的牵引效应的流程图，假若可获取相同的结果，则这些步骤并不一定要遵照图4所示的执行次序来执行，且这些步骤不一定要连续地执行，也就是说，一些其他步骤可插入其中。这些步骤的详细内容如下：
步骤405：开始；
步骤410：供电开启控制电路115；
步骤415：进入调校模式；
步骤420：通过固定使用于第二电路元件(例如工作时间控制电路1452)的第二参数、固定使用于第三电路元件(例如功率放大器驱动电路1453)的第三参数以及调整使用于第一电路元件的第一参数，设定第一电路元件(例如中间级电路145内的小数分频器1451)的调校，找到一最小细调差值/误差以找到一第一最终结果的参数；
步骤425：通过固定第一参数、固定第三参数以及调整使用于第二电路元件的第二参数，设定第二电路元件的调校，找到一最小细调差值/误差以找到一第二最终结果的参数；
步骤430：通过固定第一参数、固定第二参数以及调整使用于第三电路元件的第三参数，设定第三电路元件的调校，找到一最小细调差值/误差以找到一第三最终结果的参数；
步骤435：应用该第一、第二、第三最终结果参数来调整该三个电路元件；
步骤440：回到正常传输模式；以及
步骤445：结束。
根据本申请的实施例，通信装置100能够实时地补偿或减轻中间级电路145所造成的数字控制振荡器的牵引效应，例如，当装置100被用于不同温度例如高温及低温时，电路元件的特性会受影响而产生变异，因此会发生数字控制振荡器的牵引效应，而通过上述的调校程序，通信装置100就能够实时地补偿或减轻中间级电路145所造成的数字控制振荡器的牵引效应。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种通信装置的控制电路，所述控制电路的输出系耦接于功率放大器，其特征在于，所述控制电路包含：
一处理电路，用来接收数据信号以产生相位数据信号至数字锁相环；
所述数字锁相环，耦接于所述处理电路，用来接收所述相位数据信号、动态地锁定一特定频率以及基于所述相位数据信号来产生相位调制信号；以及
一中间级电路，耦接于所述数字锁相环与所述功率放大器之间，用来处理所述相位调制信号以及产生一处理后的相位调制信号至所述功率放大器；
其中所述处理电路被安排用来决定或调整所述中间级电路的等效电容值。
2.如权利要求1所述的控制电路，其特征在于，所述数字锁相环包含数字控制振荡器与可调电容数组，所述处理电路被安排用来得到所述数字锁相环的所述可调电容数组的可调数值，以决定所述中间级电路的所述等效电容值。
3.如权利要求2所述的控制电路，其特征在于，所述处理电路包含：
一寄存器电路，用来闩锁所述可调数值；以及
一调校模块，耦接至所述寄存器电路，用来基于所闩锁的所述可调数值以及通过决定提供给所述中间级电路的电源供应信号，调整所述中间级电路的所述等效电容值。
4.如权利要求3所述的控制电路，其特征在于，所述电源供应信号是提供给所述中间级电路的供应电压或供应电流。
5.如权利要求2所述的控制电路，其特征在于，所述中间级电路包含多个电路元件，以及所述调校模块被安排用来根据所述可调数值分别并独立地调整所述多个电路元件的多个等效电容值。
6.如权利要求2所述的控制电路，其特征在于，所述调校模块被安排用来初步设定所述中间级电路的所述等效电容值为第一值、当所述功率放大器被关闭并接着被开启时基于所设定的所述第一值来计算所述可调电容数组的所述多个可调数值之间的第一差值、初步设定所述中间级电路的所述等效电容值为第二值、当所述功率放大器被关闭并接着被开启时基于所设定的所述第二值来计算所述可调电容数组的所述多个可调数值之间的第二差值以及基于所述第一差值与所述第二差值来决定所述中间级电路的所述等效电容值。
7.如权利要求6所述的控制电路，其特征在于，所述调校模块被安排用来设定提供给所述中间级电路的电源供应信号，以设定所述等效电容值为特定的数值。
8.如权利要求6所述的控制电路，其特征在于，当所述第一差值小于所述第二差值时，所述调校模块被安排用来决定所述中间级电路的所述等效电容值为所述第一值。
9.如权利要求1所述的控制电路，其特征在于，所述中间级电路包含小数分频器、工作时间控制电路以及功率放大器驱动电路的至少其中一个。
10.一种通信装置的控制电路的方法，所述控制电路的输出耦接于功率放大器，其特征在于，所述方法包含：
接收数据信号以产生相位数据信号至数字锁相环；
使用所述数字锁相环来接收所述相位数据信号、动态地锁定特定频率以及基于所述相位数据信号来产生相位调制信号；以及
决定或调整中间级电路的等效电容值，所述中间级电路耦接于所述数字锁相环与所述功率放大器之间并用来处理所述相位调制信号以及产生处理过的相位调制信号至所述功率放大器。
11.如权利要求10所述的方法，其特征在于，所述数字锁相环包含数字控制振荡器与可调电容数组，以及决定或调整中间级电路的等效电容值的步骤包含：
得到所述数字锁相环的所述可调电容数组的可调数值，以决定所述中间级电路的所述等效电容值。
12.如权利要求11所述的方法，其特征在于，决定或调整中间级电路的等效电容值的步骤包含：
闩锁所述可调数值；以及
基于所闩锁的所述可调数值以及通过决定提供给所述中间级电路的电源供应信号，调整所述中间级电路的所述等效电容值。
13.如权利要求12所述的方法，其特征在于，所述电源供应信号是提供给所述中间级电路的供应电压或供应电流。
14.如权利要求11所述的方法，其特征在于，所述中间级电路包含多个电路元件，以及决定或调整中间级电路的等效电容值的步骤包含：
根据所述可调数值分别并独立地调整所述多个电路元件的多个等效电容值。
15.如权利要求11所述的方法，其特征在于，决定或调整中间级电路的等效电容值的步骤包含：
初步设定所述中间级电路的所述等效电容值为第一值；
当所述功率放大器被关闭并接着被开启时，基于所设定的所述第一值来计算所述可调电容数组的所述多个可调数值之间的第一差值；
初步设定所述中间级电路的所述等效电容值为第二值；
当所述功率放大器被关闭并接着被开启时，基于所设定的所述第二值来计算所述可调电容数组的所述多个可调数值之间的第二差值；以及
基于所述第一差值与所述第二差值来决定所述中间级电路的所述等效电容值。
16.如权利要求15所述的方法，其特征在于，所述方法另包含：
设定提供给所述中间级电路的电源供应信号，以设定所述等效电容值为特定的数值。
17.如权利要求15所述的方法，其特征在于，决定或调整中间级电路的等效电容值的步骤包含：
当所述第一差值小于所述第二差值时，决定所述中间级电路的所述等效电容值为所述第一值。
18.如权利要求10所述的方法，其特征在于，所述中间级电路包含小数分频器、工作时间控制电路以及功率放大器驱动电路的至少其中一个。
19.一种通信装置的处理电路，所述通信装置另包括数字锁相环、功率放大器以及耦接于所述数字锁相环与所述功率放大器之间的中间级电路，以及其特征在于，所述处理电路包含：
一寄存器电路，用来存储从所述数字锁相环所得到的信息；以及
一调校模块，耦接于所述寄存器电路，用来基于储存于所述寄存器电路中的所述数字锁相环的所述信息，决定或调整所述中间级电路的等效电容值。
20.如权利要求19所述的处理电路，其特征在于，所述数字锁相环包含数字控制振荡器及可调电容数组，以及所述处理电路被安排用来得到所述数字锁相环的所述可调电容数组的可调数值、储存所述可调数值于所述寄存器电路中以及根据所述寄存器电路中所储存的所述可调数值来决定所述中间级电路的所述等效电容值。
CN201910207738.8A 2018-08-12 2019-03-19 通信装置的控制电路、方法以及处理电路 Active CN110830039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/101,517 2018-08-12
US16/101,517 US10447284B1 (en) 2018-08-12 2018-08-12 Mechanism for adjusting characteristics of inter-stage circuit to mitigate or reduce DCO pulling effect

Publications (2)

Publication Number Publication Date
CN110830039A true CN110830039A (zh) 2020-02-21
CN110830039B CN110830039B (zh) 2023-04-11

Family

ID=68165137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910207738.8A Active CN110830039B (zh) 2018-08-12 2019-03-19 通信装置的控制电路、方法以及处理电路

Country Status (2)

Country Link
US (1) US10447284B1 (zh)
CN (1) CN110830039B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112469112A (zh) * 2020-11-25 2021-03-09 Oppo（重庆）智能科技有限公司 频率控制方法、装置、射频系统及通信设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220110902A (ko) * 2021-02-01 2022-08-09 에스케이하이닉스 주식회사 전원 노이즈를 보상하는 위상 고정 루프

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018731A1 (en) * 2003-05-28 2007-01-25 Christophe Casenave Device for setting a frequency
US20070176691A1 (en) * 2006-01-30 2007-08-02 Batchelor Jeffrey S Expanded pull range for a voltage controlled clock synthesizer
CN101483434A (zh) * 2008-01-11 2009-07-15 上海锐协微电子科技有限公司 一种低调谐增益变化的压控振荡器
US20120013407A1 (en) * 2010-07-19 2012-01-19 Koji Takinami Method and system for compensation of frequency pulling in an all digital phase lock loop
US20130241661A1 (en) * 2012-03-13 2013-09-19 Industrial Technology Research Institute Voltage-controlled oscillator module and method for generating oscillator signals
US20150381186A1 (en) * 2014-06-30 2015-12-31 Stmicroelectronics S.R. L. Oscillator circuits and methods to compensate frequency pulling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460612B2 (en) * 2004-08-12 2008-12-02 Texas Instruments Incorporated Method and apparatus for a fully digital quadrature modulator
US7405685B2 (en) * 2005-07-11 2008-07-29 Texas Instruments Incorporated Negative contributive offset compensation in a transmit buffer utilizing inverse clocking
US8195103B2 (en) * 2006-02-15 2012-06-05 Texas Instruments Incorporated Linearization of a transmit amplifier
US20120244824A1 (en) * 2007-02-12 2012-09-27 Texas Instruments Incorporated Minimization of rms phase error in a phase locked loop by dithering of a frequency reference
US8779867B2 (en) * 2011-10-26 2014-07-15 Intel Mobile Communications GmbH Split varactor array with improved matching and varactor switching scheme
US8994467B2 (en) * 2012-04-05 2015-03-31 Mediatek Singapore Pte. Ltd. Method and apparatus for measuring/compensating mismatches in digitally-controlled oscillator
US8803627B1 (en) * 2013-12-03 2014-08-12 Innophase Inc. Wideband direct DCO modulator with in-band compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018731A1 (en) * 2003-05-28 2007-01-25 Christophe Casenave Device for setting a frequency
US20070176691A1 (en) * 2006-01-30 2007-08-02 Batchelor Jeffrey S Expanded pull range for a voltage controlled clock synthesizer
CN101483434A (zh) * 2008-01-11 2009-07-15 上海锐协微电子科技有限公司 一种低调谐增益变化的压控振荡器
US20120013407A1 (en) * 2010-07-19 2012-01-19 Koji Takinami Method and system for compensation of frequency pulling in an all digital phase lock loop
US20130241661A1 (en) * 2012-03-13 2013-09-19 Industrial Technology Research Institute Voltage-controlled oscillator module and method for generating oscillator signals
US20150381186A1 (en) * 2014-06-30 2015-12-31 Stmicroelectronics S.R. L. Oscillator circuits and methods to compensate frequency pulling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112469112A (zh) * 2020-11-25 2021-03-09 Oppo（重庆）智能科技有限公司 频率控制方法、装置、射频系统及通信设备

Also Published As

Publication number Publication date
CN110830039B (zh) 2023-04-11
US10447284B1 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
US7215215B2 (en) Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus
KR101515737B1 (ko) 2 포인트 변조 디지털 위상 고정 루프
US7538623B2 (en) Phase locked loop modulator calibration techniques
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
US8170171B2 (en) Communication semiconductor integrated circuit
US7826811B2 (en) Phase modulation apparatus and wireless communication apparatus
US7109816B2 (en) Dual port modulator comprising a frequency synthesiser
CN105827238B (zh) 校准双端口锁相环路的系统及方法
CN103297366A (zh) 具有调制增益校准的数字宽带闭环调相器
CN110830039B (zh) 通信装置的控制电路、方法以及处理电路
JP4584336B2 (ja) Ｆｍ変調を用いたポーラ変調装置および方法
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
US7372917B2 (en) Digital algorithm for on-line ACPR optimization in polar RF transmitters
US20220393690A1 (en) Systems and methods for calibrating digital phase-locked loops
JP2018528635A (ja) 調整されるオフセット位相ロックループ送信機
CN100550873C (zh) 使用偏移锁相环的通信发射机
JP6594457B2 (ja) 電圧制御発振器の制御されたミューティングおよび出力増減
CN101753101B (zh) 极性发送器中的调幅电路及其直流偏移的校准方法
US11356106B2 (en) Phase locked loop and electronic device including the same
US10873334B1 (en) Low power signal generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230323

Address after: Taiwan, Hsinchu, China

Applicant after: Dafa Technology Co.,Ltd.

Address before: Hsinchu County, Taiwan, China

Applicant before: Yuanrui Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant