CN110825688A - 一种新型时钟系统 - Google Patents

一种新型时钟系统 Download PDF

Info

Publication number
CN110825688A
CN110825688A CN201910134127.5A CN201910134127A CN110825688A CN 110825688 A CN110825688 A CN 110825688A CN 201910134127 A CN201910134127 A CN 201910134127A CN 110825688 A CN110825688 A CN 110825688A
Authority
CN
China
Prior art keywords
clock
pin
write
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910134127.5A
Other languages
English (en)
Other versions
CN110825688B (zh
Inventor
周伟
黄晓宇
袁明海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Quantu Semiconductor Technology Co Ltd
Original Assignee
Suzhou Quantu Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Quantu Semiconductor Technology Co Ltd filed Critical Suzhou Quantu Semiconductor Technology Co Ltd
Priority to CN201910134127.5A priority Critical patent/CN110825688B/zh
Publication of CN110825688A publication Critical patent/CN110825688A/zh
Application granted granted Critical
Publication of CN110825688B publication Critical patent/CN110825688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及智能芯片技术领域，具体地说是一种新型时钟系统，其特征在于，包括：锁相回路、若干芯片，每个所述芯片分别接收来自所述锁相回路的时钟信号，每个所述芯片至少与另一所述芯片通过FIFO异步通信连接、内部通信模块，设在每个所述芯片内部，用于所述芯片内部的同步时钟信号通讯；本发明与现有技术相比，回避了全局时钟分布电路导致的功耗和面积代价，显著降低维护难度及运行成本，显著提高系统运行效率。

Description

一种新型时钟系统
技术领域
本发明涉及智能芯片技术领域，具体地说是一种新型时钟系统。
背景技术
目前，高性能低功耗的时钟分布电路对于大规模并行多核心处理器或者计算引擎例如多核心图形处理器和多核心人工智能处理器至关重要。现有技术的时钟分布电路一般采用全局同步的时钟分布电路或者基于数字 DLL（延迟锁相环）技术的同步时钟分布。
然而现有技术提供的方法需要保证芯片任何位置处的时钟相位相同才能正常工作，为此常导致整个全局时钟分布电路的功耗和面积代价巨大。
因此，现有技术还有待发展。
发明内容
鉴于上述现有技术的不足之处，本发明的目的在于提供一种新型时钟系统，，旨在解决现有技术功耗及成本过高的问题。
为了达到上述目的，本发明采取了以下技术方案：
本发明提供一种新型时钟系统，其特征在于，包括：
锁相回路，用于输出时钟信号；
若干芯片，每个所述芯片分别接收来自所述锁相回路的时钟信号，每个所述芯片至少与另一所述芯片通过FIFO异步通信连接；
内部通信模块，设在每个所述芯片内部，用于所述芯片内部的同步时钟信号通讯。
进一步的，所述时钟信号包括读时钟信号和写时钟信号。
进一步的，所述内部通信模块包括多路选通单元、写复位信号单元、读复位信号单元、使能信号单元，所述写复位信号单元、读复位信号单元、使能信号单元的输出端分别与所述多路选通单元通信连接。
进一步的，所述多路选通单元包括多路选择器、若干支路触发器、选通装置，所述选通装置与所述多路选择器的选通端相连，所述多路选择器的每一输入支路上均串联有至少一个支路触发器；所述支路触发器的信号输入引脚连接外部数据源，所述支路触发器的时钟引脚接收所述写时钟信号，所述支路触发器的复位引脚接收所述写复位信号单元发送的写复位信号，所述支路触发器的置位引脚接收所述使能信号单元发送的使能信号。
进一步的，所述写复位信号单元包括若干串联的写复位触发器，位于数据传输方向前端的所述写复位触发器的输入引脚连接外部复位信号，位于数据传输方向末端的所述写复位触发器的输出引脚输出写复位信号，每个所述写复位触发器的时钟引脚接收所述写时钟信号。
进一步的，所述读复位信号单元包括若干串联的读复位触发器，位于数据传输方向前端的所述读复位触发器的输入引脚连接外部复位信号，位于数据传输方向末端的所述读复位触发器的输出引脚输出读复位信号，每个所述读复位触发器的时钟引脚接收所述读时钟信号。
进一步的，所述使能信号单元包括使能触发器、解码器，所述使能触发器的输出引脚分为两路，一路连接所述使能触发器的输入引脚，所述输出引脚和输入引脚之间还连接有第一加法器，另一路连接所述第一解码器的输入端，所述解码器的输出端分为若干路，每一路分别与一个所述支路触发器的置位引脚对应连接。
进一步的，所述选通装置包括选通触发器，所述选通触发器的输出端分为两路，一路与所述选通触发器的输入端相连，所述选通触发器的输出端与输入端之间还连接有第二加法器，另一路与所述多路选择器的选通端相连。
进一步的，所述多路选择器的输出支路上设有延迟触发器，所述延迟触发器的时钟引脚接收所述读时钟信号。
进一步的，本发明提供的时钟系统还包括用于检测FIFO容量状态并输出相应的容量状态信号的容量检测模块。
本发明与现有技术相比，采用全局异步本地同步的时钟分布电路，在本地上采用低成本即可实现由DFFs构成的同步或异步FIFO完成不同时钟域之间的数据交互通讯，由于不需要全局时钟在芯片任何位置处的时钟相位相同的要求，因此回避了全局时钟分布电路导致的功耗和面积代价，显著降低维护难度及运行成本，此外，本发明可以使得每个时钟域的计算核心工作在不同的频率和相位，因此可以更好的有效提高整个多核心处理器的运算效率，更适合目前的新型多核心异构类型的大规模并行计算，相比于现有技术中复杂的双端口 SRAM 的 FIFO 电路，本发明采用小容量DFFs 的FIFO电路能够更加高效的实现。
附图说明
图1为本发明芯片内部通信的连接示意图；
图2为本发明的写复位信号单元的连接示意图；
图3为本发明的使能信号单元的连接示意图；
图4为本发明的读复位信号单元的连接示意图；
图5为本发明的芯片之间通信的连接示意图；
图6为本发明的芯片接收的时钟信号的波形示意图；
图7为本发明的芯片之间的数据通讯使用的异步FIFO的empty信号产生逻辑电路图；
图8为本发明的芯片之间的数据通讯使用的异步FIFO的full信号产生逻辑电路图。
具体实施方式
以下对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
如图1~6所示，本发明提供一种新型时钟系统，其特征在于，包括：
锁相回路，用于输出时钟信号cks0、cks1、cks2、cks3；
若干芯片，每个所述芯片分别接收来自所述锁相回路的时钟信号，每个所述芯片至少与另一所述芯片通过FIFO异步通信连接，其输出的数据为写数据信号w_data，；
内部通信模块，设在每个所述芯片内部，用于所述芯片内部的同步时钟信号通讯。
进一步的，所述时钟信号在由芯片传输至FIFO时，作为写时钟信号进行传输，在由FIFO传输至芯片时，作为读时钟信号r_ck进行传输。
进一步的，所述内部通信模块包括多路选通单元、写复位信号单元、读复位信号单元、使能信号单元，所述写复位信号单元、读复位信号单元、使能信号单元的输出端分别与所述多路选通单元通信连接。
进一步的，所述多路选通单元包括多路选择器mux、若干支路触发器、选通装置，所述选通装置与所述多路选择器mux的选通端se1相连，所述多路选择器mux的每一输入支路上均串联有至少一个支路触发器，所述多路选择触发器mux的输出支路发送待输出数据r_data；所述支路触发器的信号输入引脚接收待写入数据w_data，所述支路触发器的时钟引脚接收所述写时钟信号w_ck，所述支路触发器的复位引脚接收所述写复位信号单元发送的写复位信号w_rst，所述支路触发器的置位引脚接收所述使能信号单元发送的使能信号en。
进一步的，所述写复位信号单元包括若干串联的写复位触发器，位于数据传输方向前端的所述写复位触发器的输入引脚连接外部复位信号rst，位于数据传输方向末端的所述写复位触发器的输出引脚输出写复位信号w_rst，每个所述写复位触发器的时钟引脚接收所述写时钟信号w_ck。
进一步的，所述读复位信号单元包括若干串联的读复位触发器，位于数据传输方向前端的所述读复位触发器的输入引脚连接外部复位信号rst，位于数据传输方向末端的所述读复位触发器的输出引脚输出读复位信号r_rst，每个所述读复位触发器的时钟引脚接收所述读时钟信号r_ck。
进一步的，所述使能信号单元包括使能触发器、解码器decoder，所述使能触发器的输出引脚分为两路，一路连接所述使能触发器的输入引脚，所述输出引脚和输入引脚之间还连接有第一加法器，另一路连接所述第一解码器的输入端，所述解码器的输出端分为若干路，每一路分别与一个所述支路触发器的置位引脚对应连接。
进一步的，所述选通装置包括选通触发器，所述选通触发器的输出端分为两路，一路与所述选通触发器的输入端相连，所述选通触发器的输出端与输入端之间还连接有第二加法器，另一路与所述多路选择器mux的选通端se1相连。
进一步的，所述多路选择器的输出支路上设有延迟触发器，所述延迟触发器的时钟引脚接收所述读时钟信号r_ck。
进一步的，所述支路触发器、写复位触发器、读复位触发器、使能触发器、选通触发器、延迟触发器均选用D触发器FFs。
进一步的，如图7~8所示，本系统还包括用于检测FIFO容量状态并输出相应的容量状态信号的容量检测模块，所述容量检测模块由数模转换器、四个容量检测触发器、模数转换器、空标志检测器依次串联组成，接收读地址信号r_addr、写地址信号w_addr，并根据信号内容输出FIFO的空标记、满标记。
本发明所提供的系统中，由于w_ck和r_ck同频，故合理的 reset 之后 w_addr 与r_addr 间隔固定，不会出现 FIFO 的空和满现象。reset: w_addr=0, r_addr=2.各自每时钟周期都进行读写和地址加 1 操作，但数据的有效性由其中的标志位决定。注意此时w_rst与r_rst不能有2Tck的skew，以防w_addr 与 r_addr因该skew重叠，可增加 FIFO 深度放松对reset的skew要求。

Claims (10)

1.一种新型时钟系统，其特征在于，包括：
锁相回路，用于输出时钟信号；
若干芯片，每个所述芯片分别接收来自所述锁相回路的时钟信号，每个所述芯片至少与另一所述芯片通过FIFO异步通信连接；
内部通信模块，设在每个所述芯片内部，用于所述芯片内部的同步时钟信号通讯。
2.根据权利要求1所述的一种新型时钟系统，其特征在于，所述时钟信号包括读时钟信号和写时钟信号。
3.根据权利要求2所述的一种新型时钟系统，其特征在于，所述内部通信模块包括多路选通单元、写复位信号单元、读复位信号单元、使能信号单元，所述写复位信号单元、读复位信号单元、使能信号单元的输出端分别与所述多路选通单元通信连接。
4.根据权利要求3所述的一种新型时钟系统，其特征在于，所述多路选通单元包括多路选择器、若干支路触发器、选通装置，所述选通装置与所述多路选择器的选通端相连，所述多路选择器的每一输入支路上均串联有至少一个支路触发器；所述支路触发器的信号输入引脚连接外部数据源，所述支路触发器的时钟引脚接收所述写时钟信号，所述支路触发器的复位引脚接收所述写复位信号单元发送的写复位信号，所述支路触发器的置位引脚接收所述使能信号单元发送的使能信号。
5.根据权利要求4所述的一种新型时钟系统，其特征在于，所述写复位信号单元包括若干串联的写复位触发器，位于数据传输方向前端的所述写复位触发器的输入引脚连接外部复位信号，位于数据传输方向末端的所述写复位触发器的输出引脚输出写复位信号，每个所述写复位触发器的时钟引脚接收所述写时钟信号。
6.根据权利要求4所述的一种新型时钟系统，其特征在于，所述读复位信号单元包括若干串联的读复位触发器，位于数据传输方向前端的所述读复位触发器的输入引脚连接外部复位信号，位于数据传输方向末端的所述读复位触发器的输出引脚输出读复位信号，每个所述读复位触发器的时钟引脚接收所述读时钟信号。
7.根据权利要求4所述的一种新型时钟系统，其特征在于，所述使能信号单元包括使能触发器、解码器，所述使能触发器的输出引脚分为两路，一路连接所述使能触发器的输入引脚，所述输出引脚和输入引脚之间还连接有第一加法器，另一路连接所述第一解码器的输入端，所述解码器的输出端分为若干路，每一路分别与一个所述支路触发器的置位引脚对应连接。
8.根据权利要求4所述的一种新型时钟系统，其特征在于，所述选通装置包括选通触发器，所述选通触发器的输出端分为两路，一路与所述选通触发器的输入端相连，所述选通触发器的输出端与输入端之间还连接有第二加法器，另一路与所述多路选择器的选通端相连。
9.根据权利要求4所述的一种新型时钟系统，其特征在于，所述多路选择器的输出支路上设有延迟触发器，所述延迟触发器的时钟引脚接收所述读时钟信号。
10.根据权利要求1所述的一种新型时钟系统，其特征在于，还包括用于检测FIFO容量状态并输出相应的容量状态信号的容量检测模块。
CN201910134127.5A 2019-02-22 2019-02-22 一种时钟系统 Active CN110825688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910134127.5A CN110825688B (zh) 2019-02-22 2019-02-22 一种时钟系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910134127.5A CN110825688B (zh) 2019-02-22 2019-02-22 一种时钟系统

Publications (2)

Publication Number Publication Date
CN110825688A true CN110825688A (zh) 2020-02-21
CN110825688B CN110825688B (zh) 2023-08-01

Family

ID=69547544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910134127.5A Active CN110825688B (zh) 2019-02-22 2019-02-22 一种时钟系统

Country Status (1)

Country Link
CN (1) CN110825688B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901526B1 (en) * 2000-11-08 2005-05-31 Intel Corporation Digital bus synchronizer for generating read reset signal
CN1820322A (zh) * 2003-07-09 2006-08-16 米克伦技术公司 用于双倍数据速率多位写入的数据选通同步电路和方法
CN101078944A (zh) * 2007-05-11 2007-11-28 东南大学 时钟切换电路
CN101320362A (zh) * 2008-06-27 2008-12-10 北京大学深圳研究生院 支持异步传输的阵列处理系统及其时钟管理方法
CN102629913A (zh) * 2012-04-11 2012-08-08 浙江大学 适用于全局异步局部同步片上互连网络的路由器装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901526B1 (en) * 2000-11-08 2005-05-31 Intel Corporation Digital bus synchronizer for generating read reset signal
CN1820322A (zh) * 2003-07-09 2006-08-16 米克伦技术公司 用于双倍数据速率多位写入的数据选通同步电路和方法
CN101078944A (zh) * 2007-05-11 2007-11-28 东南大学 时钟切换电路
CN101320362A (zh) * 2008-06-27 2008-12-10 北京大学深圳研究生院 支持异步传输的阵列处理系统及其时钟管理方法
CN102629913A (zh) * 2012-04-11 2012-08-08 浙江大学 适用于全局异步局部同步片上互连网络的路由器装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JONAS CARLSSON等: "A Clock Gating Circuit for Globally Asynchronous Locally Synchronous Systems", 《2006 NORCHIP》 *

Also Published As

Publication number Publication date
CN110825688B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US20110320854A1 (en) Inter-clock domain data transfer FIFO circuit
US5768529A (en) System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers
US7583106B2 (en) Clock circuitry
US9201449B1 (en) Method and apparatus for source-synchronous capture using a first-in-first-out unit
USRE46754E1 (en) Integrated circuit for clock generation for memory devices
CN105117360A (zh) 基于fpga的接口信号重映射方法
US8520464B2 (en) Interface circuit and semiconductor device incorporating same
US5539739A (en) Asynchronous interface between parallel processor nodes
GB2505002A (en) Monitoring buffer capacity when transferring data between domains using different clock signals
US20050055489A1 (en) Bridge circuit for use in retiming in a semiconductor integrated circuit
JP2006522378A (ja) パイプライン同期デバイス
US5758131A (en) Bus adapter for synchronizing communications between two circuits running at different clock rates
Ono et al. A modular synchronizing FIFO for NoCs
CN107066419B (zh) 可扩展的自适应n×n通道数据通信系统
CN112948322A (zh) 一种基于弹性缓存的虚通道及实现方法
US20230205257A1 (en) Asynchronous asic
CN113491082B (zh) 一种数据处理装置
CN110825688B (zh) 一种时钟系统
CN115834602A (zh) 一种异步数据流通信交互系统
CN115220528A (zh) 时钟获得方法、装置、芯片、电子设备及存储介质
Elrabaa A new FIFO design enabling fully-synchronous on-chip data communication network
JP2023500300A (ja) プログラマブルデバイス構成メモリシステム
US6282149B1 (en) Circuit and method for synchronized data banking
Ning et al. Design of a GALS Wrapper for Network on Chip
Rahimian et al. A high-throughput, metastability-free GALS channel based on pausible clock method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant