CN110825434A - 计算装置以及计算方法 - Google Patents

计算装置以及计算方法 Download PDF

Info

Publication number
CN110825434A
CN110825434A CN201911058840.2A CN201911058840A CN110825434A CN 110825434 A CN110825434 A CN 110825434A CN 201911058840 A CN201911058840 A CN 201911058840A CN 110825434 A CN110825434 A CN 110825434A
Authority
CN
China
Prior art keywords
data
instruction
unit
neuron
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911058840.2A
Other languages
English (en)
Other versions
CN110825434B (zh
Inventor
陈天石
刘少礼
王在
胡帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Cambricon Information Technology Co Ltd
Original Assignee
Shanghai Cambricon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Cambricon Information Technology Co Ltd filed Critical Shanghai Cambricon Information Technology Co Ltd
Publication of CN110825434A publication Critical patent/CN110825434A/zh
Application granted granted Critical
Publication of CN110825434B publication Critical patent/CN110825434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Complex Calculations (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

本申请提供了一种计算装置及计算方法，所述计算装置包括：映射单元、存储器、寄存器单元、运算单元、控制单元和数据访问单元。

Description

计算装置以及计算方法
技术领域
本申请属于神经网络运算领域，尤其涉及一种计算装置以及计算方法。
背景技术
数据处理是大部分算法需要经过的步骤或阶段，在计算机引入数据处理领域后，越来越多的 数据处理通过计算机来实现，现有的算法中有计算设备在进行神经网络的数据计算时速度慢，效 率低。
申请内容
有鉴于此，本申请提供一种计算装置以及计算方法，能够提高计算速度，并且运算性能高效。
本申请提供一种计算装置，其特征在于，所述计算装置包括：计算装置，其特征在于，所述 计算装置包括：映射单元、存储器、寄存器单元、运算单元、控制单元和数据访问单元；其中，
存储器，用于存储计算神经元、权值和运算指令；
寄存器单元，用于存储运算指令的地址、输入数据的地址；
控制单元，用于提取运算指令，该运算指令对应的操作域，将该运算指令译码成执行指令， 该执行指令用于控制运算单元执行运算操作，将该操作域传输至数据访问单元；
数据访问单元，用于提取该操作域对应的输入数据，并将该输入数据传输至映射单元；
映射单元，用于将输入数据转换成输入神经元、权值和连接数据，依据连接数据对该输入神 经元的筛选得到计算神经元，将该计算神经元并存储在存储器中；
运算单元，用于该执行指令调用运算单元的计算器对该计算神经元执行运算操作得到运算结 果。
附图说明
图1-1是本申请实施例提供的计算装置的另一种结构示意图。
图1-2是本申请实施例提供的卷积计算指令的流程示意图。
图2-1是作为本申请一实施例的总体结构的示意性框图；
图2-2是作为本申请一实施例的一稀疏连接的神经网络的节点结构示意图；
图2-3是神经网络的连接关系示意图；
图2-4是作为本申请又一实施例的一稀疏连接的神经网络的连接关系示意图；
图2-5是作为本申请一实施例的一卷积操作的示意图；
图2-6是卷积神经网络变得稀疏时输入、输出和权值的变化图；
图2-7是作为本申请一实施例的稀疏连接的人工神经网络运算装置的结构示意图；
图2-8是作为本申请一实施例的映射单元的结构示意图；
图2-9是作为本申请一实施例的稀疏连接的人工神经网络运算过程的流程图；
图2-10是作为本申请另一实施例的稀疏连接的人工神经网络运算装置的结构示意图；
图2-11是作为本申请另一实施例的映射单元的结构示意图；
图2-12是作为本申请再一实施例的稀疏连接的人工神经网络运算装置的结构示意图；
图2-13是作为本申请再一实施例的映射单元的结构示意图；
图2-14是作为本申请还一实施例的稀疏连接的人工神经网络运算装置的结构示意图；
图2-15是作为本申请还一实施例的映射单元的结构示意图；
图3-1示出了根据本申请实施例的用于执行支持离散数据表示的人工神经网络正向运算的装 置中主运算模块结构的示例框图；
图3-2示出了根据本申请实施例的用于执行支持离散数据表示的人工神经网络正向运算的装 置中从运算模块结构的示例框图；
图3-3示出了根据本申请实施例的运算单元示例结构；
图3-4示出了根据本申请实施例的连续数据和离散数据转化的连续离散转化模块的示例结构；
图4-1为依据本公开的神经网络运算装置的结构示意图；
图4-2为依据本公开的神经网络运算装置的结构示意图；
图4-3为依据本公开的神经网络运算方法流程图；
图4-3.1为依据本公开的编码表的示意图；
图4-3.2为依据本公开的编码表的另一示意图；
图4-3.3为依据本公开的编码表的另一示意图；
图4-3.4为依据本公开的编码表的另一示意图；
图4-3.5为依据本公开的幂次数据的表示方法示意图；
图4-3.6为依据本公开的神经元与幂次权值的乘法操作示意图；
图4-3.7为依据本公开的神经元与幂次权值的乘法操作示意图。
具体实施方式
参阅图1-1，图1-1提供了一种计算装置，该计算装置包括：存储器611(可选的)、寄存器单 元612、互联模块613、运算单元614、控制单元615和数据访问单元616；
其中，运算单元614包括：加法计算器、乘法计算器、比较器、激活运算器中至少二种。
互联模块613，用于控制运算单元614中计算器的连接关系使得该至少二种计算器组成不同的 计算拓扑结构。
指令存储单元(可以是寄存器单元，指令缓存，高速暂存存储器)612，用于存储该运算指令、 数据块的在存储介质的地址、运算指令对应的计算拓扑结构。
该运算指令可以包括：操作域以及操作码，以卷积计算指令为例，如下表所示，其中，寄存 器0、寄存器1、寄存器堆2、寄存器3、寄存器4可以为操作域。其中，每个寄存器0、寄存器1、 寄存器2、寄存器3、寄存器4可以是一个或者多个寄存器。
Figure BDA0002256111590000031
存储器611可以为片外存储器，当然在实际应用中，当为片内存储器时，该片内存储器可以为 缓存，具体的，可以为高速暂存缓存，用于存储数据块，该数据块具体可以为n维数据，n为大于 等于1的整数，例如，n＝1时，为1维数据，即向量，如n＝2时，为2维数据，即矩阵，如n＝3 或3以上时，为多维数据。
控制单元615，用于从寄存器单元612内提取运算指令、该运算指令对应的操作域以及该运算 指令对应的第一计算拓扑结构，将该运算指令译码成执行指令，该执行指令用于控制运算单元执 行运算操作，将该操作域传输至数据访问单元616，。
数据访问单元616，用于从存储器611中提取该操作域对应的数据块，并将该数据块传输至互 联模块613。
互联模块613、用于接收数据块，将该数据块发送至运算单元614。
运算单元614，用于该执行指令调用运算单元614的计算器对该数据块执行运算操作得到运算 结果，将该运算结果传输至数据访问单元存储在存储器内。一个实施例里，运算单元614，用于按 第一计算拓扑结构以及该执行指令调用计算器对数据块执行运算操作得到运算结果，将该运算结 果传输至数据访问单元存储在存储器内。
在一种可选的实施例中，上述第一计算拓扑结构可以为：乘法运算器-加法运算器-加法运算器 -激活运算器。
下面通过不同的运算指令来说明如图1-1所示的计算装置的具体计算方法，这里的运算指令以 卷积计算指令为例，该卷积计算指令可以应用在神经网络中，所以该卷积计算指令也可以称为卷 积神经网络。对于卷积计算指令来说，其实际需要执行的公式可以为:s＝s(∑wxi+b),其中，即将 卷积核w乘以输入数据xi，进行求和，然后加上偏置b后做激活运算，得到最终的输出结果s。 依据该公式即可以得到该计算拓扑结构为，乘法运算器-加法运算器-(可选的)激活运算器。
上述运算指令可以包括指令集，该指令集包括：卷积神经网络指令，有不同功能的卷积神经 网络COMPUTE指令以及CONFIG指令、IO指令、NOP指令、JUMP指令和MOVE指令。在一种实施例中，COMPUTE指令包括：
卷积神经网络指令，根据该指令，装置分别从存储器(优选的高速暂存存储器或者标量寄存 器堆)的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积运算直接得到输 出结果。即该指令不执行后续的操作，直接做卷积运算得到输出结果。
卷积神经网络sigmoid指令，根据该指令，装置分别从存储器(优选的高速暂存存储器或者标 量寄存器堆)的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，优 选的，然后将输出结果做sigmoid激活；
卷积神经网络TanH指令，根据该指令，装置分别从存储器(优选的高速暂存存储器)的指定 地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，优选的，然后将输出结 果做TanH激活；
卷积神经网络ReLU指令，根据该指令，装置分别从存储器(优选的高速暂存存储器)的指定 地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，优选的，然后将输出结 果做ReLU激活；以及
卷积神经网络group指令，根据该指令，装置分别从存储器(优选的高速暂存存储器)的指定 地址取出指定大小的输入数据和卷积核，划分group之后，在卷积运算部件中做卷积操作，优选的， 然后将输出结果做激活。
CONFIG指令在每层人工神经网络计算开始前配置当前层计算需要的各种常数。
IO指令实现从外部存储空间读入计算需要的输入数据以及在计算完成后将数据存回至外部空 间。
NOP指令负责清空当前装置内部所有控制信号缓存队列中的控制信号，保证NOP指令之前的 所有指令全部指令完毕。NOP指令本身不包含任何计算操作；
JUMP指令负责控制将要从指令存储单元读取的下一条指令地址的跳转，用来实现控制流的跳 转；
MOVE指令负责将装置内部地址空间某一地址的数据搬运至装置内部地址空间的另一地址， 该过程独立于运算单元，在执行过程中不占用运算单元的资源。
如图1-1所示的计算装置执行卷积计算指令的方法具体可以为：
控制单元615从寄存器单元612内提取卷积计算指令、卷积计算指令对应的操作域，控制单 元将该操作域传输至数据访问单元。
数据访问单元从存储器内提取该操作域对应的卷积核w和偏置b(当b为0时，不需要提取 偏置b)，将卷积核w和偏置b传输至运算单元。
运算单元的乘法运算器将卷积核w与输入数据Xi执行乘法运算以后得到第一结果，将第一结 果输入到加法运算器执行加法运算得到第二结果，将第二结果和偏置b执行加法运算得到第三结 果，将第三结果输到激活运算器执行激活运算得到输出结果s，将输出结果s传输至数据访问单 元存储至存储器内。其中，每个步骤后都可以直接输出结果传输到数据访问存储至存储器内。另 外，将第二结果和偏置b执行加法运算得到第三结果这一步骤为可选步骤，即当b为0时，不需 要这个步骤。
本申请提供的技术方案通过一个指令即卷积计算指令即实现了卷积的计算，在卷积计算的中 间数据(例如第一结果、第二结果、第三结果)均无需存储或提取，减少了中间数据的存储以及 提取操作，所以其具有减少对应的操作步骤，提高卷积的计算效果的优点。
图1-2是本申请实施例提供的卷积神经网络运算装置执行卷积神经网络的流程图，如图1-2所 示，执行卷积神经网络指令的过程包括：
在步骤S6B1，在指令存储单元的首地址处预先存入一条IO指令。
在步骤S6B2，控制器单元从指令存储单元的首地址读取该条IO指令，根据译出的控制信号， 数据访问单元从存储器读取相应的所有卷积神经网络运算指令，并将其缓存在指令存储单元中。
在步骤S6B3，控制器单元接着从指令存储单元读入下一条IO指令，根据译出的控制信号， 数据访问单元从存储器读取运算单元需要的所有数据块(例如，包括输入数据、用于作快速的激 活函数运算的插值表、用于配置运算器件参数的常数表、偏置数据等)。
在步骤S6B4，控制器单元接着从指令存储单元读入下一条CONFIG指令，根据译出的控制信 号，装置配置该层神经网络计算需要的各种常数。例如，运算单元根据控制信号里的参数配置单 元内部寄存器的值，所述参数包括例如激活函数需要的数据。
在步骤S6B5，控制器单元接着从指令存储单元读入下一条COMPUTE指令，根据译出的控制 信号，互连模块将卷积窗口内的输入数据发给计算单元内的各计算器。
在步骤S6B6，根据COMPUTE指令译出的控制信号，互联模块将乘法计算器、加法计算器和 激活计算器连接形成第一计算拓扑结构。
在步骤S6B7，乘法运算器将卷积核w与输入数据Xi执行乘法运算以后得到第一结果，将第 一结果输入到加法运算器执行加法运算得到第二结果，将第二结果和偏置b执行加法运算得到第 三结果，将第三结果输入到激活运算器执行激活运算得到输出结果s，将输出结果s传输至数据 访问单元存储至存储介质内。其中，将第二结果和偏置b执行加法运算得到第三结果这一步骤可 选，即当b为0时，不需要这个步骤。
本申请还公开了一种用于稀疏连接的机器学习计算装置，具体的，该机器学习可以包括人工 神经网络，包括：
映射单元，用于将输入数据转换成输入神经元、权值和连接数据，依据连接数据对该输入神 经元的筛选得到计算神经元，将该计算神经元并存储在存储器或者缓存中；
存储器，用于存储计算神经元、权值和计算指令；
运算单元，用于根据所述存储装置中存储的计算指令对所述计算神经元以及权值执行相应的 运算；所述运算单元主要执行三步运算，第一步是将计算神经元和权值数据相乘得到第一结果； 第二步执行加法树运算得到第二结果，具体的，用于将第一步处理后的第一结果通过加法树逐级 相加得到第二结果，或者将第一结果通过和偏置相加得到第二结果；第三步对第二结果执行激活 函数运算，得到最终输出神经元。
上述运算单元具体可以包括：加法计算器、乘法计算器和激活计算器，每个计算器对应一个 流水级，此计算方式能够节省运算时间，加快运算。在另一种可选的实施例可以自由组合各流水 部件或者采取一级流水级。例如将第二个流水级和第三个流水级合并，或者将第一和第二以及第 三个流水线都合并或者各个流水级负责不同的运算可以排列组合。例如，第一级流水负责比较运 算，部分乘法运算，第二级流水负责非线性运算和矩阵标量乘法等组合。
其中，所述连接数据表示如下：
第一种情形：
采用1表示有连接，0表示无连接，每个输出神经元与所有输入神经元的连接状态组成一个0 和1的字符串来表示该输出神经元的连接关系；或者
采用1表示有连接，0表示无连接，每个输入神经元与所有输出神经元的连接状态组成一个0 和1的字符串来表示该输入神经元的连接关系；
第二种情形：
将一输出神经元第一个连接所在的位置距离第一个输入神经元的距离、所述输出神经元第二 个输入神经元距离上一个输入神经元的距离，所述输出神经元第三个输入神经元距离上一个输入 神经元的距离，依次类推，直到穷举所述输出神经元的所有输入神经元，来表示所述输出神经元 的连接关系。
作为优选，所述人工神经网络计算装置还包括DMA，用于在所述存储装置和缓存中进行数据 或者指令读写。
作为优选，所述人工神经网络计算装置还包括：
指令缓存，用于存储专用指令；以及
控制单元，用于从所述指令缓存中读取专用指令，并将其译码成各运算单元指令。
作为优选，所述人工神经网络计算装置还包括：
输入神经元缓存，用于缓存输入神经元到所述运算单元的输入神经元数据；以及
权值缓存，用于缓存权值数据。
作为优选，所述人工神经网络计算装置还包括：
输出神经元缓存，用于缓存所述运算单元输出的输出神经元。
作为优选，所述映射单元用于将输入数据转换成输入神经元和权值一一对应的存储方式，并 输出神经元到所述运算单元，而不是存储在存储装置中。
作为优选，所述人工神经网络计算装置还包括输入神经元缓存和/或权值缓存，所述输入神经 元缓存用于缓存输入神经元到所述运算单元的输入神经元数据，所述权值缓存用于缓存权值数据， 所述映射单元用于将输入数据转换成输入神经元和权值一一对应的存储方式，并输出神经元到所 述输入神经元缓存和/或权值缓存。
作为优选，所述运算单元在第三步执行的激活函数为sigmoid函数、tanh函数或ReLU函数。
本申请还公开了一种用于稀疏连接的人工神经网络的计算方法，该计算方法在如图2-10，图 2-12或图2-14所示的装置中实现，包括以下步骤：
步骤1，将输入数据转换成输入神经元、权值和连接数据；其中，所述连接数据表示为：
第一种情形：
采用1表示有连接，0表示无连接，每个输出神经元与所有输入神经元的连接状态组成一个0 和1的字符串来表示该输出神经元的连接关系；或者
采用1表示有连接，0表示无连接，每个输入神经元与所有输出神经元的连接状态组成一个0 和1的字符串来表示该输入神经元的连接关系；
第二种情形：
将一输出神经元第一个连接所在的位置距离第一个输入神经元的距离、所述输出神经元第二 个输入神经元距离上一个输入神经元的距离，所述输出神经元第三个输入神经元距离上一个输入 神经元的距离，依次类推，直到穷举所述输出神经元的所有输入，来表示所述输出神经元的连接 关系。
步骤2，依据连接数据将输入神经元进行筛选得到计算神经元，将计算神经元和权值数据相乘 得到第一结果；
上述输入数据包括：输入神经元、权值和连接数据，直接包含在输入数据内，直接从输入数 据内提取该输入神经元、权值以及连接数据即可。上述计算神经元可以依据连接数据将输入神经 元进行筛选得到计算神经元。
上述筛选的实现方案具体可以为，例如假设输入神经元为4个，连接数据为1时表示连接， 如果连接数据为如图2-2所示的1011，该输入神经元为i1、i2、i3和i4，则将无连接关系的第二神 经元i2删除得到计算神经元数据为：i1、i3和i4。当然上述连接数据中的1也可以表示不连接，如 果1表示不连接，那么无连接关系的i1、i3和i4删除得到计算神经元数据为：i2。
步骤3，将第一结果执行加法树运算得到第二结果。
具体的实现方法由多种，例如，将第一结果执行加法树逐级相加得到第二结果。又如将第二 结果加偏置得到第二结果；
步骤4，对第二结果执行激活函数运算，得到最终输出神经元；其中，所述激活函数为sigmoid 函数、tanh函数或ReLU函数。
下面结合附图和具体实施例对本申请的技术方案进行进一步的阐释说明。
图2-1是根据本申请一个实施例的总体结构的示意性框图。
I/O接口1，用于I/O数据需要经过中央处理器CPU 3发给稀疏的多层人工神经网络运算装置， 然后由稀疏的多层人工神经网络运算装置4写入存储器2，稀疏的多层人工神经网络运算装置4需 要的专用程序也是由CPU 3传输到稀疏的多层人工神经网络运算装置4。
存储器2，用于暂存稀疏的多层人工神经网络模型和神经元数据，特别是当全部模型无法在稀 疏的多层人工神经网络运算装置4上的缓存中存储时。
CPU 3，用于进行数据搬运以及稀疏的多层人工神经网络运算装置4启动停止等基本控制，作 为稀疏的多层人工神经网络运算装置4与外部控制的接口。
稀疏的人工神经网络运算装置4，用于执行稀疏的多层人工神经网络运算单元，接受来自CPU3 的数据和程序，执行上述稀疏的多层人工神经网络运算算法，稀疏的人工神经网络运算装置4的 执行结果将传输回CPU 3。
通用系统结构：将稀疏的人工神经网络运算装置4作为CPU 3或者GPU的协处理器来执行稀 疏的多层人工神经网络运算算法。
多个稀疏的人工神经网络运算装置互联的系统结构：多个稀疏的人工神经网络运算装置4可 以通过PCIE总线互联，以支持更大规模的稀疏的多层人工神经网络运算，可以共用同一个宿主 CPU或者分别有自己的宿主CPU，可以共享内存也可以每个处理器有各自的内存。此外其互联方 式可以是任意互联拓扑。
对于一个稀疏连接的神经网络如图2-2所示，有4个输入神经元：i1，i2，i3，i4，有2个输出 神经元：o1，o2。其中，o1和i1，i3，i4有连接，把连接的权值分别表示为w11，w31，w41；o2和i2， i3有连接，把连接的权值分别表示为w22，w32。
有两种方法可以表示上面稀疏神经网络的连接关系，一种是每个输入神经元与输出神经元之 间都用一位表示是否有连接，另一种是用连接之间的距离来表示每个连接的位置。
第一种连接表示：
对于图2-2中的神经网络，如图2-3所示，输出神经元o1的连接关系为：1011，每一位表示是 否与输入神经元有连接，1表示有连接，0表示无连接，输出神经元o2的连接关系为0110。在运算 时，连接关系为0所对应的输入神经元会筛选删除，即不会进行运算，具体的对于输出神经元o1， 其i2会被筛选删除，对于o2，其i1、i4会被筛选删除，这样在计算时无需对筛选的输入神经元进行 计算。
在存储连接关系时，可以按照优先输入神经元或者输出神经元的顺序对连接关系进行存储。
具体存储格式有以下几种：
格式一：将每个输出神经元的所有输入神经元依次摆放完，上面的例子摆放的顺序为10110110。
格式二：将每个输入神经元的所有的输出神经元依次摆放完，上面的例子摆放的顺序为 10011110。
第二种连接表示：
比如对于图2-4中的神经网络，输出神经元o1与输入神经元i1，i3，i4相连接，那么连接关系 为0，2，1。0表示第一个连接所在的位置距离第一个输入神经元的距离为0，即第一个输入神经 元，2表示第二个输入神经元距离上一个输入神经元的距离为2，即表示第三个输入神经元，1表 示第三个输入神经元距离上一个输入神经元的距离为1，即表示第四个输入神经元。同理，o2的连 接关系为1，1。
本申请的映射单元包括但不限于以上的连接关系。
卷积神经网络是人工神经网络的一种，卷积层包含多个滤波器，也就是卷积核，这些卷积核 重复的作用于所有输入图像上，提取局部特征。不同的卷积核能够提取出不同种类的局部特征， 一副输入图像在经过卷积层之后就变成一些能够被更好理解的抽象特征。
自然图像有其固有特性，也就是说，图像的一部分的统计特性与其他部分是一样的。这也意 味着在这一部分学习的特征也能用在另一部分上，所以对于这个图像上的所有位置，都能使用同 样的学习特征。当从一个大尺寸图像中随机选取一小块，比如说8*8作为样本，并且从这个小块 样本中学习到了一些特征，这时可以把从这个8*8样本中学习到的特征作为探测器，应用到这个 图像的任意地方中去。特别是，可以用从8*8样本中学习到的特征跟原本的大尺寸图像做卷积， 从而对这个大尺寸图像上的任意位置获得一个不同特征的激活值。这个8*8的样本特征被称作卷 积核。
如图2-5是一个卷积操作的例子。卷积核是一个2*2的矩阵，卷积核在输入图像上滑动。
假设每次滑动一个像素点，则总共会有四次卷积操作。对于每次卷积操作，卷积核矩阵与对 应的输入图像数据做乘加操作。
假设卷积核的权值变得稀疏，由之前的2*2，变成只有两个参数，如图2-6所示。则对于输出 神经元o0来说，需要的输入神经元为i0，i1，i3，i4，输入权值为：w0，w3，连接关系为1001或者 0，2；
对于输出神经元o3来说，需要的输入神经元为i3，i5，i7，i8，输入权值为：w0，w3，连接关 系为1001或者0，2。
由此可见，对于同个输出神经元特征图上的不同的输出神经元，所需要的输入神经元不同， 权值和连接关系是相同的。
可执行稀疏连接的人工神经网络运算装置可以处理各种稀疏连接表示的稀疏连接的人工神经 网络，可执行稀疏连接的人工神经网络运算装置中有一个专门用于处理稀疏连接的单元，在这里 称为映射单元，对于不同的稀疏连接关系和处理方法，稀疏连接的人工神经网络运算装置结构会 略有不同，下面将分别描述不同的结构和方法。
结构和方法一：
如图2-7所示，映射单元1，用来将输入数据转换成输入神经元、权值和连接数据。
存储器2，用来存储数据和指令，尤其是神经网络规模很大的时候，指令缓存4、输入神经元 缓存6、输出神经元缓存9、权值缓存8放不下这么多数据，只能将数据临时存放在存储器2。
DMA3，用来将存储装置中的数据或者指令搬到各个缓存中。
指令缓存4，用来存储专用指令。
控制单元5，从指令缓存4中读取专用指令，并将其译码成各运算单元指令。
输入神经元缓存6，用来存储运算的输入神经元数据。
运算单元7，用于执行具体的运算。运算单元主要被分为三个阶段，第一阶段执行乘法运算， 用于将输入的神经元和权值数据相乘。第二阶段执行加法树运算，第一、二两阶段合起来完成了 向量内积运算。第三阶段执行激活函数运算，激活函数可以是sigmoid函数、tanh函数等。第三阶 段得到输出神经元，写回到输出神经元缓存。
权值缓存8，用来存储权值数据。
输出神经元缓存9，用来存储运算的输出神经元。
映射单元的结构如图2-8所示。
以上面稀疏连接的神经网络为例，连接关系可以是上述的两种稀疏表示之一，映射单元会根 据连接关系，将输入神经元和输入权值按照连接关系输出映射后的神经元和权值，映射后的神经 元和权值可以在运算时被直接使用而不需要考虑连接关系，对于输出神经元o1映射的具体过程如 下：
输入神经元为：i1，i2，i3，i4，输入权值为：w11，w31，w41，连接关系可以为：1011，或0，2， 1。映射单元根据连接关系，将输入神经元和权值变成相对应的关系，输出有两种情况：一种是去 除掉没有连接的输入神经元，则映射后的神经元为i1，i3，i4，映射后的权值为w11，w31，w41；另 一种是权值在没有连接的地方补成0，则映射后的神经元为i1，i2，i3，i4，映射后的权值为w11，0， w31，w41。
运算单元可以包括三个部分，第一部分乘法器，第二部分加法树，第三部分为线性函数单元。 第一部分将输入神经元(in)通过和权值(w)相乘得到加权输出神经元(out)，过程为：out＝w*in； 第二部分将加权输出神经元通过加法树逐级相加，另外还可以将输出神经元(in)通过和偏置(b) 相加得到加偏置输出神经元(out)，过程为：out＝in+b；第三部分将输出神经元(in)通过激活函 数(active)运算得到激活输出神经元(out)，过程为：out＝active(in)，激活函数active可以是sigmoid、 tanh、relu、softmax等，除了做激活操作，第三部分可以实现其他的非线性函数，可将将输入神经 元(in)通过运算(f)得到输出神经元(out)，过程为：out＝f(in)。
运算过程如图2-9所示。
结构和方法二：
如图2-10所示，存储装置1，用来存储数据和指令，尤其是神经网络规模很大的时候，指令 缓存3、输入神经元缓存6、输出神经元缓存9、权值缓存8放不下这么多数据，只能将数据临时 存放在存储装置1。
DMA2，用来将存储装置中的数据或者指令搬到各个缓存中。
指令缓存3，用来存储专用指令。
控制单元4，从指令缓存3中读取专用指令，并将其译码成各运算单元指令。
映射单元5，用来将输入数据转换成输入神经元和权值一一对应的存储方式。
输入神经元缓存6，用来存储运算的输入神经元数据。
运算单元7，用于执行具体的运算。运算单元主要被分为三个阶段，第一阶段执行乘法运算， 用于将输入的神经元和权值数据相乘。第二阶段执行加法树运算，第一、二两阶段合起来完成了 向量内积运算。第三阶段执行激活函数运算，激活函数可以是sigmoid函数、tanh函数等。第三阶 段得到输出神经元，写回到输出神经元缓存。
权值缓存8，用来存储权值数据。
输出神经元缓存9，用来存储运算的输出神经元。
映射单元的结构如图2-11所示。
以上述稀疏连接的神经网络为例，连接关系可以是上述的两种稀疏表示之一，映射单元会根 据连接关系，将输入神经元和输入权值按照连接关系输出映射后的神经元和权值，映射后的神经 元和权值可以在运算时被直接使用而不需要考虑连接关系，对于输出神经元o1映射的具体过程如 下：
输入神经元为：i1，i2，i3，i4，输入权值为：w11，w31，w41，连接关系可以为：1011，或0，2， 1。映射单元根据连接关系，将输入神经元和权值变成相对应的关系，输出有两种情况：一种是去 除掉没有连接的输入神经元，则映射后的神经元为i1，i3，i4，映射后的权值为w11，w31，w41；另 一种是权值在没有连接的地方补成0，则映射后的神经元为i1，i2，i3，i4，映射后的权值为w11，0， w31，w41。
结构和方法一和结构方法二中的映射单元的主要区别是结构和方法一中的映射单元是在计算 之前事先把输入神经元和权值映射好后存储在存储装置中，结构和方法二是在计算中进行映射， 将映射好的数据直接给运算单元进行运算。
结构和方法三：
基于结构和方法二稍作修改可以改成如图2-12所示的结构，映射单元只对输入神经元进行映 射。
此时，映射单元的结构图如图2-13所示。
对于输出神经元o1映射的具体过程如下：
输入神经元为：i1，i2，i3，i4，连接关系可以为：1011，或者：0，2，1。映射单元根据连接关 系，将输入神经元和权值变成相对应的关系，去除掉没有连接的输入神经元，则映射后的神经元 为i1，i3，i4。
结构和方法四：
基于结构和方法二稍作修改可以改成如图2-14所示的结构，映射单元只对输入权值进行映射。
此时，映射单元的结构图如图2-15所示。
对于输出神经元o1映射的具体过程如下：
输入权值为：w11，w31，w41，连接关系可以为：1011，或者：0，2，1。映射单元根据连接关 系，将输入神经元和权值变成相对应的关系，映射后的权值为w11，0，w31，w41。
如图1-1所示的计算装置还包括：可以添加连续离散转换模块，用于将连续数据与离散数据的 互换，其与数据访问单元连接实现数据互通。
连续离散转换模块均可以通过硬件电路(例如包括但不限于FPGA、CGRA、专用集成电路 ASIC、模拟电路和忆阻器等)实现。特别的，本装置可以对离散数据提供存储和运算支持。
图3-1示出了根据本申请实施例的用于执行人工神经网络正向运算的装置中主运算模块5的结 构的示例框图。如图3-1所示，主运算模块5包括运算单元51、数据依赖关系判断单元52和支持 离散数据表示的神经元缓存单元53。
支持离散数据表示的神经元缓存单元53用于缓存主运算模块5在计算过程中用到的输入数据 和输出数据。
运算单元51完成主运算模块5的各种运算功能。对于运算因子全是离散数据的情况，可以通 过查表实现离散数据与离散数据的加减乘除运算。例如2位的离散数据，可以表示4个连续数据 值。对于4个连续数据共有4*4＝16种组合。对于每种加减乘除运算的操作，可以制作并维护该4*4 的索引表，通过索引表找到对应的计算值。4种运算共需要4张4*4的索引表。
对于运算因子包含离散数据和连续数据的情况，可以针对不同离散数据，为加、减、乘、除 运算预先设定相应的位操作。例如，可以采取按位异或后乘2的相应位次幂之后累加求和的方式 代替离散数据与连续数据的点积运算。例如，对于乘法操作，乘法因子数据如果存在离散表示的， 可以通过离散数据索引相应的操作(例如，对相应数据的按位异或、取非、移位等操作)代替和 该离散数据表示的连续数据的乘法操作，从而减少了乘法器部件数量。例如对于连续数据与离散 数据的乘法操作，-1/2乘以16。传统的乘法器部件会将-1/2与16直接做乘法。在运算单元51中， 由于离散数据的可能性较少，可以通过查找索引这样一种开关判断的方法代替了运算单元的功能。 例如，可以规定-1/2的离散数据表示方法为01。如果一个运算因子是-1/2，则运算单元51接收到 的离散数据为01。运算单元51便采用离散数据01对应的操作。通过对于16的8位定点数表示 00010000符号位取反，向右移1位得到10001000，十进制表示为-8。对于除法操作，16除以-2。 其中16是连续数据，-2是离散数据。如果规定离散数据-2二进制表示为10。运算单元便采用离散 数据10对应的除法操作。通过对16的8位定点数表示0001000右移1位之后符号位取反得到 10001000，十进制表示为-8得到结果。加法和减法操作与上述过程类似。根据离散数据的二进制 作为一个索引，索引到按位左移、右移、异或等操作。经过该操作后实现了与离散数据表示的真 实数据的相加或者相减操作。
依赖关系判断单元52是运算单元51读写神经元缓存单元53的端口，同时能够保证神经元缓 存单元中数据的读写一致性。同时，数据依赖关系判断单元52也负责将读取数据通过互联模块4 发送给从运算模块，而从运算模块6的输出数据通过互联模块4直接发送给运算单元51。控制器 单元2输出的指令发送给计算单元51和数据依赖关系判断单元52，来控制其行为。
图3-2示出了根据本申请实施例的用于执行支持离散数据表示的人工神经网络正向运算的装 置中从运算模块6的结构的示例框图。如图3-2所示，每个从运算模块6包括运算单元61、数据 依赖关系判定单元62、支持离散数据表示的神经元缓存单元63和支持离散数据表示的权值缓存单 元64。
运算单元61接收控制器单元2发出的微指令并进行算数逻辑运算。对于运算因子全是离散数 据的情况，可以通过查表实现离散数据与离散数据的加减乘除运算。例如2位的离散数据，可以 表示4个连续数据值。对于4个连续数据共有4*4＝16种组合。对于每种加减乘除运算的操作，可 以制作并维护该4*4的索引表，通过索引表找到对应的计算值。4种运算共需要4张4*4的索引表。
对于运算因子包含离散数据和连续数据的情况，可以针对不同离散数据，为加、减、乘、除 运算预先设定相应的位操作。例如，可以采取按位异或后乘2的相应位次幂之后累加求和的方式 代替离散数据与连续数据的点积运算。例如，对于乘法操作，乘法因子数据如果存在离散表示的， 可以通过离散数据索引相应的操作(例如，对相应数据的按位异或、取非、移位等操作)代替和 该离散数据表示的连续数据的乘法操作，从而减少了乘法器部件数量。例如对于连续数据与离散 数据的乘法操作，-1/2乘以16。传统的乘法器部件会将-1/2与16直接做乘法。在运算单元51中， 由于离散数据的可能性较少，可以通过查找索引这样一种开关判断的方法代替了运算单元的功能。 例如，可以规定-1/2的离散数据表示方法为01。如果一个运算因子是-1/2，则运算单元51接收到 的离散数据为01。运算单元51便采用离散数据01对应的操作。通过对于16的8位定点数表示 00010000符号位取反，向右移1位得到10001000，十进制表示为-8。对于除法操作，16除以-2。 其中16是连续数据，-2是离散数据。如果规定离散数据-2二进制表示为10。运算单元便采用离散 数据10对应的除法操作。通过对16的8位定点数表示0001000右移1位之后符号位取反得到 10001000，十进制表示为-8得到结果。加法和减法操作与上述过程类似。根据离散数据的二进制 作为一个索引，索引到按位左移、右移、异或等操作。经过该操作后实现了与离散数据表示的真 实数据的相加或者相减操作。
数据依赖关系判断单元62负责计算过程中对神经元缓存单元的读写操作。数据依赖关系判断 单元62执行读写操作之前会首先保证指令之间所用的数据不存在读写一致性冲突。例如，所有发 往数据依赖关系单元62的微指令都会被存入数据依赖关系单元62内部的指令队列里，在该队列 中，读指令的读取数据的范围如果与队列位置靠前的写指令写数据的范围发生冲突，则该指令必 须等到所依赖的写指令被执行后才能够执行。
支持离散数据表示的神经元缓存单元63缓存该从运算模块6的输入神经元向量数据和输出神 经元值数据。该数据可以以离散数据的形式存储和传输。
支持离散数据表示的权值缓存单元64缓存该从运算模块6在计算过程中需要的权值数据。该 数据根据用户定义可以是离散表示的或不是。对于每一个从运算模块6，都只会存储全部输入神经 元与部分输出神经元之间的权值。以全连接层为例，输出神经元按照从运算单元的个数N进行分 段，每段的第n个输出神经元对应的权值存放在第n个从运算单元中。
从运算模块6实现每层人工神经网络正向运算过程中可以并行的前半部分。该模块中的数据 存储以及运算都支持离散数据表示。以人工神经网络全连接层(MLP)为例，过程为y＝f(wx+b)， 其中权值矩阵w和输入神经元向量x的乘法可以划分为不相关的并行计算子任务，out与in是列 向量，每个从运算模块6只计算in中相应的部分标量元素与权值矩阵w对应的列的乘积，得到的 每个输出向量都是最终结果的一个待累加的部分和，这些部分和在互联模块4中逐级两两相加得 到最后的结果。这个结果可以是离散数据表示的。所以计算过程变成了并行的计算部分和的过程 和后面的累加的过程。每个从运算模块6计算出输出神经元值，所有的输出神经元值在互联模块4 中拼成得到中间结果向量。每个从运算模块6只需要计算出中间结果向量y中与本模块对应的输 出神经元值即可。互联模块4对所有从运算模块6输出的神经元值求和，得到最终的中间结果向 量y。主运算模块5基于中间结果向量y进行后续计算，比如加偏置、池化(例如最大值池化 (MAXPOOLING)或平均值池化(AVGPOOLING)等)、做激活和做采样等。
图3-3示出了运算单元的结构框图，其可用于主运算模块中的运算单元51或从运算模块中的 运算单元61。运算过程中输入数据可以是离散数据或连续数据。数据类型判断单元71判断输入数 据全是连续数据、全是离散数据或是既包含连续数据又包含离散数据的混合数据。当输入数据全 是连续数据时，连续数据运算单元72执行相应运算。
当输入数据全是离散数据时，离散数据运算单元73执行相应运算。对于运算因子全是离散数 据的情况，可以通过查表实现离散数据与离散数据的加减乘除运算。例如2位的离散数据，可以 表示4个连续数据值。对于4个连续数据共有4*4＝16种组合。对于每种加减乘除运算的操作，我 们制作并维护该4*4的索引表，通过索引表找到对应的计算值。4种运算共需要4张4*4的索引表。
当输入数据是混合数据时，运算决定单元74根据其中的离散数据决定应对其执行何种操作。 可以针对不同的离散数据分别预先设置相应操作。然后，混合数据运算单元75根据运算决定单元74的决定结果，执行相应操作。对于运算因子包含离散数据和连续数据的情况，可以针对不同离 散数据，为加、减、乘、除运算预先设定相应的位操作。例如，可以采取按位异或后乘2的相应 位次幂之后累加求和的方式代替离散数据与连续数据的点积运算。例如，对于乘法操作，乘法因 子数据如果存在离散表示的，可以通过离散数据索引相应的操作(例如，对相应数据的按位异或、 取非、移位等操作)代替和该离散数据表示的连续数据的乘法操作，从而减少了乘法器部件数量。 例如对于连续数据与离散数据的乘法操作，-1/2乘以16。传统的乘法器部件会将-1/2与16直接做 乘法。在运算单元51中，由于离散数据的可能性较少，可以通过查找索引这样一种开关判断的方 法代替了运算单元的功能。例如，可以规定-1/2的离散数据表示方法为01。如果一个运算因子是-1/2， 则运算单元51接收到的离散数据为01。运算单元51便采用离散数据01对应的操作。通过对于 16的8位定点数表示00010000符号位取反，向右移1位得到10001000，十进制表示为-8。对于除 法操作，16除以-2。其中16是连续数据，-2是离散数据。如果规定离散数据-2二进制表示为10。运算单元便采用离散数据10对应的除法操作。通过对16的8位定点数表示0001000右移1位之 后符号位取反得到10001000，十进制表示为-8得到结果。加法和减法操作与上述过程类似。根据 离散数据的二进制作为一个索引，索引到按位左移、右移、异或等操作。经过该操作后实现了与 离散数据表示的真实数据的相加或者相减操作。
图3-4示出了连续离散转换单元。用户可以定义采用该模块将连续数据转换为离散数据或不采 用。输入连续数据，输出离散数据。该单元包括随机数产生模块、判断模块、运算模块。对于输 入的连续数据通过运算模块得到运算后的结果，经由判断模块用随机数与运算后的结果比较，判 断随机数落在哪一个区间，从而决定出输出的离散数据的具体值。例如用户定义产生二元离散数 据。对于输入的任意连续数据x。经由运算模块计算出结果y＝abs(clip(-1,1))。之后通过判断模块， 如果随机数大于y，则输出的离散数据是1，反之输出的离散数据是0。离散数据1和0分别代表 了连续数据的-1和+1。将得到的离散数据存储回内存中。等待主从运算模块中的运算单元使用， 产生相应的操作。
正向过程中的权值数据、输出输入数据可以采用离散数据表示或不采用。对于连续数据的乘 法操作，可以通过基于离散数据的异或、取非、位移等方式代替连续数据的乘法操作。例如权值 用1比特离散数据表示，0代表+1,1代表-1，通过对与权值相乘数据的符号位异或，实现了对权值 的乘法运算。
根据本申请实施例，还提供了在前述装置上执行人工神经网络正向运算的指令集。指令集中 包括CONFIG指令、COMPUTE指令、IO指令、NOP指令、JUMP指令和MOVE指令等，其中：
CONFIG指令在每层人工神经网络计算开始前配置当前层计算需要的各种常数；
COMPUTE指令完成每层人工神经网络的算术逻辑计算；
IO指令实现从外部地址空间读入计算需要的输入数据以及在计算完成后将数据存回至外部空 间，该数据支持离散化表示；
NOP指令负责清空当前装置内部所有微指令缓存队列中的微指令，保证NOP指令之前的所有 指令全部指令完毕。NOP指令本身不包含任何计算操作；
JUMP指令负责控制器将要从指令缓存单元读取的下一条指令地址的跳转，用来实现控制流的 跳转；
MOVE指令负责将装置内部地址空间某一地址的数据搬运至装置内部地址空间的另一地址， 该过程独立于运算单元，在执行过程中不占用运算单元的资源。
在如图1-1所示的计算装置内，可以添加在幂次转换单元，该幂次转换单元与存储介质(片上 存储介质)连接，用于将神经网络输入数据中非幂次权值数据转换为幂次权值数据。
可选的，上述计算装置还可以包括：控制单元以及运算单元等等，控制单元以及运算单元的 具体描述可以参见如图1-1所示实施例的描述，这里不再赘述，另外，上述如图1-1所示的计算装 置还可以增加或扩展如图4-1所示的神经网络运算装置。另一种可选实施例中，神经网络运算装置 的结构如图4-1，包括：
存储单元1，用于存储数据和运算指令；
控制单元，与所述存储单元连接，用于控制数据和运算指令的交互，其接收该存储单元发送 的数据和运算指令，并将运算指令译码成运算微指令；
运算单元7，与所述控制单元连接，接收该控制单元发送的数据和运算微指令，并根据运算微 指令对其接收的神经元数据及权值数据执行神经网络运算；
幂次转换单元9，其与所述存储单元连接，用于将神经网络运算的输入神经元数据和/或输出 神经元数据转换为幂次神经元数据。
具体的，所述控制单元包括：
数据控制模块2，与所述存储单元连接，用于存储单元和各缓存模块之间的数据和运算指令交 互；
指令缓存模块3，与所述数据控制模块连接，用于接收数据控制模块发送的运算指令；
译码模块4，与所述指令缓存模块连接，用于从指令缓存模块中读取运算指令，并将其译码成 各运算微指令；
输入神经元缓存模块5，与所述数据控制模块连接，用于接收数据控制模块发送的神经元数据；
权值缓存模块6，与所述数据控制模块连接，用于接收从数据控制模块发送的权值数据。
进一步的，所述运算单元7，分别与所述译码模块、输入神经元缓存模块及权值缓存模块连接， 接收运算微指令、神经元数据及权值数据，用于根据运算微指令对其接收的神经元数据和权值数 据执行相应的运算。所述输出神经元缓存单元8，与所述运算单元连接，用于接收运算单元输出的 神经元数据；并将其发送至所述控制单元的数据控制模块2。由此可作为下一层神经网络运算的输 入数据。
其中，存储单元从外部地址空间接收数据和指令，该数据包括神经网络权值数据、神经网络 输入数据等。
进一步的，幂次转换操作有多种可选方式。下面列举本实施例所采用的三种幂次转换操作：
第一种幂次转换方法：
sout＝sin
Figure BDA0002256111590000141
其中，din为幂次转换单元的输入数据，dout为幂次转换单元的输出数据，sin为输入数据的符 号，sout为输出数据的符号，din+为输入数据的正数部分，din+＝din×sin，dout+为输出数据的正 数部分，dout+＝dout×sout，
Figure BDA0002256111590000142
表示对数据x做取下整操作。
第二种幂次转换方法：
sout＝sin
Figure BDA0002256111590000143
其中，
sout＝sin
Figure BDA0002256111590000151
其中，din为幂次转换单元的输入数据，dout为幂次转换单元的输出数据，sin为输入数据的符 号，sout为输出数据的符号，din+为输入数据的正数部分，din+＝din×sin，dout+为输出数据的正 数部分，dout+＝dout×sout，
Figure BDA0002256111590000152
表示对数据x做取上整操作。
第三种幂次转换方法：
Sout＝Sin
dout+＝[log2(din+)]
其中，
sout＝sin
Figure BDA0002256111590000153
其中，din为幂次转换单元的输入数据，dout为幂次转换单元的输出数据；sin为输入数据的符 号，sout为输出数据的符号；din+为输入数据的正数部分，din+＝din×sin，dout+为输出数据的正 数部分，dout+＝dout×sout；[x]表示对数据x做四舍五入操作。
本公开还提供了另一种神经网络运算装置。图4-2为依据本实施例神经网络运算装置的示意图。 请参照图4-2，本实施例神经网络运算装置，包括：
存储单元101，用于存储数据和运算指令；该存储单元从外部地址空间接收数据和运算指令， 该数据包括神经网络权值数据、神经网络输入数据等。
控制单元，与所述存储单元连接，用于控制数据和运算指令的交互，其接收该存储单元发送 的数据和指令，并将运算指令译码成运算微指令；
运算单元107，与所述控制单元连接，接收该控制单元发送的数据和运算微指令，并根据运算 微指令对其接收的权值数据和神经元数据执行神经网络运算；
输出神经元缓存单元108，与所述运算单元连接，用于接收运算单元输出的神经元数据，并将 其发送至所述控制单元；
幂次转换单元109，其与所述存储单元连接，用于将神经网络运算的输入神经元数据和/或输 出神经元数据转换为幂次神经元数据；以及
幂次转换单元110，其与所述输出神经元缓存单元108连接，用于将神经网络运算后的神经元 数据转换为幂次神经元数据，并发送至所述控制单元。
进一步的，所述控制单元包括：
数据控制模块102，与所述存储单元连接，用于存储单元和各缓存模块之间的数据和运算指令 交互；
指令缓存模块103，与所述数据控制模块连接，用于接收数据控制模块发送的运算指令；
译码模块104，与所述指令缓存模块连接，用于从指令缓存模块中读取运算指令，并将其译码 成各运算微指令；
输入神经元缓存模块105，与所述数据控制模块连接，用于接收数据控制模块发送的神经元数 据；
权值缓存模块106，与所述数据控制模块连接，用于接收从数据控制模块发送的权值数据。
具体的，所述运算单元107，分别与所述译码模块、输入神经元缓存模块及权值缓存模块连接， 接收各运算微指令、神经元数据及权值数据，用于根据各运算微指令对其接收的神经元数据和权 值数据执行相应的运算。
所述幂次转换单元110，与所述数据控制模块连接，用于将神经网络运算后的神经元数据转换 为幂次神经元数据，并发送至所述控制单元的数据控制模块102。通过幂次转换单元110获得的幂 次神经元数据可作为神经网络运算下一层的输入神经元。
另外，所述幂次转换的具体操作方法与前述实施例相同，此处不再赘述。
另外，本公开实施例还提供了一种神经网络运算方法，图4-3为本实施例神经网络运算方法的 流程图。具体而言，本公开实施例的神经网络为多层神经网络，对于每层神经网络可按图4-3所示 的运算方法进行运算，其中，神经网络第一层输入幂次权值数据可通过存储单元从外部地址读入， 若外部地址读入的权值数据已经为幂次权值数据则直接传入存储单元，否则先通过幂次转换单元 转换为幂次权值数据。请参照图4-3，本实施例单层神经网络运算方法，包括：
步骤S1，获取指令、神经元数据及幂次权值数据。
其中，所述步骤S1包括以下子步骤：
S11，将运算指令、神经元数据及权值数据输入存储单元；其中，对幂次权值数据直接输入存 储单元，对非幂次权值数据经过幂次转换单元转换后输入存储单元；
S12，数据控制模块接收该存储单元发送的指令、神经元数据及幂次权值数据；
S13，指令缓存模块、输入神经元缓存模块及权值缓存模块分别接收所述数据控制模块发送的 运算指令、神经元数据及幂次权值数据并分发给译码模块或运算单元。
所述幂次权值数据表示权值数据的数值采用其幂指数值形式表示，具体为，幂次权值数据包 括符号位和幂次位，符号位用一位或多位比特位表示权值数据的符号，幂次位用m位比特位表示 权值数据的幂次位数据，m为大于1的正整数。存储单元预存有编码表，提供幂次权值数据的每 个幂次位数据对应的指数数值。编码表设置一个或者多个幂次位数据(即置零幂次位数据)为指 定对应的幂次权值数据为0。也就是说，当幂次权值数据的幂次位数据是编码表里的置零幂次位数 据时候，表示该幂次权值数据为0。其中，所述编码表可以有灵活的存储方式，既可以是表格形式 进行存储，还可以是通过函数关系进行的映射。
编码表的对应关系可以是任意的。
例如，编码表的对应关系可以是乱序的。如图4-3.1所示一种m为5的编码表的部分内容，幂 次位数据为00000的时候对应指数数值为0。幂次位数据为00001的时候对应指数数值为3。幂次 位数据为00010的时候对应指数数值为4。幂次位数据为00011的时候对应指数数值为1。幂次位 数据为00100的时候对应幂次权值数据为0。
编码表的对应关系也可以是正相关的，存储单元预存一个整数值x和一个正整数值y，最小的 幂次位数据对应指数数值为x，其他任意一个或多个幂次位数据对应幂次权值数据为0。x表示偏 置值，y表示步长。在一种实施例情况下，最小的幂次位数据对应指数数值为x，最大的幂次位数 据对应幂次权值数据为0，最小和最大的幂次位数据之外的其他的幂次位数据对应指数数值为(幂 次位数据+x)*y。通过预设定不同的x和y以及通过改变x和y的数值，幂次的表示范围变得可 配，可以适用于需要不同数值范围的不同的应用场景。因此，本神经网络运算装置的应用范围更 加广泛，使用更加灵活可变，可根据用户需求来做调整。
在一种实施方式中，y为1，x的数值等于-2m-1。由此幂次权值数据所表示的数值的指数范围 为-2m-1～2m-1-1。
在一种实施方式中，如图4-3.2所示，一种m为5，x为0，y为1的编码表的部分内容，幂次 位数据为00000的时候对应指数数值为0。幂次位数据为00001的时候对应指数数值为1。幂次位 数据为00010的时候对应指数数值为2。幂次位数据为00011的时候对应指数数值为3。幂次位数 据为11111的时候对应幂次权值数据为0。如图4-3.3所示，另一种m为5，x为0，y为2的编码 表的部分内容，幂次位数据为00000的时候对应指数数值为0。幂次位数据为00001的时候对应指 数数值为2。幂次位数据为00010的时候对应指数数值为4。幂次位数据为00011的时候对应指数 数值为6。幂次位数据为11111的时候对应幂次权值数据为0。
编码表的对应关系可以是负相关的，存储单元预存一个整数值x和一个正整数值y，最大的幂 次位数据对应指数数值为x，其他任意一个或多个幂次位数据对应幂次权值数据为0。x表示偏置 值，y表示步长。在一种实施例情况下，最大的幂次位数据对应指数数值为x，最小的幂次位数据 对应幂次权值数据为0，最小和最大的幂次位数据之外的其他的幂次位数据对应指数数值为(幂次 位数据-x)*y。通过预设定不同的x和y以及通过改变x和y的数值，幂次的表示范围变得可配， 可以适用于需要不同数值范围的不同的应用场景。因此，本神经网络运算装置的应用范围更加广 泛，使用更加灵活可变，可根据用户需求来做调整。
在一种实施方式中，y为1，x的数值等于2m-1。由此幂次权值数据所表示的数值的指数范围 为-2m-1-1～2m-1。
如图4-3.4所示，一种m为5的编码表的部分内容，幂次位数据为11111的时候对应数数值为 0。幂次位数据为11110的时候对应指数数值为1。幂次位数据为11101的时候对应指数数值为2。 幂次位数据为11100的时候对应指数数值为3。幂次位数据为00000的时候对应幂次权值数据为0。
编码表的对应关系可以是幂次位数据最高位代表置零位，幂次位数据其他m-1位对应指数数 值。当幂次位数据最高位为0时，对应幂次权值数据为0；当幂次位数据最高位为1时，对应幂次 权值数据不为0。反之亦可，即当幂次位数据最高位为1时，对应幂次权值数据为0；当幂次位数 据最高位为0时，对应幂次权值数据不为0。用另一种语言来描述，即幂次权值数据的幂次位被分 出一个比特来指示幂次权值数据是否为0。
在一个具体实例图4-3.5所示，符号位为1位，幂次位数据位为7位，即m为7。编码表为幂 次位数据为11111111的时候对应幂次权值数据为0，幂次位数据为其他数值的时候幂次权值数据 对应相应的二进制补码。当幂次权值数据符号位为0，幂次位为0001001，则其表示具体数值为29， 即512；幂次权值数据符号位为1，幂次位为1111101，则其表示具体数值为-2-3，即-0.125。相对 于浮点数据，幂次数据只保留数据的幂次位，极大减小了存储数据所需的存储空间。
通过幂次数据表示方法，可以减小存储权值数据所需的存储空间。在本实施例所提供示例中， 幂次数据为8位数据，应当认识到，该数据长度不是固定不变的，在不同场合下，根据数据权值 的数据范围采用不同的数据长度。
步骤S2，根据运算指令对神经元数据及幂次权值数据进行神经网络运算。其中，所述步骤S2 包括以下子步骤：
S21，译码模块从指令缓存模块中读取指令，并将其译码成各运算指令；
S22，运算单元分别接收所述译码模块、输入神经元缓存模块及权值缓存模块发送的运算指令、 幂次权值数据以及神经元数据，并根据运算指令对神经元数据及幂次表示的权值数据进行神经网 络运算。
所述神经元与幂次权值乘法操作具体为，神经元数据符号位与幂次权值数据符号位做异或操 作；编码表的对应关系为乱序的情况下查找编码表找出幂次权值数据幂次位对应的指数数值，编 码表的对应关系为正相关的情况下记录编码表的指数数值最小值并做加法找出幂次权值数据幂次 位对应的指数数值，编码表的对应关系为负相关的情况下记录编码表的最大值并做减法找出幂次 权值数据幂次位对应的指数数值；将指数数值与神经元数据幂次位做加法操作，神经元数据有效 位保持不变。
具体实例一如图4-3.6所示，神经元数据为16位浮点数据，符号位为0，幂次位为10101，有 效位为0110100000，则其表示的实际数值为1.40625*26。幂次权值数据符号位为1位，幂次位数 据位为5位，即m为5。编码表为幂次位数据为11111的时候对应幂次权值数据为0，幂次位数据 为其他数值的时候幂次位数据对应相应的二进制补码。幂次权值为000110，则其表示的实际数值 为64，即26。幂次权值的幂次位加上神经元的幂次位结果为11011，则结果的实际数值为1.40625*212， 即为神经元与幂次权值的乘积结果。通过该运算操作，使得乘法操作变为加法操作，减小计算所 需的运算量。
具体实例二如图4-3.7所示，神经元数据为32位浮点数据，符号位为1，幂次位为10000011， 有效位为10010010000000000000000，则其表示的实际数值为-1.5703125*24。幂次权值数据符号 位为1位，幂次位数据位为5位，即m为5。编码表为幂次位数据为11111的时候对应幂次权值数 据为0，幂次位数据为其他数值的时候幂次位数据对应相应的二进制补码。幂次神经元为111100， 则其表示的实际数值为-2-4。(神经元的幂次位加上幂次权值的幂次位结果为01111111，则结果的 实际数值为1.5703125*20，即为神经元与幂次权值的乘积结果。
可选的，还包括步骤S3，将神经网络运算后的神经元数据输出并作为下一层神经网络运算的 输入数据。
其中，所述步骤S3可包括以下子步骤：
S31，输出神经元缓存单元接收所述计算单元发送的神经网络运算后得到的神经元数据。
S32，将输出神经元缓存单元接收的神经元数据传输给数据控制模块，通过输出神经元缓存单 元获得的神经元数据可作为神经网络运算下一层的输入神经元，再重复步骤S1至步骤S3直到神 经网络最后一层运算结束。
另外，通过幂次转换单元获得的幂次神经元数据可作为神经网络运算下一层的输入幂次神经 元，再重复步骤1至步骤3直到神经网络最后一层运算结束。通过改变存储单元预存的整数值x 和正整数值y，可以调整神经网络运算装置所能表示的幂次神经元数据范围。
另外，所述幂次转换的具体操作方法与前述实施例相同，此处不再赘述。
在一些实施例里，公开了一种芯片，其包括了上述神经网络处理器。
在一些实施例里，公开了一种芯片封装结构，其包括了上述芯片。
在一些实施例里，公开了一种板卡，其包括了上述芯片封装结构。
在一些实施例里，公开了一种电子装置，其包括了上述板卡。
电子装置包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、 行车记录仪、导航仪、传感器、摄像头、云端服务器、相机、摄像机、投影仪、手表、耳机、移 动存储、可穿戴设备交通工具、家用电器、和/或医疗设备。
所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电 饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心 电图仪。
以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所 应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限制本申请，凡在本申请的精神 和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种计算装置，其特征在于，所述计算装置包括：映射单元、存储器、寄存器单元、运算单元、控制单元和数据访问单元；其中，
存储器，用于存储计算神经元、权值和运算指令；
寄存器单元，用于存储运算指令的地址、输入数据的地址；
控制单元，用于提取运算指令，该运算指令对应的操作域，将该运算指令译码成执行指令，该执行指令用于控制运算单元执行运算操作，将该操作域传输至数据访问单元；
数据访问单元，用于提取该操作域对应的输入数据，并将该输入数据传输至映射单元；
映射单元，用于将输入数据转换成输入神经元、权值和连接数据，依据连接数据对该输入神经元的筛选得到计算神经元，将该计算神经元并存储在存储器中；
运算单元，用于该执行指令调用运算单元的计算器对该计算神经元执行运算操作得到运算结果；
所述运算单元包括：一个主运算单元和多个从运算单元，所述互联模块连接所述主运算单元和多个从运算单元，所述互联模块为：树状结构、环状结构、网格状结构、分级互连或总线结构。
2.根据权利要求1所述的计算装置，其特征在于，
所述运算单元，具体用于将所述输入神经元和权值数据相乘得到输出神经元；执行加法树运算，将输出神经元通过加法树逐级相加得到加权输出神经元，或者将输出神经元通过和偏置相加得到加偏置输出神经元；对所述加权输出神经元或所述偏置输出神经元执行激活函数运算，得到最终输出神经元。
3.根据权利要求1或2所述的计算装置，其特征在于，
所述映射单元中的一一对应关系包括：
第一种情形：
采用1表示有连接，0表示无连接，每个输出与所有输入的连接状态组成一个0和1的字符串来表示该输出的连接关系；或者
采用1表示有连接，0表示无连接，每个输入与所有输出的连接状态组成一个0和1的字符串来表示该输入的连接关系；
第二种情形：
将一输出第一个连接所在的位置距离第一个输入神经元的距离、所述输出第二个输入神经元距离上一个输入神经元的距离，所述输出第三个输入神经元距离上一个输入神经元的距离，依次类推，直到穷举所述输出的所有输入，来表示所述输出的连接关系。
4.根据权利要求1-3任意一项所述的计算装置，其特征在于，
所述运算单元包括：加法计算器、乘法计算器和激活运算器。
5.根据权利要求1-3任意一项所述的计算装置，其特征在于，
所述运算指令为卷积计算指令，所述计算指令包括：操作域和操作码；
所述卷积计算指令包括：卷积神经网络COMPUTE指令以及CONFIG指令；
所述卷积神经网络COMPUTE指令包括：
卷积神经网络sigmoid指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，然后将输出结果做sigmoid激活；
卷积神经网络TanH指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，然后将输出结果做TanH激活；
卷积神经网络ReLU指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，然后将输出结果做ReLU激活；以及
卷积神经网络group指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，划分group之后，在卷积运算部件中做卷积操作，然后将输出结果做激活。
6.根据权利要求5所述的计算装置，其特征在于，所述运算指令还包括：
IO指令实现从外部存储空间读入计算需要的输入数据以及在计算完成后将数据存回至外部空间；
NOP指令负责清空当前装置内部所有控制信号缓存队列中的控制信号，保证NOP指令之前的所有指令全部指令完毕；
JUMP指令负责控制将要从指令存储单元读取的下一条指令地址的跳转，用来实现控制流的跳转；
MOVE指令负责将装置内部地址空间某一地址的数据搬运至装置内部地址空间的另一地址，该过程独立于运算单元，在执行过程中不占用运算单元的资源。
7.根据权利要求1所述的计算装置，其特征在于，
所述计算装置还包括：连续离散转换模块，用于将连续数据与离散数据的互换；
所述主运算单元包括：运算模块、数据依赖关系判断单元和支持离散数据表示的神经元缓存单元；
所述运算模块，用于完成所述主运算单元的各种运算功能；具体包括：对于运算因子全是离散数据的情况，通过查表实现离散数据与离散数据的加减乘除运算；对于运算因子包含离散数据和连续数据的情况，针对不同离散数据，为加、减、乘、除运算预先设定相应的位操作；
所述数据依赖关系单元，用于将接收的微指令存入所述数据依赖关系单元内部的指令队列里，在该队列中，读指令的读取数据的范围如果与队列位置靠前的写指令写数据的范围发生冲突，则该指令必须等到所依赖的写指令被执行后才能够执行；
支持离散数据表示的神经元缓存单元，用于缓存从运算模块的输入神经元向量数据和输出神经元值数据。
8.根据权利要求1所述的计算装置，其特征在于，所述计算装置还包括：幂次转换单元，
所述幂次转换单元与所述存储器连接，用于将神经网络输入数据中非幂次权值数据转换为幂次权值数据；
所述运算单元，具体用于将神经元数据符号位与幂次权值数据符号位做异或操作；编码表的对应关系为乱序的情况下查找编码表找出幂次权值数据幂次位对应的指数数值，编码表的对应关系为正相关的情况下记录编码表的指数数值最小值并做加法找出幂次权值数据幂次位对应的指数数值，编码表的对应关系为负相关的情况下记录编码表的最大值并做减法找出幂次权值数据幂次位对应的指数数值；将指数数值与神经元数据幂次位做加法操作，神经元数据有效位保持不变。
9.一种计算方法，其特征在于，所述计算方法应用于计算装置，所述计算装置包括：映射单元、存储器、寄存器单元、运算单元、控制单元和数据访问单元，所述运算单元包括：一个主运算单元和多个从运算单元，所述互联模块连接所述主运算单元和多个从运算单元，所述互联模块为：树状结构、环状结构、网格状结构、分级互连或总线结构；所述方法包括：
存储器存储计算神经元、权值和运算指令；
寄存器单元存储运算指令的地址、输入数据的地址；
控制单元提取运算指令，该运算指令对应的操作域，将该运算指令译码成执行指令，该执行指令用于控制运算单元执行运算操作，将该操作域传输至数据访问单元；
数据访问单元提取该操作域对应的输入数据，并将该输入数据传输至映射单元；
映射单元将输入数据转换成输入神经元、权值和连接数据，依据连接数据对该输入神经元的筛选得到计算神经元，将该计算神经元并存储在存储器中；
运算单元该执行指令调用运算单元的计算器对该计算神经元执行运算操作得到运算结果。
10.根据权利要求9所述的方法，其特征在于，所述方法具体包括：
所述运算单元将所述输入神经元和权值数据相乘得到输出神经元；执行加法树运算，将输出神经元通过加法树逐级相加得到加权输出神经元，或者将输出神经元通过和偏置相加得到加偏置输出神经元；对所述加权输出神经元或所述偏置输出神经元执行激活函数运算，得到最终输出神经元。
11.根据权利要求9或10所述的方法，其特征在于，所述映射单元中的一一对应关系包括：
第一种情形：
采用1表示有连接，0表示无连接，每个输出与所有输入的连接状态组成一个0和1的字符串来表示该输出的连接关系；或者
采用1表示有连接，0表示无连接，每个输入与所有输出的连接状态组成一个0和1的字符串来表示该输入的连接关系；
第二种情形：
将一输出第一个连接所在的位置距离第一个输入神经元的距离、所述输出第二个输入神经元距离上一个输入神经元的距离，所述输出第三个输入神经元距离上一个输入神经元的距离，依次类推，直到穷举所述输出的所有输入，来表示所述输出的连接关系。
12.根据权利要求9或10所述的方法，其特征在于，
所述运算指令为卷积计算指令，所述计算指令包括：操作域和操作码；
所述卷积计算指令包括：卷积神经网络COMPUTE指令以及CONFIG指令；
所述卷积神经网络COMPUTE指令包括：
卷积神经网络sigmoid指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，然后将输出结果做sigmoid激活；
卷积神经网络TanH指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，然后将输出结果做TanH激活；
卷积神经网络ReLU指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，在卷积运算部件中做卷积操作，然后将输出结果做ReLU激活；以及
卷积神经网络group指令，根据该指令，装置分别从存储器的指定地址取出指定大小的输入数据和卷积核，划分group之后，在卷积运算部件中做卷积操作，然后将输出结果做激活；
所述运算指令还包括：
IO指令实现从外部存储空间读入计算需要的输入数据以及在计算完成后将数据存回至外部空间；
NOP指令负责清空当前装置内部所有控制信号缓存队列中的控制信号，保证NOP指令之前的所有指令全部指令完毕；
JUMP指令负责控制将要从指令存储单元读取的下一条指令地址的跳转，用来实现控制流的跳转；
MOVE指令负责将装置内部地址空间某一地址的数据搬运至装置内部地址空间的另一地址，该过程独立于运算单元，在执行过程中不占用运算单元的资源。
13.根据权利要求9或10所述的方法，其特征在于，所述计算装置还包括：连续离散转换模块，所述主运算单元包括：运算模块、数据依赖关系判断单元和支持离散数据表示的神经元缓存单元，所述方法还包括：
连续离散转换模块将连续数据与离散数据的互换；
所述运算模块完成所述主运算单元的各种运算功能；具体包括：对于运算因子全是离散数据的情况，通过查表实现离散数据与离散数据的加减乘除运算；对于运算因子包含离散数据和连续数据的情况，针对不同离散数据，为加、减、乘、除运算预先设定相应的位操作；
所述数据依赖关系单元将接收的微指令存入所述数据依赖关系单元内部的指令队列里，在该队列中，读指令的读取数据的范围如果与队列位置靠前的写指令写数据的范围发生冲突，则该指令必须等到所依赖的写指令被执行后才能够执行；
支持离散数据表示的神经元缓存单元缓存从运算模块的输入神经元向量数据和输出神经元值数据。
CN201911058840.2A 2017-07-20 2018-07-13 计算装置及计算方法 Active CN110825434B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710595951.1A CN107992329B (zh) 2017-07-20 2017-07-20 一种计算方法及相关产品
CN2017105959511 2017-07-20
CN201880004680.0A CN110036369B (zh) 2017-07-20 2018-07-13 一种计算方法及相关产品

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880004680.0A Division CN110036369B (zh) 2017-07-20 2018-07-13 一种计算方法及相关产品

Publications (2)

Publication Number Publication Date
CN110825434A true CN110825434A (zh) 2020-02-21
CN110825434B CN110825434B (zh) 2021-12-21

Family

ID=61067110

Family Applications (18)

Application Number Title Priority Date Filing Date
CN201710928261.3A Active CN107729990B (zh) 2017-07-20 2017-07-20 支持离散数据表示的用于执行正向运算的装置及方法
CN201710927526.8A Active CN107844322B (zh) 2017-07-20 2017-07-20 用于执行人工神经网络正向运算的装置和方法
CN201710927144.5A Active CN109284822B (zh) 2017-07-20 2017-07-20 一种神经网络运算装置及方法
CN201710927267.9A Active CN107832082B (zh) 2017-07-20 2017-07-20 一种用于执行人工神经网络正向运算的装置和方法
CN201710927338.5A Active CN107608715B (zh) 2017-07-20 2017-07-20 用于执行人工神经网络正向运算的装置及方法
CN201710927307.XA Active CN109284130B (zh) 2017-07-20 2017-07-20 神经网络运算装置及方法
CN201710927336.6A Active CN107729989B (zh) 2017-07-20 2017-07-20 一种用于执行人工神经网络正向运算的装置及方法
CN201710595951.1A Active CN107992329B (zh) 2017-07-20 2017-07-20 一种计算方法及相关产品
CN201710928125.4A Active CN107807819B (zh) 2017-07-20 2017-07-20 一种支持离散数据表示的用于执行人工神经网络正向运算的装置及方法
CN201911057705.6A Active CN110597558B (zh) 2017-07-20 2018-07-13 一种神经网络任务处理系统
CN201880004680.0A Active CN110036369B (zh) 2017-07-20 2018-07-13 一种计算方法及相关产品
CN202010189417.2A Active CN111221578B (zh) 2017-07-20 2018-07-13 计算装置以及计算方法
CN201911058837.0A Active CN110688159B (zh) 2017-07-20 2018-07-13 神经网络任务处理系统
CN201911058840.2A Active CN110825434B (zh) 2017-07-20 2018-07-13 计算装置及计算方法
CN202010189355.5A Active CN111176727B (zh) 2017-07-20 2018-07-13 计算装置以及计算方法
CN201911058836.6A Active CN110688158B (zh) 2017-07-20 2018-07-13 计算装置以及神经网络的处理系统
CN201911069248.2A Active CN110597559B (zh) 2017-07-20 2018-07-13 计算装置以及计算方法
CN201911058620.XA Active CN110688157B (zh) 2017-07-20 2018-07-13 一种计算装置及计算方法

Family Applications Before (13)

Application Number Title Priority Date Filing Date
CN201710928261.3A Active CN107729990B (zh) 2017-07-20 2017-07-20 支持离散数据表示的用于执行正向运算的装置及方法
CN201710927526.8A Active CN107844322B (zh) 2017-07-20 2017-07-20 用于执行人工神经网络正向运算的装置和方法
CN201710927144.5A Active CN109284822B (zh) 2017-07-20 2017-07-20 一种神经网络运算装置及方法
CN201710927267.9A Active CN107832082B (zh) 2017-07-20 2017-07-20 一种用于执行人工神经网络正向运算的装置和方法
CN201710927338.5A Active CN107608715B (zh) 2017-07-20 2017-07-20 用于执行人工神经网络正向运算的装置及方法
CN201710927307.XA Active CN109284130B (zh) 2017-07-20 2017-07-20 神经网络运算装置及方法
CN201710927336.6A Active CN107729989B (zh) 2017-07-20 2017-07-20 一种用于执行人工神经网络正向运算的装置及方法
CN201710595951.1A Active CN107992329B (zh) 2017-07-20 2017-07-20 一种计算方法及相关产品
CN201710928125.4A Active CN107807819B (zh) 2017-07-20 2017-07-20 一种支持离散数据表示的用于执行人工神经网络正向运算的装置及方法
CN201911057705.6A Active CN110597558B (zh) 2017-07-20 2018-07-13 一种神经网络任务处理系统
CN201880004680.0A Active CN110036369B (zh) 2017-07-20 2018-07-13 一种计算方法及相关产品
CN202010189417.2A Active CN111221578B (zh) 2017-07-20 2018-07-13 计算装置以及计算方法
CN201911058837.0A Active CN110688159B (zh) 2017-07-20 2018-07-13 神经网络任务处理系统

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN202010189355.5A Active CN111176727B (zh) 2017-07-20 2018-07-13 计算装置以及计算方法
CN201911058836.6A Active CN110688158B (zh) 2017-07-20 2018-07-13 计算装置以及神经网络的处理系统
CN201911069248.2A Active CN110597559B (zh) 2017-07-20 2018-07-13 计算装置以及计算方法
CN201911058620.XA Active CN110688157B (zh) 2017-07-20 2018-07-13 一种计算装置及计算方法

Country Status (4)

Country Link
US (2) US11481215B2 (zh)
EP (1) EP3686734A4 (zh)
CN (18) CN107729990B (zh)
WO (1) WO2019015541A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112036554A (zh) * 2020-11-04 2020-12-04 深圳追一科技有限公司 神经网络模型的处理方法、装置、计算机设备和存储介质

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214913A1 (zh) * 2017-05-23 2018-11-29 上海寒武纪信息科技有限公司 处理方法及加速装置
CN110413551B (zh) 2018-04-28 2021-12-10 上海寒武纪信息科技有限公司 信息处理装置、方法及设备
CN110619390A (zh) * 2018-06-20 2019-12-27 上海寒武纪信息科技有限公司 用于执行生成对抗网络的处理装置及应用其进行机器创作的方法
CN109214616B (zh) 2017-06-29 2023-04-07 上海寒武纪信息科技有限公司 一种信息处理装置、系统和方法
WO2019001418A1 (zh) 2017-06-26 2019-01-03 上海寒武纪信息科技有限公司 数据共享系统及其数据共享方法
CN109426553A (zh) 2017-08-21 2019-03-05 上海寒武纪信息科技有限公司 任务切分装置及方法、任务处理装置及方法、多核处理器
CN107729990B (zh) * 2017-07-20 2021-06-08 上海寒武纪信息科技有限公司 支持离散数据表示的用于执行正向运算的装置及方法
US11437032B2 (en) 2017-09-29 2022-09-06 Shanghai Cambricon Information Technology Co., Ltd Image processing apparatus and method
CN109902814B (zh) 2017-12-11 2020-01-17 中科寒武纪科技股份有限公司 神经网络运算模块和方法
WO2019114842A1 (zh) * 2017-12-14 2019-06-20 北京中科寒武纪科技有限公司 一种集成电路芯片装置
CN108229671B (zh) * 2018-01-16 2022-03-04 华南理工大学 一种降低加速器外部数据存储带宽需求的系统和方法
CN108388446A (zh) * 2018-02-05 2018-08-10 上海寒武纪信息科技有限公司 运算模块以及方法
CN110147249B (zh) * 2018-02-12 2021-02-09 上海寒武纪信息科技有限公司 一种网络模型的计算方法及装置
CN110163349B (zh) * 2018-02-12 2021-03-23 上海寒武纪信息科技有限公司 一种网络模型的计算方法及装置
CN110163350B (zh) * 2018-02-13 2021-06-08 上海寒武纪信息科技有限公司 一种计算装置及方法
KR102252137B1 (ko) * 2018-02-13 2021-05-13 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 계산 장치 및 방법
CN110163355B (zh) * 2018-02-13 2020-10-09 上海寒武纪信息科技有限公司 一种计算装置及方法
CN110276447A (zh) * 2018-03-14 2019-09-24 上海寒武纪信息科技有限公司 一种计算装置及方法
US11630666B2 (en) 2018-02-13 2023-04-18 Shanghai Cambricon Information Technology Co., Ltd Computing device and method
US11663002B2 (en) 2018-02-13 2023-05-30 Shanghai Cambricon Information Technology Co., Ltd Computing device and method
US11106598B2 (en) 2018-02-13 2021-08-31 Shanghai Cambricon Information Technology Co., Ltd. Computing device and method
CN116991226A (zh) 2018-02-14 2023-11-03 上海寒武纪信息科技有限公司 处理器的控制装置、方法及设备
CN111767996B (zh) * 2018-02-27 2024-03-05 上海寒武纪信息科技有限公司 集成电路芯片装置及相关产品
CN108520296B (zh) * 2018-03-20 2020-05-15 福州瑞芯微电子股份有限公司 一种基于深度学习芯片动态cache分配的方法和装置
CN110363279B (zh) * 2018-03-26 2021-09-21 华为技术有限公司 基于卷积神经网络模型的图像处理方法和装置
CN110413255B (zh) * 2018-04-28 2022-08-19 赛灵思电子科技(北京)有限公司 人工神经网络调整方法和装置
CN108647184B (zh) * 2018-05-10 2022-04-12 杭州雄迈集成电路技术股份有限公司 一种动态比特位卷积乘法实现方法
CN110472734B (zh) * 2018-05-11 2024-03-29 上海寒武纪信息科技有限公司 一种计算装置及相关产品
CN110147872B (zh) * 2018-05-18 2020-07-17 中科寒武纪科技股份有限公司 编码存储装置及方法、处理器及训练方法
CN110503179B (zh) * 2018-05-18 2024-03-01 上海寒武纪信息科技有限公司 计算方法以及相关产品
WO2019218896A1 (zh) 2018-05-18 2019-11-21 上海寒武纪信息科技有限公司 计算方法以及相关产品
CN111368987B (zh) * 2018-12-25 2023-03-24 上海寒武纪信息科技有限公司 一种神经网络计算装置和方法
WO2019219083A1 (zh) 2018-05-18 2019-11-21 北京中科寒武纪科技有限公司 视频检索方法及视频检索映射关系生成方法、装置
CN113190791A (zh) 2018-08-06 2021-07-30 华为技术有限公司 矩阵的处理方法、装置及逻辑电路
CN109032670B (zh) * 2018-08-08 2021-10-19 上海寒武纪信息科技有限公司 神经网络处理装置及其执行向量复制指令的方法
CN109189715B (zh) * 2018-08-16 2022-03-15 北京算能科技有限公司 可编程人工智能加速器执行单元及人工智能加速方法
JP6867518B2 (ja) * 2018-08-28 2021-04-28 カンブリコン テクノロジーズ コーポレイション リミティド データ前処理方法、装置、コンピュータ機器及び記憶媒体
CN109242091B (zh) * 2018-09-03 2022-03-22 郑州云海信息技术有限公司 图像识别方法、装置、设备及可读存储介质
KR20200026455A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 인공 신경망 시스템 및 인공 신경망의 고정 소수점 제어 방법
CN110929838B (zh) * 2018-09-19 2023-09-26 杭州海康威视数字技术股份有限公司 神经网络中位宽定点化方法、装置、终端和存储介质
CN110941789B (zh) * 2018-09-21 2023-12-15 北京地平线机器人技术研发有限公司 张量运算方法和装置
EP3859488A4 (en) 2018-09-28 2022-06-29 Shanghai Cambricon Information Technology Co., Ltd Signal processing device, signal processing method and related product
CN110968532B (zh) * 2018-09-29 2021-09-21 上海寒武纪信息科技有限公司 数据传输方法及相关产品
JP7006805B2 (ja) * 2018-10-02 2022-01-24 日本電信電話株式会社 算出装置、算出方法及び算出プログラム
US11494625B2 (en) 2018-10-03 2022-11-08 Maxim Integrated Products, Inc. Systems and methods for energy-efficient analog matrix multiplication for machine learning processes
CN111047027A (zh) * 2018-10-12 2020-04-21 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN111124497B (zh) * 2018-10-11 2022-03-29 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111290789B (zh) * 2018-12-06 2022-05-27 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111047005A (zh) * 2018-10-11 2020-04-21 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111353595A (zh) * 2018-12-20 2020-06-30 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN111353125B (zh) * 2018-12-20 2022-04-22 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111045729A (zh) * 2018-10-12 2020-04-21 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN110096283A (zh) * 2018-10-12 2019-08-06 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111047028A (zh) * 2018-10-12 2020-04-21 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN111026440B (zh) * 2018-10-09 2022-03-29 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111275197B (zh) * 2018-12-05 2023-11-10 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
WO2020073925A1 (zh) * 2018-10-09 2020-04-16 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN110096310B (zh) * 2018-11-14 2021-09-03 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111290788B (zh) * 2018-12-07 2022-05-31 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
WO2020073923A1 (zh) * 2018-10-09 2020-04-16 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111353124A (zh) * 2018-12-20 2020-06-30 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN110096309B (zh) * 2018-11-14 2020-04-14 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111222633A (zh) * 2018-11-23 2020-06-02 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN111061507A (zh) * 2018-10-16 2020-04-24 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111047030A (zh) * 2018-10-11 2020-04-21 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111047023B (zh) * 2018-10-12 2023-11-24 上海寒武纪信息科技有限公司 一种计算装置及相关产品
CN111047024B (zh) * 2018-10-12 2023-05-23 上海寒武纪信息科技有限公司 一种计算装置及相关产品
CN111079908B (zh) * 2018-10-18 2024-02-13 上海寒武纪信息科技有限公司 片上网络数据处理方法、存储介质、计算机设备和装置
CN111209231B (zh) * 2018-11-21 2021-05-11 上海寒武纪信息科技有限公司 数据处理方法、装置及相关产品
CN111209244B (zh) * 2018-11-21 2022-05-06 上海寒武纪信息科技有限公司 数据处理装置及相关产品
CN111209230B (zh) * 2018-11-21 2021-08-31 上海寒武纪信息科技有限公司 数据处理装置、方法及相关产品
CN111209243B (zh) * 2018-11-21 2022-12-02 上海寒武纪信息科技有限公司 数据处理装置、方法及相关产品
CN111210011B (zh) * 2018-11-21 2022-12-02 上海寒武纪信息科技有限公司 数据处理装置及相关产品
CN111078625B (zh) * 2018-10-18 2022-03-29 上海寒武纪信息科技有限公司 片上网络处理系统和片上网络数据处理方法
CN111210012B (zh) * 2018-11-21 2022-12-09 上海寒武纪信息科技有限公司 数据处理方法、装置及相关产品
CN111078623B (zh) * 2018-10-18 2022-03-29 上海寒武纪信息科技有限公司 片上网络处理系统和片上网络数据处理方法
EP4009183A1 (en) * 2018-10-18 2022-06-08 Shanghai Cambricon Information Technology Co., Ltd Network-on-chip data processing method and device
CN111078624B (zh) * 2018-10-18 2022-03-25 上海寒武纪信息科技有限公司 片上网络处理系统和片上网络数据处理方法
CN111209245B (zh) * 2018-11-21 2021-11-16 上海寒武纪信息科技有限公司 数据处理装置、方法及相关产品
CN111078284B (zh) * 2018-10-19 2021-02-05 中科寒武纪科技股份有限公司 运算方法、系统及相关产品
CN111079909B (zh) * 2018-10-19 2021-01-26 安徽寒武纪信息科技有限公司 运算方法、系统及相关产品
CN111078280B (zh) * 2018-10-19 2021-01-26 中科寒武纪科技股份有限公司 运算方法、装置及相关产品
CN111078286B (zh) * 2018-10-19 2023-09-01 上海寒武纪信息科技有限公司 数据通信方法、计算系统和存储介质
CN111078291B (zh) * 2018-10-19 2021-02-09 中科寒武纪科技股份有限公司 运算方法、系统及相关产品
CN111079912B (zh) * 2018-10-19 2021-02-12 中科寒武纪科技股份有限公司 运算方法、系统及相关产品
CN111079913B (zh) * 2018-10-19 2021-02-05 中科寒武纪科技股份有限公司 运算方法、装置及相关产品
CN111078282B (zh) * 2018-10-19 2020-12-22 安徽寒武纪信息科技有限公司 运算方法、装置及相关产品
CN109669773B (zh) * 2018-11-12 2024-03-08 平安科技（深圳）有限公司 金融数据处理方法、装置、设备和存储介质
CN111191774B (zh) * 2018-11-14 2023-04-07 上海富瀚微电子股份有限公司 面向精简卷积神经网络的低代价加速器架构及其处理方法
CN109583579B (zh) * 2018-11-30 2021-04-09 上海寒武纪信息科技有限公司 计算装置及相关产品
CN111381871B (zh) * 2018-12-28 2022-12-09 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN109558110B (zh) * 2018-11-30 2021-06-01 上海寒武纪信息科技有限公司 数据转换装置及相关产品
CN111258935B (zh) * 2018-11-30 2022-01-25 上海寒武纪信息科技有限公司 数据传输装置和方法
CN111258641B (zh) * 2018-11-30 2022-12-09 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
CN111260070B (zh) * 2018-11-30 2022-11-29 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
US11573765B2 (en) * 2018-12-13 2023-02-07 Advanced Micro Devices, Inc. Fused convolution and batch normalization for neural networks
CN109684087B (zh) * 2018-12-17 2020-01-10 中科寒武纪科技股份有限公司 运算方法、装置及相关产品
CN109635944B (zh) * 2018-12-24 2020-10-27 西安交通大学 一种稀疏卷积神经网络加速器及实现方法
CN111368990B (zh) * 2018-12-25 2023-03-07 上海寒武纪信息科技有限公司 一种神经网络计算装置和方法
CN111367567B (zh) * 2018-12-25 2023-03-07 上海寒武纪信息科技有限公司 一种神经网络计算装置和方法
CN111368967B (zh) * 2018-12-25 2023-04-07 上海寒武纪信息科技有限公司 一种神经网络计算装置和方法
CN111368985B (zh) * 2018-12-25 2023-11-28 上海寒武纪信息科技有限公司 一种神经网络计算装置和方法
CN111385462A (zh) 2018-12-28 2020-07-07 上海寒武纪信息科技有限公司 信号处理装置、信号处理方法及相关产品
CN111488976B (zh) * 2019-01-28 2023-06-30 中科寒武纪科技股份有限公司 神经网络计算装置、神经网络计算方法及相关产品
CN111506522B (zh) * 2019-01-31 2023-04-18 阿里巴巴集团控股有限公司 数据处理设备及方法
CN111523652B (zh) * 2019-02-01 2023-05-02 阿里巴巴集团控股有限公司 处理器及其数据处理方法、摄像装置
CN109902819B (zh) * 2019-02-12 2023-04-18 Oppo广东移动通信有限公司 神经网络计算方法、装置、移动终端及存储介质
US20200264891A1 (en) * 2019-02-20 2020-08-20 Nanjing Iluvatar CoreX Technology Co., Ltd. (DBA “Iluvatar CoreX Inc. Nanjing”) Constant scalar register architecture for acceleration of delay sensitive algorithm
CN109993293B (zh) * 2019-02-28 2021-04-13 中山大学 一种适用于堆叠式沙漏网络的深度学习加速器
CN109885407B (zh) * 2019-03-05 2021-09-21 上海商汤智能科技有限公司 数据处理方法和装置、电子设备、存储介质
CN111695686B (zh) * 2019-03-15 2022-11-01 上海寒武纪信息科技有限公司 地址分配方法及装置
WO2020192587A1 (zh) * 2019-03-22 2020-10-01 中科寒武纪科技股份有限公司 人工智能计算装置及相关产品
CN111723920B (zh) * 2019-03-22 2024-05-17 中科寒武纪科技股份有限公司 人工智能计算装置及相关产品
WO2020200250A1 (zh) * 2019-04-02 2020-10-08 上海寒武纪信息科技有限公司 运算方法、装置及相关产品
US10698842B1 (en) * 2019-04-10 2020-06-30 Xilinx, Inc. Domain assist processor-peer for coherent acceleration
CN111832739B (zh) 2019-04-18 2024-01-09 中科寒武纪科技股份有限公司 一种数据处理方法及相关产品
US20200334522A1 (en) 2019-04-18 2020-10-22 Cambricon Technologies Corporation Limited Data processing method and related products
CN111860799A (zh) * 2019-04-27 2020-10-30 中科寒武纪科技股份有限公司 运算装置
WO2020220935A1 (zh) 2019-04-27 2020-11-05 中科寒武纪科技股份有限公司 运算装置
CN110298441B (zh) * 2019-05-24 2022-01-11 深圳云天励飞技术有限公司 一种数据处理方法、电子装置及计算机可读存储介质
CN112068799B (zh) * 2019-06-11 2022-08-02 云南大学 一种最优带符号二进制快速计算方法以及椭圆曲线标量乘法
EP3772022A1 (en) 2019-06-12 2021-02-03 Shanghai Cambricon Information Technology Co., Ltd Method for determining quantization parameters in neural network and related products
US11676029B2 (en) 2019-06-12 2023-06-13 Shanghai Cambricon Information Technology Co., Ltd Neural network quantization parameter determination method and related products
CN110245750B (zh) * 2019-06-14 2022-07-15 西南科技大学 一种基于fpga的神经网络数值模拟方法
CN110390383B (zh) * 2019-06-25 2021-04-06 东南大学 一种基于幂指数量化的深度神经网络硬件加速器
CN112168140B (zh) * 2019-07-05 2021-07-13 山东大学齐鲁医院 基于人工智能芯片的穿戴式生物信息监测设备及方法
WO2021004076A1 (zh) * 2019-07-05 2021-01-14 山东大学 基于人工智能芯片的适形穿戴式生物信息监测设备及系统
CN110348021B (zh) * 2019-07-17 2021-05-18 湖北亿咖通科技有限公司 基于命名实体模型的字符串识别方法、电子设备、存储介质
CN114144793A (zh) * 2019-08-05 2022-03-04 华为技术有限公司 数据传输方法、装置、电子设备及可读存储介质
CN112346784A (zh) * 2019-08-07 2021-02-09 上海寒武纪信息科技有限公司 指令处理方法、装置及相关产品
CN112346707A (zh) * 2019-08-07 2021-02-09 上海寒武纪信息科技有限公司 指令处理方法、装置及相关产品
CN112395006A (zh) * 2019-08-13 2021-02-23 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
EP4020321A4 (en) 2019-08-23 2024-01-17 Anhui Cambricon Information Technology Co., Ltd. DATA PROCESSING METHOD, APPARATUS, COMPUTER APPARATUS AND STORAGE MEDIUM
CN110728365B (zh) * 2019-09-12 2022-04-01 东南大学 多位宽pe阵列计算位宽的选择方法及计算精度控制电路
US11579802B2 (en) * 2019-10-04 2023-02-14 Fungible, Inc. Pipeline using match-action blocks
CN112667288A (zh) * 2019-10-15 2021-04-16 北京希姆计算科技有限公司 数据运算电路、数据处理装置、芯片、卡板及电子设备
WO2021077283A1 (zh) * 2019-10-22 2021-04-29 深圳鲲云信息科技有限公司 神经网络计算压缩方法、系统及存储介质
CN111080400B (zh) * 2019-11-25 2023-04-18 中山大学 一种基于门控图卷积网络的商品推荐方法及系统、存储介质
CN110989970B (zh) * 2019-11-27 2023-04-11 广州海格通信集团股份有限公司 一种双精度浮点矩阵运算处理器及方法
CN111091181B (zh) * 2019-12-09 2023-09-05 Oppo广东移动通信有限公司 卷积处理单元、神经网络处理器、电子设备及卷积运算方法
CN111124500B (zh) * 2019-12-12 2022-03-08 浪潮(北京)电子信息产业有限公司 一种指令执行方法、装置、设备及存储介质
CN111104513B (zh) * 2019-12-13 2023-05-02 中山大学 一种游戏平台用户问答业务的短文本分类方法
CN111026445A (zh) * 2019-12-17 2020-04-17 湖南长城银河科技有限公司 一种智能识别方法及芯片
CN111242293B (zh) * 2020-01-13 2023-07-18 腾讯科技（深圳）有限公司 一种处理部件、数据处理的方法以及电子设备
CN111221479B (zh) * 2020-01-19 2022-08-05 苏州浪潮智能科技有限公司 一种判断存储容量变化量异常的方法、系统及存储介质
CN111507473B (zh) * 2020-04-20 2023-05-12 上海交通大学 一种基于Crossbar架构的剪枝方法及系统
US11450672B2 (en) 2020-04-27 2022-09-20 Intel Corporation Ultra-deep compute static random access memory with high compute throughput and multi-directional data propagation
CN111522776B (zh) * 2020-04-27 2022-04-05 西安交通大学 一种计算架构
CN113626082A (zh) * 2020-05-08 2021-11-09 安徽寒武纪信息科技有限公司 数据处理方法及装置以及相关产品
CN113626080B (zh) * 2020-05-08 2023-10-03 安徽寒武纪信息科技有限公司 数据处理装置以及相关产品
CN113807507A (zh) * 2020-06-16 2021-12-17 安徽寒武纪信息科技有限公司 数据处理方法及装置以及相关产品
CN111832718B (zh) * 2020-06-24 2021-08-03 上海西井信息科技有限公司 芯片架构
CN113867799A (zh) * 2020-06-30 2021-12-31 上海寒武纪信息科技有限公司 计算装置、集成电路芯片、板卡、电子设备和计算方法
CN118012505A (zh) * 2020-06-30 2024-05-10 上海寒武纪信息科技有限公司 人工智能处理器、集成电路芯片、板卡、电子设备
CN111783954B (zh) * 2020-06-30 2023-05-02 安徽寒武纪信息科技有限公司 一种用于确定神经网络的性能的方法、电子设备和存储介质
CN113867793A (zh) * 2020-06-30 2021-12-31 上海寒武纪信息科技有限公司 计算装置、集成电路芯片、板卡、电子设备和计算方法
US11823035B2 (en) 2020-07-07 2023-11-21 Qualcomm Incorporated Power-efficient compute-in-memory pooling
CN111651207B (zh) * 2020-08-06 2020-11-17 腾讯科技（深圳）有限公司 一种神经网络模型运算芯片、方法、装置、设备及介质
CN111930506A (zh) * 2020-08-13 2020-11-13 山东云海国创云计算装备产业创新中心有限公司 一种矩阵调度方法及相关装置
WO2022040643A1 (en) * 2020-08-21 2022-02-24 Fu Zhi Sing Processing unit architectures and techniques for reusable instructions and data
KR20220034542A (ko) * 2020-09-11 2022-03-18 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN112259071A (zh) * 2020-09-22 2021-01-22 北京百度网讯科技有限公司 语音处理系统、语音处理方法、电子设备和可读存储介质
CN112257859B (zh) * 2020-10-30 2024-07-05 地平线(上海)人工智能技术有限公司 特征数据处理方法及装置、设备、存储介质
CN112711218B (zh) * 2020-12-08 2022-03-15 杭州电子科技大学上虞科学与工程研究院有限公司 一种工业设备数据采集的方法
CN112506436B (zh) * 2020-12-11 2023-01-31 西北工业大学 用于卷积神经网络加速器的高效率数据动态存储分配方法
CN112783556B (zh) * 2021-01-06 2023-04-07 南阳理工学院 信息处理方法、信息处理装置及终端设备
CN115271047A (zh) * 2021-04-29 2022-11-01 华为技术有限公司 一种数据处理方法及装置
CN113469326B (zh) * 2021-06-24 2024-04-02 上海寒武纪信息科技有限公司 在神经网络模型中执行剪枝优化的集成电路装置及板卡
CN113806285B (zh) * 2021-09-18 2024-06-25 北京爱芯科技有限公司 一种数据处理模组、芯片和数据处理方法
CN114139693A (zh) * 2021-12-03 2022-03-04 安谋科技（中国）有限公司 神经网络模型的数据处理方法、介质和电子设备
CN114237612A (zh) * 2021-12-03 2022-03-25 龙芯中科技术股份有限公司 程序代码的编译方法、装置、电子设备及存储介质
CN114296798A (zh) * 2021-12-10 2022-04-08 龙芯中科技术股份有限公司 向量移位方法、处理器及电子设备
CN114372012B (zh) * 2021-12-21 2024-02-20 中国科学院深圳先进技术研究院 一种通用、可配置的高能效池化计算单行输出系统和方法
CN114265872B (zh) * 2022-02-24 2022-05-24 苏州浪潮智能科技有限公司 一种用于总线的互联装置
CN114726512B (zh) * 2022-03-08 2024-03-26 支付宝(杭州)信息技术有限公司 数据处理方法和装置
CN114692833B (zh) * 2022-03-30 2023-11-21 广东齐芯半导体有限公司 一种卷积计算电路、神经网络处理器以及卷积计算方法
CN114818803A (zh) * 2022-04-25 2022-07-29 上海韶脑传感技术有限公司 基于神经元优化的单侧肢体患者运动想象脑电建模方法
CN115390654A (zh) * 2022-08-11 2022-11-25 Oppo广东移动通信有限公司 降低功耗的方法、处理器、电子设备及存储介质
KR20240033565A (ko) * 2022-09-05 2024-03-12 리벨리온 주식회사 뉴럴 프로세싱 장치, 그에 포함되는 프로세싱 엘리먼트 및 뉴럴 프로세싱 장치의 다양한 포맷 연산 방법
CN115203126B (zh) * 2022-09-15 2023-04-18 太初(无锡)电子科技有限公司 一种算子融合处理方法、装置、设备及存储介质
CN115934768A (zh) * 2022-12-01 2023-04-07 摩尔线程智能科技(北京)有限责任公司 数据的处理方法、显示适配器、电子设备及存储介质
CN115826910B (zh) * 2023-02-07 2023-05-02 成都申威科技有限责任公司 一种向量定点的alu处理系统
CN116055049B (zh) * 2023-04-03 2023-07-04 富算科技(上海)有限公司 多方安全计算方法、装置、系统、电子设备和存储介质
CN116360858B (zh) * 2023-05-26 2023-08-29 摩尔线程智能科技(北京)有限责任公司 数据的处理方法、图形处理器、电子设备及存储介质
KR102653745B1 (ko) * 2023-06-02 2024-04-02 라이프앤사이언스주식회사 최적화된 연산속도를 가지는 교육용 로봇제어기
CN117992396B (zh) * 2024-03-29 2024-05-28 深存科技(无锡)有限公司 流式张量处理器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956703A (en) * 1995-07-28 1999-09-21 Delco Electronics Corporation Configurable neural network integrated circuit
CN101644921A (zh) * 2009-08-05 2010-02-10 无锡信捷电气有限公司 一种改进型板料数控折弯设计方法
CN102880341A (zh) * 2012-08-29 2013-01-16 北京集创北方科技有限公司 触摸屏数据处理系统、方法及专用alu
CN103023839A (zh) * 2012-12-04 2013-04-03 温州大学 基于输出反馈偏置型复连续反馈神经网络结构的无线光通信系统盲均衡方法
US20140330246A1 (en) * 2003-06-13 2014-11-06 Sumathi Paturu Intrauterine fetal growth restriction - The biochemical rationale of treatment modalities including extraperitoneal transamniotic fetal supplements
CN105512723A (zh) * 2016-01-20 2016-04-20 南京艾溪信息科技有限公司 一种用于稀疏连接的人工神经网络计算装置和方法

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1013070B (zh) * 1988-01-09 1991-07-03 北京信通电脑技术公司 直接处理接近数学公式的″机器表达式″的计算机系统
US5083285A (en) * 1988-10-11 1992-01-21 Kabushiki Kaisha Toshiba Matrix-structured neural network with learning circuitry
US5327537A (en) * 1990-03-13 1994-07-05 At&T Bell Laboratories Apparatus for controlling instruction execution in a pipelined processor
GB2288521B (en) * 1994-03-24 1998-10-14 Discovision Ass Reconfigurable process stage
US5717891A (en) 1995-10-12 1998-02-10 Analog Devices, Inc. Digital signal processor with caching of instructions that produce a memory conflict
US5889985A (en) * 1996-08-07 1999-03-30 Elbrus International Array prefetch apparatus and method
CN1302403A (zh) * 1998-05-22 2001-07-04 弗兰普顿·E·埃利斯三世 全球网络计算机
US6941289B2 (en) * 2001-04-06 2005-09-06 Sas Institute Inc. Hybrid neural network generation system and method
EP1527385A1 (en) * 2002-07-26 2005-05-04 Koninklijke Philips Electronics N.V. Method and apparatus for accessing multiple vector elements in parallel
US7236995B2 (en) * 2002-12-27 2007-06-26 Arm Limited Data processing apparatus and method for converting a number between fixed-point and floating-point representations
US7539714B2 (en) * 2003-06-30 2009-05-26 Intel Corporation Method, apparatus, and instruction for performing a sign operation that multiplies
US7020769B2 (en) * 2003-09-30 2006-03-28 Starcore, Llc Method and system for processing a loop of instructions
CN101211341A (zh) * 2006-12-29 2008-07-02 上海芯盛电子科技有限公司 图像智能模式识别搜索方法
US7681015B2 (en) * 2007-01-30 2010-03-16 Nema Labs Ab Generating and comparing memory access ranges for speculative throughput computing
CN101021832A (zh) * 2007-03-19 2007-08-22 中国人民解放军国防科学技术大学 支持局部寄存和条件执行的64位浮点整数融合运算群
CN101399977A (zh) * 2007-09-29 2009-04-01 智多微电子（上海）有限公司 解码装置中控制片内存储器的数据并行读写的方法及装置
US8181003B2 (en) * 2008-05-29 2012-05-15 Axis Semiconductor, Inc. Instruction set design, control and communication in programmable microprocessor cores and the like
US20100047768A1 (en) * 2008-08-18 2010-02-25 J. Craig Venter Institute, Inc. Amplification of single viral genomes
US20100122070A1 (en) * 2008-11-07 2010-05-13 Nokia Corporation Combined associative and distributed arithmetics for multiple inner products
US8577950B2 (en) * 2009-08-17 2013-11-05 International Business Machines Corporation Matrix multiplication operations with data pre-conditioning in a high performance computing architecture
CN101667114B (zh) * 2009-09-30 2012-07-04 西安电子科技大学 适于矩阵求逆的超长指令集微处理系统
CN101770515B (zh) * 2010-01-18 2012-01-11 杭州顺网科技股份有限公司 一种基于数据块比较的数据更新方法
CN101783805B (zh) * 2010-03-01 2013-04-17 田耕 一种利用动态矢量矩阵的加密通信方法
CN101833441B (zh) * 2010-04-28 2013-02-13 中国科学院自动化研究所 并行向量处理引擎结构
US9129220B2 (en) * 2010-07-07 2015-09-08 Qualcomm Incorporated Methods and systems for digital neural processing with discrete-level synapes and probabilistic STDP
CN101916180B (zh) * 2010-08-11 2013-05-29 中国科学院计算技术研究所 Risc处理器中执行寄存器类型指令的方法和其系统
CN101963983A (zh) * 2010-09-28 2011-02-02 江苏瑞蚨通软件科技有限公司（中外合资） 一种粗集优化神经网络的数据挖掘方法
SG180028A1 (en) * 2010-10-12 2012-05-30 St Electronics Info Software Systems Pte Ltd Information management system and device
US8515885B2 (en) * 2010-10-29 2013-08-20 International Business Machines Corporation Neuromorphic and synaptronic spiking neural network with synaptic weights learned using simulation
CN102541814B (zh) * 2010-12-27 2015-10-14 北京国睿中数科技股份有限公司 用于数据通信处理器的矩阵计算装置和方法
CN102637157B (zh) * 2011-02-15 2014-12-03 郑磊 一种片上数字模板系统dtsoc
US8843425B2 (en) * 2011-07-29 2014-09-23 International Business Machines Corporation Hierarchical routing for two-way information flow and structural plasticity in neural networks
US9916538B2 (en) * 2012-09-15 2018-03-13 Z Advanced Computing, Inc. Method and system for feature detection
FR2980905B1 (fr) * 2011-09-29 2014-03-14 Continental Automotive France Procede d'effacement d'informations memorisees dans une memoire reinscriptible non volatile, support de memorisation et calculateur de vehicule automobile
CN102510282B (zh) * 2011-10-25 2014-07-09 中国科学院空间科学与应用研究中心 一种时间分辨单光子计数二维成像系统及方法
US9960917B2 (en) * 2011-12-22 2018-05-01 Intel Corporation Matrix multiply accumulate instruction
CN102609378B (zh) * 2012-01-18 2016-03-30 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
KR20130090147A (ko) * 2012-02-03 2013-08-13 안병익 신경망 컴퓨팅 장치 및 시스템과 그 방법
CN103377033B (zh) * 2012-04-12 2016-01-13 无锡江南计算技术研究所 运算核心及其指令管理方法
CN103699360B (zh) * 2012-09-27 2016-09-21 北京中科晶上科技有限公司 一种向量处理器及其进行向量数据存取、交互的方法
US9171029B2 (en) * 2013-01-31 2015-10-27 International Business Machines Corporation Performing batches of selective assignments in a vector friendly manner
CN103246541B (zh) * 2013-04-27 2016-03-23 中国人民解放军信息工程大学 一种自动并行化多级并行代价评估方法
CN103399486B (zh) * 2013-07-05 2016-04-06 杭州电子科技大学 塑料烘干器温度优化节能控制方法
EP2858024A1 (en) * 2013-10-01 2015-04-08 Enyx SA An asset management device and method in a hardware platform
US9582248B2 (en) * 2014-09-26 2017-02-28 Arm Limited Standalone floating-point conversion unit
US20160124651A1 (en) * 2014-11-03 2016-05-05 Texas Instruments Incorporated Method for performing random read access to a block of data using parallel lut read instruction in vector processors
US9996350B2 (en) * 2014-12-27 2018-06-12 Intel Corporation Hardware apparatuses and methods to prefetch a multidimensional block of elements from a multidimensional array
US20170061279A1 (en) * 2015-01-14 2017-03-02 Intel Corporation Updating an artificial neural network using flexible fixed point representation
US10223635B2 (en) * 2015-01-22 2019-03-05 Qualcomm Incorporated Model compression and fine-tuning
US11544214B2 (en) * 2015-02-02 2023-01-03 Optimum Semiconductor Technologies, Inc. Monolithic vector processor configured to operate on variable length vectors using a vector length register
CN104699629B (zh) * 2015-03-16 2017-09-22 清华大学 共享片上缓存划分装置
CN104778026A (zh) * 2015-04-28 2015-07-15 浪潮电子信息产业股份有限公司 一种带simd的高速数据格式转换部件及转换方法
US9633306B2 (en) * 2015-05-07 2017-04-25 Siemens Healthcare Gmbh Method and system for approximating deep neural networks for anatomical object detection
US10083395B2 (en) * 2015-05-21 2018-09-25 Google Llc Batch processing in a neural network processor
US9805303B2 (en) * 2015-05-21 2017-10-31 Google Inc. Rotating data for neural network computations
CN104915322B (zh) * 2015-06-09 2018-05-01 中国人民解放军国防科学技术大学 一种卷积神经网络硬件加速方法
EP3345108B1 (en) * 2015-09-01 2020-11-04 Flex Logix Technologies, Inc. Block memory layout and architecture for programmable logic ic, and method of operating same
CN106484362B (zh) * 2015-10-08 2020-06-12 上海兆芯集成电路有限公司 利用使用者指定二维定点算术运算的装置
US10776690B2 (en) * 2015-10-08 2020-09-15 Via Alliance Semiconductor Co., Ltd. Neural network unit with plurality of selectable output functions
CN106570559A (zh) * 2015-10-09 2017-04-19 阿里巴巴集团控股有限公司 一种基于神经网络的数据处理方法和装置
CN105224505B (zh) * 2015-10-29 2018-05-25 中国人民解放军国防科学技术大学 基于矩阵转置操作的fft加速器装置
CN105550749A (zh) * 2015-12-09 2016-05-04 四川长虹电器股份有限公司 一种新型网络拓扑结构的卷积神经网络的构造方法
WO2017105517A1 (en) * 2015-12-18 2017-06-22 Hewlett Packard Enterprise Development Lp Memristor crossbar arrays to activate processors
CN105630680B (zh) * 2015-12-28 2018-12-18 中国科学院微电子研究所 一种随机测试程序生成方法
US10762164B2 (en) * 2016-01-20 2020-09-01 Cambricon Technologies Corporation Limited Vector and matrix computing device
CN105844330B (zh) * 2016-03-22 2019-06-28 华为技术有限公司 神经网络处理器的数据处理方法及神经网络处理器
CN105912476A (zh) * 2016-04-06 2016-08-31 中国科学院计算技术研究所 片上重复寻址的方法及装置
CN105843775B (zh) * 2016-04-06 2018-12-04 中国科学院计算技术研究所 片上数据划分读写方法、系统及其装置
US11740903B2 (en) * 2016-04-26 2023-08-29 Onnivation, LLC Computing machine using a matrix space and matrix pointer registers for matrix and array processing
US20170337156A1 (en) * 2016-04-26 2017-11-23 Onnivation Llc Computing machine architecture for matrix and array processing
CN105930281B (zh) * 2016-05-12 2019-01-15 清华大学 以配置信息驱动数据访存模式匹配的片上缓存预取机制
CN106022614A (zh) * 2016-05-22 2016-10-12 广州供电局有限公司 一种基于最近邻聚类的神经网络数据挖掘方法
CN106066783A (zh) * 2016-06-02 2016-11-02 华为技术有限公司 基于幂次权重量化的神经网络前向运算硬件结构
CN105976024B (zh) * 2016-06-03 2018-12-25 福州大学 基于rbf的模式分类器及其工作方法
CN106203622B (zh) * 2016-07-14 2018-12-25 杭州华为数字技术有限公司 神经网络运算装置
CN106250103A (zh) * 2016-08-04 2016-12-21 东南大学 一种卷积神经网络循环卷积计算数据重用的系统
CN106650922B (zh) * 2016-09-29 2019-05-03 清华大学 硬件神经网络转换方法、计算装置、软硬件协作系统
US10175980B2 (en) * 2016-10-27 2019-01-08 Google Llc Neural network compute tile
CN106599840A (zh) * 2016-12-13 2017-04-26 郑州云海信息技术有限公司 一种图像识别协处理器、图像识别系统及方法
CN106845631B (zh) * 2016-12-26 2020-05-29 上海寒武纪信息科技有限公司 一种流执行方法及装置
CN106775599B (zh) * 2017-01-09 2019-03-01 南京工业大学 递归神经网络的多计算单元粗粒度可重构系统及方法
CN106909971A (zh) * 2017-02-10 2017-06-30 华南理工大学 一种面向多核计算环境的bp神经网络并行化方法
CN106940815B (zh) * 2017-02-13 2020-07-28 西安交通大学 一种可编程卷积神经网络协处理器ip核
CN106951961B (zh) * 2017-02-24 2019-11-26 清华大学 一种粗粒度可重构的卷积神经网络加速器及系统
KR102258414B1 (ko) * 2017-04-19 2021-05-28 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 처리 장치 및 처리 방법
CN107729990B (zh) * 2017-07-20 2021-06-08 上海寒武纪信息科技有限公司 支持离散数据表示的用于执行正向运算的装置及方法
US10223114B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Fixed point to floating point conversion
US11210063B2 (en) * 2019-03-27 2021-12-28 Intel Corporation Machine learning training architecture for programmable devices
US11983530B2 (en) * 2020-03-27 2024-05-14 Intel Corporation Reconfigurable digital signal processing (DSP) vector engine

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956703A (en) * 1995-07-28 1999-09-21 Delco Electronics Corporation Configurable neural network integrated circuit
US20140330246A1 (en) * 2003-06-13 2014-11-06 Sumathi Paturu Intrauterine fetal growth restriction - The biochemical rationale of treatment modalities including extraperitoneal transamniotic fetal supplements
CN101644921A (zh) * 2009-08-05 2010-02-10 无锡信捷电气有限公司 一种改进型板料数控折弯设计方法
CN102880341A (zh) * 2012-08-29 2013-01-16 北京集创北方科技有限公司 触摸屏数据处理系统、方法及专用alu
CN103023839A (zh) * 2012-12-04 2013-04-03 温州大学 基于输出反馈偏置型复连续反馈神经网络结构的无线光通信系统盲均衡方法
CN105512723A (zh) * 2016-01-20 2016-04-20 南京艾溪信息科技有限公司 一种用于稀疏连接的人工神经网络计算装置和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P. LI: "A quantum self-organizing mapping neural network", 《PROCEEDINGS OF THE 32ND CHINESE CONTROL CONFERENCE》 *
卢金娜: "基于优化算法的径向基神经网络模型的改进及应用", 《中国博士学位论文全文数据库信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112036554A (zh) * 2020-11-04 2020-12-04 深圳追一科技有限公司 神经网络模型的处理方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
CN111176727B (zh) 2022-05-31
CN111221578B (zh) 2022-07-15
EP3686734A4 (en) 2021-08-18
CN107832082B (zh) 2020-08-04
CN107729990A (zh) 2018-02-23
CN107729989A (zh) 2018-02-23
CN110036369B (zh) 2023-11-24
CN110688158B (zh) 2022-02-22
US11983534B2 (en) 2024-05-14
CN107608715A (zh) 2018-01-19
CN107608715B (zh) 2020-07-03
CN110597558A (zh) 2019-12-20
CN111176727A (zh) 2020-05-19
CN111221578A (zh) 2020-06-02
CN107807819B (zh) 2021-06-25
CN110597558B (zh) 2021-11-12
CN109284822B (zh) 2021-09-21
US20230024840A1 (en) 2023-01-26
CN107992329A (zh) 2018-05-04
US11481215B2 (en) 2022-10-25
CN110825434B (zh) 2021-12-21
US20210224069A1 (en) 2021-07-22
CN110597559B (zh) 2021-10-19
CN110597559A (zh) 2019-12-20
CN107807819A (zh) 2018-03-16
CN109284130A (zh) 2019-01-29
CN107844322A (zh) 2018-03-27
CN107832082A (zh) 2018-03-23
CN110688159B (zh) 2021-12-14
CN109284130B (zh) 2021-03-23
CN110688157A (zh) 2020-01-14
WO2019015541A1 (zh) 2019-01-24
EP3686734A1 (en) 2020-07-29
CN110688159A (zh) 2020-01-14
CN107729990B (zh) 2021-06-08
CN107844322B (zh) 2020-08-04
CN110036369A (zh) 2019-07-19
CN107729989B (zh) 2020-12-29
CN107992329B (zh) 2021-05-11
CN109284822A (zh) 2019-01-29
CN110688157B (zh) 2022-02-22
CN110688158A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
CN110825434B (zh) 计算装置及计算方法
CN110084361B (zh) 一种运算装置和方法
CN109284823B (zh) 一种运算装置及相关产品
US11531541B2 (en) Processing apparatus and processing method
CN109032669B (zh) 神经网络处理装置及其执行向量最小值指令的方法
CN107301453B (zh) 支持离散数据表示的人工神经网络正向运算装置和方法
CN109032670B (zh) 神经网络处理装置及其执行向量复制指令的方法
US11507350B2 (en) Processing apparatus and processing method
CN110163358B (zh) 一种计算装置及方法
JP6846534B2 (ja) 計算装置と計算方法
CN111626413A (zh) 一种计算装置及方法
CN111045728B (zh) 一种计算装置及相关产品
WO2023124371A1 (zh) 数据处理装置、方法、芯片、计算机设备及存储介质
KR102482300B1 (ko) 변형된 할리-실 팝 카운트를 포함하는 비트 시리얼 연산 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant