CN111026445A - 一种智能识别方法及芯片 - Google Patents
一种智能识别方法及芯片 Download PDFInfo
- Publication number
- CN111026445A CN111026445A CN201911301194.8A CN201911301194A CN111026445A CN 111026445 A CN111026445 A CN 111026445A CN 201911301194 A CN201911301194 A CN 201911301194A CN 111026445 A CN111026445 A CN 111026445A
- Authority
- CN
- China
- Prior art keywords
- preprocessing
- storage
- buffer queue
- processed
- processing mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000007781 pre-processing Methods 0.000 claims abstract description 187
- 235000019800 disodium phosphate Nutrition 0.000 claims abstract description 101
- 238000012545 processing Methods 0.000 claims abstract description 72
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 230000007958 sleep Effects 0.000 claims abstract description 8
- 230000009466 transformation Effects 0.000 description 8
- 101150115013 DSP1 gene Proteins 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 102100022299 All trans-polyprenyl-diphosphate synthase PDSS1 Human genes 0.000 description 1
- 101150115672 DPS1 gene Proteins 0.000 description 1
- 101150063720 PDSS1 gene Proteins 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005043 ethylene-methyl acrylate Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
本发明公开了一种智能识别方法及芯片，包括如下步骤：若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行预处理，另一个DSP休眠；若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。由于采用了上述技术方案，与现有技术相比，本发明可以根据不同的数据采集速率提供相应的预处理策略，既可以针对高数据采集速率实现快速预处理，也可以针对低数据采集速率实现节能预处理，兼顾高处理速度和低功耗。
Description
技术领域
本发明涉及智能识别领域，具体涉及一种智能识别方法及芯片。
背景技术
近年来，采用深度神经网络的深度学习方法极大地推动了人工智能的发展，多种云端、终端神经网络处理器接连推出，业界一般将所有这些针对深度神经网络模型进行加速处理的处理单元或处理器称为NPU。当前，大量采用NPU的边缘智能芯片不断涌现，广泛应用于蓬勃发展的智能识别应用领域。在终端领域，采用了NPU的边缘智能芯片主要完成实时识别任务，而图像识别是最主要的应用方向。
实时获取和识别图像是当前边缘智能芯片的应用热点，图像获取和识别的实时性是最重要的指标之一。采用片上系统(SoC)架构在芯片上集成NPU和其他功能的处理器核，不同处理器核分别完成识别任务不同阶段的工作，是常用的实施方案。
为了提升NPU识别的准确性，需要对实时获取的图像进行预处理。图像的预处理通常包括几何变换、灰度变换和图像增强；几何变换如平移、转置、镜像、旋转、缩放等；灰度变换通常通过对多通道像素值的线性变换或非线性变换来使图像的显示效果更加清晰；而图像增强通常采用空间域法或频率域法来突出图像中最关注的信息。而DSP是实时图像预处理的首选，针对不同的图像类型和图像识别的需求，在DSP处理平台上已经实现了非常多的图像预处理算法并在非常多的图像处理场景下得到了广泛应用。
在用于图像、语音等实时智能识别芯片中，通常都采用一个DSP用来对信号(图像、语音等数据流)进行预处理，然后将预处理的结果传递给一个NPU进行识别。结合了DSP和NPU的智能识别芯片的一般结构示意框图如图1所示。这种智能识别芯片，用于不同应用领域的智能识别需求，通常需要配置不同的数据采集外部设备。例如，用于实时图像识别，通常需要配置图像采集外设(如摄像头)，用于实时语音识别，通常需要配置声音采集外设(如麦克风)。这些数据采集外设通过标准的外设接口协议，如USB、1394、GPIO、EMAC等等标准的外设数据传输接口传输到芯片的存储系统(片上SRAM或片外DDR)。这些通用的标准数据传输接口目前已经发展出多种不同的规格，支持不同的数据传输速率。然而，现有技术中的智能识别芯片，往往仅局限于特定外设和特定的传输速率，无法适配不同的数据采集速率下的目标识别需求。
发明内容
为解决背景技术中现有智能识别芯片无法适配不同的数据采集速率下的目标识别需求的问题，本发明提供了一种智能识别方法，具体技术方案如下。
一种智能识别方法，包括如下步骤：
若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行处理，另一个DSP休眠；
若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；
若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。
所述休眠、流水处理模式和并行处理模式为现有处理器常用的处理模式。上述方法通过根据不同的数据采集速率来执行相应的预处理策略，既可以针对高数据采集速率实现快速预处理，也可以针对低数据采集速率实现节能预处理，兼顾高处理速度和低功耗。
优选地，还包括如下步骤：对两个DSP对应的两个存储单元按照如下规则进行标识：
若执行第一处理模式，则将其中一个存储单元中的所有存储位全部标识为0，将另一个存储单元中的存储位部分或全部标识为1；
若执行第二处理模式，则分别将两个存储单元中的存储位部分或全部标识为1，且两个存储单元中存储位的标识不一致；
若执行第三处理模式，则分别将两个存储单元中的存储位部分或全部标识为1，且两个存储单元中存储位的标识一致。
本发明共设有两个32位存储单元，两个存储单元与两个DSP相对应。在流水预处理方式下，根据两个32存储单元中最高非0位位置大小来判断预处理顺序。上述方法通过标识来设定预处理模式，简单有效。
具体地，标识存储位的具体方法包括如下步骤：将待处理任务拆解为若干个预处理操作，将存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0。
将DSP需要对输入数据进行的预处理操作分解为一系列步骤(即在DSP上执行的函数)，每个步骤都可以在两个DSP上执行；本发明在片上存储空间中设置了指示两个DSP如何协作的两个存储单元，每个存储单元对应一个DSP。存储单元中用位向量标识要进行的预处理操作，标识为1的存储位表示需要进行对应的预处理操作，即需要在DSP上执行对应的预处理函数。例如用第7位标识需要对图像进行几何变换，那么第7位为1就表明需要进行几何变换这一预处理步骤。执行预处理操作时，采用从高到低的位顺序标识预处理期间各个操作的执行顺序。另一方面，通过存储位的标识，可以在分配具体预处理操作的同时直接设定预处理策略，简单有效，无需额外增加预处理策略分配步骤。
具体地，所述两个DSP对待处理任务进行预处理的方法包括如下步骤：
当执行第一处理模式时，由未休眠DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列；
当执行第二处理模式时，由其中一个DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将该DSP的预处理结果存储在流水预处理缓冲队列中，然后由另一个DSP对流水预处理缓冲队列中的数据执行相应的预处理操作，并将最终的预处理结果存储在待识别数据缓冲队列中；
当执行第三处理模式时，由两个DSP分别对输入数据缓冲队列中的不同固定位置上的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列的固定位置上；
预处理结果在所述流水预处理缓冲队列以及所述待识别数据缓冲队列中的存放位置与输入数据在所述输入数据缓冲队列中的存放位置一致。
在并发预处理模式下，两个DSP核同时对采集来的数据的不同数据单元(如图像的不同帧)进行预处理，两个DSP预处理的结果数据提供到同一条待识别数据队列中由NPU读取识别。为此，本发明设计了一条输入数据缓冲队列和一条待识别队列。为使两个DSP预处理之后结果数据保持输入的序，本发明采用了固定起始地址和偏移的处理方法。即，两个DSP核中每个DSP核处理固定位置的数据并将预处理后的数据放置到固定位置，例如0号DSP处理输入图像的奇数帧、1号DSP处理偶数帧；两个DSP预处理之后的数据也放置到待识别队列中的相应的奇数帧位置和偶数帧位置，这种方法可以快速计算出待处理数据和预处理后的数据的存放位置，可简化数据读取和存入的地址计算过程。在流水处理模式下，两个DSP分别对输入数据进行不同的预处理操作，所进行的预处理操作和顺序由协作控制存储单元的内容确定。在流水处理模式下，本发明在片上缓存开辟两个DSP共享的流水预处理缓冲队列(数据流先经DSP0进行一些预处理之后，再由DSP1接着对这些数据进行其他一些预处理操作)，即DSP0进行第一阶段的数据预处理，将处理结果放入该缓冲区，DSP1读取该缓冲区进行后续的预处理并将预处理后的结果数据放入待识别数据缓冲队列。
基于相同的发明构思，本发明还提供一种智能识别芯片，包括策略单元和两个DSP以及一个NPU，所述策略单元分别与所述两个DSP通信；所述策略单元用于根据待处理任务所需的数据采集速率，确定预处理模式：
若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行预处理，另一个DSP休眠；
若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；
若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。
所述数据采集速率的高中低速档次根据具体数据源和识别需求来认定。例如，对于768X 460的图像格式数据，每秒30帧属于低速率，30到90帧属于中速率，高于90帧则属于高速率。而对于320X 224的图像格式数据，每秒50帧属于低速率，50到120帧属于中速率，高于120帧则属于高速率。
通过上述方法，可以根据不同的数据采集速率提供相应的预处理策略，既可以针对高数据采集速率实现快速预处理，也可以针对低数据采集速率实现节能预处理，兼顾高处理速度和低功耗。
优选地，还包括标识单元以及与所述两个DSP相对应的存储单元；所述标识单元用于根据所述策略单元传送的预处理模式分别对所述两个存储单元按照如下规则进行标识：
若执行第一处理模式，则将其中一个存储单元中的所有存储位全部标识为0，将另一个存储单元中的所有存储位部分或全部标识为1；
若执行第二处理模式，则分别将两个存储单元中的所有存储位部分或全部标识为1，且两个存储单元中存储位的标识不一致；
若执行第三处理模式，则分别将两个存储单元中的所有存储位部分或全部标识为1，且两个存储单元中存储位的标识一致。
本发明共设有两个32位存储单元，两个存储单元与两个DSP相对应，用于控制两个DSP协作进行预处理。在流水预处理方式下，根据两个32存储单元中最高非0位位置大小来判断预处理顺序。上述方法通过标识来设定预处理模式，简单有效。
具体地，所述标识单元标识存储位的具体方法包括：将待处理任务拆解为若干个预处理操作，并将存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0。
存储单元中用位向量标识要进行的预处理操作，每个非0位(即1)代表一个预处理步骤。例如用第7位标识需要对图像进行几何变换，那么第7位为1就表明需要进行几何变换这一预处理步骤。执行预处理操作时，采用从高到低的位顺序标识预处理期间各个操作的执行顺序。另一方面，通过存储位的标识，可以在分配具体预处理操作的同时直接设定预处理策略，简单有效，无需额外增加预处理策略分配步骤。
优选地，还包括输入数据缓冲队列、流水预处理缓冲队列和待识别数据缓冲队列；
当执行第一处理模式时，由未休眠DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列；
当执行第二处理模式时，由其中一个DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将该DSP的预处理结果存储在流水预处理缓冲队列中，然后由另一个DSP对流水预处理缓冲队列中的数据执行相应的预处理操作，并将最终的预处理结果存储在待识别数据缓冲队列中；
当执行第三处理模式时，由两个DSP分别对输入数据缓冲队列中的不同固定位置上的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列的固定位置上；
预处理结果在所述流水预处理缓冲队列以及所述待识别数据缓冲队列中的存放位置与输入数据在所述输入数据缓冲队列中的存放位置一致。
在并发预处理模式下，两个DSP核同时对采集来的数据的不同数据单元(如图像的不同帧)进行预处理，两个DSP预处理的结果数据提供到同一条待识别数据队列中由NPU读取识别。为此，本发明设计了一条输入数据缓冲队列和一条待识别队列。为使两个DSP预处理之后结果数据保持输入的序，本发明采用了固定起始地址和偏移的处理方法。即，两个DSP核中每个DSP核处理固定位置的数据并将预处理后的数据放置到固定位置，例如0号DSP处理输入图像的奇数帧、1号DSP处理偶数帧；两个DSP预处理之后的数据也放置到待识别队列中的相应的奇数帧位置和偶数帧位置，这种方法可以快速计算出待处理数据和预处理后的数据的存放位置，可简化数据读取和存入的地址计算过程。在流水处理模式下，两个DSP分别对输入数据进行不同的预处理操作，所进行的预处理操作和顺序由协作控制存储单元的内容确定。在流水处理模式下，本发明在片上缓存开辟两个DSP共享的流水预处理缓冲队列(数据流先经DSP0进行一些预处理之后，再由DSP1接着对这些数据进行其他一些预处理操作)，即DSP0进行第一阶段的数据预处理，将处理结果放入该缓冲区，DSP1读取该缓冲区进行后续的预处理并将预处理后的结果数据放入待识别数据缓冲队列。
基于相同的发明构思，本发明还提供一种计算机存储介质，其存储有程序，该程序用于执行本发明方法的步骤。
由于采用了以上技术方案，与现有技术相比较，本发明可以根据不同的数据采集速率提供相应的预处理策略，既可以针对高数据采集速率实现快速预处理，也可以针对低数据采集速率实现节能预处理，兼顾高处理速度和低功耗。此外，通过存储位的标识，可以在分配具体预处理操作的同时直接设定预处理策略，简单有效，无需额外增加预处理策略分配步骤。本发明还采用了固定起始地址和偏移的处理方法，可以快速计算出待处理数据和预处理后的数据的存放位置，可简化数据读取和存入的地址计算过程。
附图说明
图1为现有智能识别芯片的结构示意图；
图2为本发明智能识别方法的流程图；
图3为本发明智能识别芯片执行并发预处理策略的数据传输示意图；
图4为本发明智能识别芯片执行流水预处理策略的数据传输示意图。
具体实施方式
下面结合附图对本发明作进一步详细描述。
实施例1
如图2所示，一种智能识别方法，包括如下步骤：
根据待处理任务所需的数据采集速率，确定处理模式；
将待处理任务拆解为若干个预处理操作；
根据确定的处理模式以及预处理操作，进行存储位标识；
根据标识内容对待处理任务进行预处理。
具体的，确定处理模式的方法如下：
若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行预处理，另一个DSP休眠；
若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；
若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。
具体的，进行存储位标识的方法如下：
若执行第一处理模式，则将其中一个存储单元中的所有存储位全部标识为0，将另一个存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0；
若执行第二处理模式，则分别将两个存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0，且两个存储单元中存储位的标识不一致；
若执行第三处理模式，则分别将存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0，且两个存储单元中存储位的标识一致。
具体的，对待处理任务进行预处理的方法如下：
若预处理策略为两个DSP执行流水预处理，由其中一个DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将该DSP的预处理结果存储在流水预处理缓冲队列中，然后由另一个DSP对流水预处理缓冲队列中的数据执行相应的预处理操作，并将最终的预处理结果存储在待识别数据缓冲队列中；
若预处理策略为两个DSP执行并发预处理，两个DSP分别对输入数据缓冲队列中的不同固定位置上的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列的固定位置上；
预处理结果在所述流水预处理缓冲队列以及所述待识别数据缓冲队列中的存放位置与输入数据在所述输入数据缓冲队列中的存放位置一致。
实施例2
如图3和图4所示，一种智能识别芯片，包括策略单元、标识单元、两个DSP(DSP0和DSP1)、两个与DSP分别对应的存储单元(存储单元1和存储单元2)、输入数据缓冲队列、流水预处理缓冲队列、待识别数据缓冲队列以及NPU。
所述策略单元根据待处理任务所需的数据采集速率确定预处理模式，并将预处理模式发送给识别单元；所述识别单元将待处理任务拆解为若干个预处理操作，并根据预处理模式和预处理操作对分别对存储单元1和存储单元2进行存储位标识，所述DSP0和DPS1根据标识内容对输入数据进行预处理。
所述策略单元根据待处理任务所需的数据采集速率确定预处理模式的方法如下：
若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行预处理，另一个DSP休眠；
若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；
若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。
所述识别单元进行存储位标识的方法如下：
若执行第一处理模式，则将其中一个存储单元中的所有存储位全部标识为0，将另一个存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0；
若执行第二处理模式，则分别将两个存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0，且两个存储单元中存储位的标识不一致；
若执行第三处理模式，则分别将存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0，且两个存储单元中存储位的标识一致。
DSP0和DSP1对待处理任务进行预处理的方法如下：
如图3所示，若预处理策略为两个DSP执行并发预处理，两个DSP分别对输入数据缓冲队列中的不同固定位置上的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列的固定位置上；
如图4所示，若预处理策略为两个DSP执行流水预处理，由其中一个DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将该DSP的预处理结果存储在流水预处理缓冲队列中，然后由另一个DSP对流水预处理缓冲队列中的数据执行相应的预处理操作，并将最终的预处理结果存储在待识别数据缓冲队列中；
预处理结果在所述流水预处理缓冲队列以及所述待识别数据缓冲队列中的存放位置与输入数据在所述输入数据缓冲队列中的存放位置一致。
待识别数据缓冲队列中的预处理结果最终由NPU读取并进行识别处理。
本实施例中，所述策略单元、标识单元虽然是独立的模块，但本领域技术人员也可以根据本发明的发明构思，设计成直接由DSP来执行这两个单元的任务(DSP对待处理任务进行拆解，并对相应的存储单元进行标识)，本实施例并不对其构成限制。本实施例中，输入数据缓冲队列、流水预处理缓冲队列、待识别数据缓冲队列虽然是独立的模块，但本领域技术人员也可以根据本发明的发明构思，设计为直接将所述存储单元划分成为这三个缓冲队列，本实施例并不对其构成限制。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (11)
1.一种智能识别方法，包括如下步骤：
若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行预处理，另一个DSP休眠；
若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；
若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。
2.根据权利要求1所述的方法，其特征在于，还包括如下步骤：对两个DSP对应的两个存储单元按照如下规则进行标识：
若执行第一处理模式，则将其中一个存储单元中的所有存储位全部标识为0，将另一个存储单元中的存储位部分或全部标识为1；
若执行第二处理模式，则分别将两个存储单元中的存储位部分或全部标识为1，且两个存储单元中存储位的标识不一致；
若执行第三处理模式，则分别将两个存储单元中的存储位部分或全部标识为1，且两个存储单元中存储位的标识一致。
3.根据权利要求2所述的方法，其特征在于，标识存储位的具体方法包括如下步骤：将待处理任务拆解为若干个预处理操作，将存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的存储位标识为0。
4.根据权利要求1-3之一所述的方法，其特征在于，所述两个DSP对待处理任务进行预处理的方法包括如下步骤：
当执行第一处理模式时，由未休眠DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列；
当执行第二处理模式时，由其中一个DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将该DSP的预处理结果存储在流水预处理缓冲队列中，然后由另一个DSP对流水预处理缓冲队列中的数据执行相应的预处理操作，并将最终的预处理结果存储在待识别数据缓冲队列中；
当执行第三处理模式时，由两个DSP分别对输入数据缓冲队列中的不同固定位置上的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列的固定位置上；
预处理结果在所述流水预处理缓冲队列以及所述待识别数据缓冲队列中的存放位置与输入数据在所述输入数据缓冲队列中的存放位置一致。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括如下步骤：将所述待识别数据缓冲队列中的预处理结果由NPU进行读取并进行识别处理。
6.一种智能识别芯片，其特征在于：包括策略单元和两个DSP，所述策略单元分别与所述两个DSP通信；所述策略单元用于根据待处理任务所需的数据采集速率，确定预处理模式：
若待处理任务所需的数据采集速率为低速，则执行第一处理模式：仅由一个DSP对待处理任务进行预处理，另一个DSP休眠；
若待处理任务所需的数据采集速率为中速，则执行第二处理模式：两个DSP对待处理任务进行流水预处理；
若待处理任务所需的数据采集速率为高速，则执行第三处理模式：两个DSP对待处理任务进行并发预处理。
7.根据权利要求6所述的智能识别芯片，其特征在于：还包括标识单元以及与所述两个DSP相对应的存储单元；所述标识单元用于根据所述策略单元传送的预处理模式分别对所述两个存储单元按照如下规则进行标识：
若执行第一处理模式，则将其中一个存储单元中的所有存储位全部标识为0，将另一个存储单元中的所有存储位部分或全部标识为1；
若执行第二处理模式，则分别将两个存储单元中的所有存储位部分或全部标识为1，且两个存储单元中存储位的标识不一致；
若执行第三处理模式，则分别将两个存储单元中的所有存储位部分或全部标识为1，且两个存储单元中存储位的标识一致。
8.根据权利要求7所述的智能识别芯片，其特征在于：所述标识单元标识存储位的具体方法包括：将待处理任务拆解为若干个预处理操作，并将存储单元中与所述预处理操作对应的存储位标识为1，未对应预处理操作的位标识为0。
9.根据权利要求6-8之一所述的智能识别芯片，其特征在于：还包括输入数据缓冲队列、流水预处理缓冲队列和待识别数据缓冲队列；
当执行第一处理模式时，由未休眠DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列；
当执行第二处理模式时，由其中一个DSP对输入数据缓冲队列中的输入数据执行相应的预处理操作，并将该DSP的预处理结果存储在流水预处理缓冲队列中，然后由另一个DSP对流水预处理缓冲队列中的数据执行相应的预处理操作，并将最终的预处理结果存储在待识别数据缓冲队列中；
当执行第三处理模式时，由两个DSP分别对输入数据缓冲队列中的不同固定位置上的输入数据执行相应的预处理操作，并将预处理结果放置在待识别数据缓冲队列的固定位置上；
预处理结果在所述流水预处理缓冲队列以及所述待识别数据缓冲队列中的存放位置与输入数据在所述输入数据缓冲队列中的存放位置一致。
10.根据权利要求9所述的智能识别芯片，其特征在于：还包括NPU，所述NPU用于从所述待识别数据缓冲队列读取数据，并对所述待识别数据缓冲队列中的预处理结果进行识别处理。
11.一种计算机存储介质，其特征在于，其存储有程序，该程序用于执行权利要求1—4之一所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911301194.8A CN111026445A (zh) | 2019-12-17 | 2019-12-17 | 一种智能识别方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911301194.8A CN111026445A (zh) | 2019-12-17 | 2019-12-17 | 一种智能识别方法及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111026445A true CN111026445A (zh) | 2020-04-17 |
Family
ID=70210206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911301194.8A Pending CN111026445A (zh) | 2019-12-17 | 2019-12-17 | 一种智能识别方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111026445A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115237639A (zh) * | 2022-09-23 | 2022-10-25 | 泰山学院 | 一种实现多通道数据采集的单片机数据处理系统和方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1425153A (zh) * | 2000-01-31 | 2003-06-18 | 英特尔公司 | 用于环缓冲数字信号处理指令的方法和装置 |
| CN1560731A (zh) * | 2004-03-03 | 2005-01-05 | 浙江大学 | 32位媒体数字信号处理器 |
| CN1664775A (zh) * | 2004-03-03 | 2005-09-07 | 浙江大学 | 一种数字信号处理器中数据旁路技术 |
| CN101526895A (zh) * | 2009-01-22 | 2009-09-09 | 杭州中天微系统有限公司 | 基于指令双发射的高性能低功耗嵌入式处理器 |
| CN101689106A (zh) * | 2007-06-12 | 2010-03-31 | 松下电器产业株式会社 | 多处理器控制装置、多处理器控制方法以及多处理器控制电路 |
| CN101739235A (zh) * | 2008-11-26 | 2010-06-16 | 中国科学院微电子研究所 | 将32位dsp与通用risc cpu无缝混链的处理器装置 |
| CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
| CN105264779A (zh) * | 2013-01-22 | 2016-01-20 | 阿尔特拉公司 | 使用simd指令的数据压缩和解压 |
| CN105828041A (zh) * | 2016-04-11 | 2016-08-03 | 上海大学 | 一种支持并行预处理的视频采集系统 |
| CN106168898A (zh) * | 2015-05-20 | 2016-11-30 | 阿尔特拉公司 | 流水线化级联数字信号处理结构和方法 |
| CN106227684A (zh) * | 2016-08-03 | 2016-12-14 | 中国电子科技集团公司第三十八研究所 | 一种高性能dsp访存流水线及其实现方法 |
| CN107102897A (zh) * | 2016-02-23 | 2017-08-29 | 深圳市知穹科技有限公司 | 一种多gpu并行处理的数据库主动防御方法 |
| CN107992329A (zh) * | 2017-07-20 | 2018-05-04 | 上海寒武纪信息科技有限公司 | 一种计算方法及相关产品 |
| CN109726806A (zh) * | 2017-10-30 | 2019-05-07 | 上海寒武纪信息科技有限公司 | 信息处理方法及终端设备 |
| CN110532842A (zh) * | 2019-04-19 | 2019-12-03 | 北京空间飞行器总体设计部 | 一种应用于遥感图像的在轨检测识别装置及方法 |
-
2019
- 2019-12-17 CN CN201911301194.8A patent/CN111026445A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1425153A (zh) * | 2000-01-31 | 2003-06-18 | 英特尔公司 | 用于环缓冲数字信号处理指令的方法和装置 |
| CN1560731A (zh) * | 2004-03-03 | 2005-01-05 | 浙江大学 | 32位媒体数字信号处理器 |
| CN1664775A (zh) * | 2004-03-03 | 2005-09-07 | 浙江大学 | 一种数字信号处理器中数据旁路技术 |
| CN101689106A (zh) * | 2007-06-12 | 2010-03-31 | 松下电器产业株式会社 | 多处理器控制装置、多处理器控制方法以及多处理器控制电路 |
| CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
| CN101739235A (zh) * | 2008-11-26 | 2010-06-16 | 中国科学院微电子研究所 | 将32位dsp与通用risc cpu无缝混链的处理器装置 |
| CN101526895A (zh) * | 2009-01-22 | 2009-09-09 | 杭州中天微系统有限公司 | 基于指令双发射的高性能低功耗嵌入式处理器 |
| CN105264779A (zh) * | 2013-01-22 | 2016-01-20 | 阿尔特拉公司 | 使用simd指令的数据压缩和解压 |
| CN106168898A (zh) * | 2015-05-20 | 2016-11-30 | 阿尔特拉公司 | 流水线化级联数字信号处理结构和方法 |
| CN107102897A (zh) * | 2016-02-23 | 2017-08-29 | 深圳市知穹科技有限公司 | 一种多gpu并行处理的数据库主动防御方法 |
| CN105828041A (zh) * | 2016-04-11 | 2016-08-03 | 上海大学 | 一种支持并行预处理的视频采集系统 |
| CN106227684A (zh) * | 2016-08-03 | 2016-12-14 | 中国电子科技集团公司第三十八研究所 | 一种高性能dsp访存流水线及其实现方法 |
| CN107992329A (zh) * | 2017-07-20 | 2018-05-04 | 上海寒武纪信息科技有限公司 | 一种计算方法及相关产品 |
| CN109726806A (zh) * | 2017-10-30 | 2019-05-07 | 上海寒武纪信息科技有限公司 | 信息处理方法及终端设备 |
| CN110532842A (zh) * | 2019-04-19 | 2019-12-03 | 北京空间飞行器总体设计部 | 一种应用于遥感图像的在轨检测识别装置及方法 |
Non-Patent Citations (3)
| Title |
|---|
| 尹朝庆: "《计算机系统结构（第二版）》", 31 August 2006 * |
| 邓超等: "《数字图像处理与模式识别研究》", 31 August 2018 * |
| 陈慧等: "《计算机组成原理》", 30 November 2017 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115237639A (zh) * | 2022-09-23 | 2022-10-25 | 泰山学院 | 一种实现多通道数据采集的单片机数据处理系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10983596B2 (en) | Gesture recognition method, device, electronic device, and storage medium | |
| JP6893968B2 (ja) | 画像処理装置及び方法 | |
| JP7025452B2 (ja) | ディスプレイスクリーン周辺回路の検出方法、ディスプレイスクリーン周辺回路の検出装置、電子機器及び記憶媒体 | |
| CN109858384B (zh) | 人脸图像的捕捉方法、计算机可读存储介质及终端设备 | |
| CN109389212B (zh) | 一种面向低位宽卷积神经网络的可重构激活量化池化系统 | |
| US20220100576A1 (en) | Video processing method and device, electronic equipment and storage medium | |
| CN110309692B (zh) | 人脸识别方法、装置及系统、模型训练方法及装置 | |
| CN111832449A (zh) | 工程图纸的显示方法及相关装置 | |
| CN107240396B (zh) | 说话人自适应方法、装置、设备及存储介质 | |
| US20150255090A1 (en) | Method and apparatus for detecting speech segment | |
| CN113515246A (zh) | 一种电子墨水屏显示控制方法、装置、设备及存储介质 | |
| TW202119297A (zh) | 訓練方法、特徵提取方法、裝置及電子設備 | |
| CN116524195A (zh) | 语义分割方法、装置、电子设备及存储介质 | |
| CN111026445A (zh) | 一种智能识别方法及芯片 | |
| CN111832445A (zh) | 工程图纸的定位方法及相关装置 | |
| CN115226408A (zh) | 用于会话式ai应用的说话者自适应语音结束检测 | |
| JP2021182441A (ja) | 画像を処理するための方法、装置、機器、媒体およびプログラム | |
| CN114078471A (zh) | 网络模型处理方法、装置、设备及计算机可读存储介质 | |
| CN116521088A (zh) | 数据处理方法、装置、设备及存储介质 | |
| CN110765917A (zh) | 适用于人脸识别模型训练的主动学习方法、装置、终端、介质 | |
| CN116205883A (zh) | 一种pcb表面缺陷检测方法、系统、电子设备及介质 | |
| CN114463585A (zh) | 针对内容社区的违规旗帜识别方法及系统 | |
| CN112784755A (zh) | 一种轻型的人脸跟踪方法和存储设备 | |
| US20220164670A1 (en) | Training Method for Convolutional Neural Network and System | |
| CN111597886B (zh) | 一种用于指纹图像处理的硬件加速器、系统及加速方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200417 |