CN110797258A - 晶片与晶片键合方法和晶片与晶片键合系统 - Google Patents

晶片与晶片键合方法和晶片与晶片键合系统 Download PDF

Info

Publication number
CN110797258A
CN110797258A CN201910427024.8A CN201910427024A CN110797258A CN 110797258 A CN110797258 A CN 110797258A CN 201910427024 A CN201910427024 A CN 201910427024A CN 110797258 A CN110797258 A CN 110797258A
Authority
CN
China
Prior art keywords
wafer
crystal orientation
bonding
plasma
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910427024.8A
Other languages
English (en)
Inventor
李俊昊
金圣协
孙沂周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110797258A publication Critical patent/CN110797258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83031—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Plasma Technology (AREA)

Abstract

提供了一种晶片与晶片键合方法和一种晶片与晶片键合系统。所述晶片与晶片键合方法包括：对第一晶片的键合表面执行等离子体处理；在对第一晶片的键合表面执行等离子体处理之后，对第一晶片加压；以及使第一晶片键合到第二晶片。所述等离子体处理沿着围绕第一晶片的中心的圆周方向具有不同的等离子体密度。在对第一晶片加压之后，第一晶片的中间部分突出。通过从第一晶片的中间部分向第一晶片的周缘区域逐渐地将第一晶片接合到第二晶片，使第一晶片键合到第二晶片。

Description

晶片与晶片键合方法和晶片与晶片键合系统
相关申请的交叉引用
本申请要求于2018年8月3日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0090872的优先权，该韩国专利申请的公开内容通过引用全部并入本文。
技术领域
示例性实施例涉及一种晶片与晶片键合方法和一种晶片与晶片键合系统。更具体地，示例性实施例涉及一种将晶片彼此键合以制造具有三维连接结构的半导体器件的方法和一种用于执行所述方法的晶片与晶片键合系统。
背景技术
在制造诸如CMOS图像传感器(CIS)、高带宽存储器(HBM)等的电子产品中，可以将两个晶片彼此键合，由此改善每晶片的成品率。晶片与晶片键合工艺可以包括O2等离子体活化步骤、水合步骤、晶片对准步骤、晶片键合步骤、退火步骤等。当在晶片键合步骤中将两个晶片彼此键合时，在键合的晶片之间可能发生叠加畸变。
发明内容
示例性实施例提供了一种能够防止晶片与晶片未对准的晶片与晶片键合方法。
示例性实施例提供了用于执行所述晶片与晶片键合方法的晶片与晶片键合系统。
根据示例性实施例，一种晶片与晶片键合方法包括：对第一晶片的键合表面执行等离子体处理；在对所述第一晶片的所述键合表面执行了所述等离子体处理之后，对所述第一晶片加压；以及使所述第一晶片键合到第二晶片。所述等离子体处理沿着围绕所述第一晶片的中心的圆周方向具有不同的等离子体密度。在对所述第一晶片加压之后，所述第一晶片的中间部分突出。通过从所述第一晶片的中间部分向所述第一晶片的周缘区域逐渐地将所述第一晶片接合到所述第二晶片，使所述第一晶片键合到所述第二晶片。
根据示例性实施例，一种晶片与晶片键合方法包括：对第一晶片的键合表面执行等离子体处理；在对所述第一晶片的所述键合表面执行了所述等离子体处理之后，对所述第一晶片加压；以及使所述第一晶片键合到第二晶片。所述等离子体处理从所述第一晶片的中心在第一晶体取向上具有第一等离子体密度，而在所述第一晶片的第二晶体取向上具有第二等离子体密度。在对所述第一晶片加压之后，所述第一晶片的中间部分突出。通过从所述第一晶片的所述中间部分向所述第一晶片的周缘区域逐渐地将所述第一晶片接合到所述第二晶片，使所述第一晶片键合到所述第二晶片。
根据示例性实施例，一种晶片与晶片键合系统包括等离子体处理装置和晶片键合装置。所述等离子体处理装置被配置为对第一晶片的键合表面执行等离子体处理。所述等离子体处理沿着围绕所述第一晶片的中心的圆周方向具有不同的等离子体密度。所述晶片键合装置被配置为通过如下方式来使所述第一晶片键合到第二晶片：使所述第一晶片的中间部分朝向所述第二晶片突出；以及从所述第一晶片的所述中间部分向所述第一晶片的周缘区域逐渐地将所述第一晶片接合到所述第二晶片。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的以上和其他特征将变得更加明显，在附图中：
图1是示出了根据示例性实施例的晶片与晶片键合系统的框图。
图2是示出了图1中的等离子体处理装置的截面图。
图3是示出了图2中的等离子体处理装置的喷头的仰视图。
图4A是沿图3中的线A-A′截取的截面图。
图4B是沿图3中的线B-B′截取的截面图。
图5是示出了使用图3的喷头进行等离子体处理后的晶片的表面上的附着力分布的图。
图6是示出了根据示例性实施例的等离子体处理装置的喷头的仰视图。
图7A是沿图6中的线A-A′截取的截面图。
图7B是沿图6中的线B-B′截取的截面图。
图8是示出了图1中的晶片键合装置的截面图。
图9是示出了根据示例性实施例的晶片与晶片键合方法的流程图。
图10是示出了图9中的晶片与晶片键合方法的图。
图11是示出了晶片的晶体取向的图。
图12是示出了相对于图11中的晶体取向的杨氏模量的曲线图。
具体实施方式
在下文中将参照附图更充分地描述示例性实施例。贯穿附图，同样的附图标记可以指同样的元件。
为了便于描述，在这里可能使用空间相对术语诸如“在…下面”、“在…之下”、“下”、“在…下方”“在…上方”、“上”等来描述如附图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，这些空间相对术语旨在除了在附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则被描述为在其它元件或特征“之下”或“下面”或“下方”的元件随后将被定位为在其它元件或特征“上方”。因此，示例性术语“在…之下”和“在…下方”可包括“在…上方”和“在…下方”两种方位。
这里使用的术语“大约”包括所陈述的值，并且考虑到所讨论的测量和与特定量的测量相关的误差(例如，测量系统的限制)，意味着在本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在如本领域普通技术人员所理解的一个或更多个标准偏差内。此外，应该理解的是，虽然参数在本文中可能被描述为具有“大约”某个值，但是根据示例性实施例，参数可以精确地是该某个值或在测量误差内近似该某个值，如本领域普通技术人员将理解的那样。
此外，当两个或更多个元件或值被描述为彼此大约相等时，应理解的是，这些元件或值彼此相同、彼此无法区分或者彼此可区分但在功能上彼此相同，如本领域普通技术人员将理解的那样。
图1是示出了根据示例性实施例的晶片与晶片键合系统的框图。图2是示出了图1中的等离子体处理装置的截面图。图3是示出了图2中的等离子体处理装置的喷头的仰视图。图4A是沿图3中的线A-A′截取的截面图。图4B是沿图3中的线B-B′截取的截面图。图5是示出了使用图3的喷头进行等离子体处理后的晶片的表面上的附着力分布的图。图6是示出了根据示例性实施例的等离子体处理装置的喷头的仰视图。图7A是沿图6中的线A-A′截取的截面图。图7B是沿图6中的线B-B′截取的截面图。图8是示出了图1中的晶片键合装置的截面图。
参照图1至图8，晶片与晶片键合系统10可以包括等离子体处理装置40、清洗装置50、对准装置60和晶片键合装置70。晶片与晶片键合系统10可以布置在清洗室20中。晶片与晶片键合系统10还可以包括盒式台30。盒式台30可以设置在清洗室20的侧面。
在示例性实施例中，清洗室20可以是立方形的封闭室，并且可以是具有低水平的污染物(例如，灰尘、空气中微生物、气溶胶颗粒和化学蒸气)的受控环境。
盒式台30可以提供晶片在被转移到清洗室20中之前所处的空间。其中接纳了多个晶片的载体C可以被支撑在盒式台30的支撑板32上。载体C可以是例如前开式晶片传送盒(FOUP)。接纳在载体C中的晶片可以通过转移机器人22转移到清洗室20中。例如，三个载体C可以设置在盒式台30上。在示例性实施例中，要彼此键合的第一晶片和第二晶片可以分别被接纳在第一载体C和第二载体C中，键合的晶片可以被接纳在第三载体C中。
在示例性实施例中，第一晶片可以是其中形成用于图像传感器芯片的电路的晶片，第二晶片可以是其中形成用于图像传感器芯片的光敏感器的晶片。或者，在示例性实施例中，第一晶片可以是其中形成用于半导体封装件(例如，高带宽存储器(HBM))的电路的晶片，第二晶片可以是其中形成用于半导体封装件的存储器的晶片。
对准装置60可以检测晶片W的平坦部分(或凹口部分)以使晶片W对准(参见图2)。由对准装置60对准后的晶片可以通过转移机器人22转移到等离子体处理装置40或晶片键合装置70。
如图2所示，等离子体处理装置40可以包括腔100、具有下电极的基板支撑件110、上电极130和喷头140。
基板支撑件110可以在腔100内支撑晶片W。基板支撑件110可以包括在其上设置基板的具有下电极的基板台。
在示例性实施例中，腔100可以是电感耦合等离子体(ICP)腔，等离子体处理装置40可以是这样的装置，该装置被配置为对设置在ICP腔100内的诸如晶片W的基板的表面进行等离子体处理，以在该基板的表面上形成悬空键。然而，由等离子体处理装置40生成的等离子体不限于在ICP腔中利用的电感耦合等离子体。例如，示例性实施例可以利用可由等离子体处理装置40生成的电容耦合等离子体、微波等离子体等。
腔100可以提供密封空间，在密封空间中对晶片W执行等离子体蚀刻工艺。腔100可以是例如圆柱形真空腔。腔100可以包括盖102，盖102覆盖腔100的敞开的上端部。盖102可以密封腔100的上端部，使得腔100是气密的。
用于打开和关闭晶片W的装载/卸载口的门可以设置在腔100的侧壁中。晶片W可以通过该门被装载到基板台上或从基板台卸载。
排气口104可以设置在腔100的底部中，排气单元106可以通过排气线连接到排气口104。例如，排气单元106可以包括诸如涡轮分子泵的真空泵。真空泵可以控制腔100的压力，使得腔100内部的处理空间可以减压至期望的真空水平。另外，工艺副产物和残余工艺气体可以通过排气口104排出。
上电极130可以设置在腔100的外部，使得上电极130面对下电极。例如，上电极130可以设置在盖102上。或者，上电极130可以设置在腔100内的喷头140上方或者设置在腔100的上部中。
上电极130可以包括射频天线。射频天线可以具有例如线圈形状。盖102可以包括介电窗，介电窗可以具有圆形板形状。介电窗可以包括介电材料。例如，介电窗可以包括氧化铝(Al2O3)。来自天线的功率可以通过介电窗传送到腔100中。
例如，上电极130可以包括螺旋形状或同心形状的线圈。线圈可以在腔100的空间中生成等离子体P(例如，电感耦合等离子体P)。应当理解，线圈的数量、布置等可以进行各种修改，而不限于这里描述的示例性实施例。
仍参照图2，在示例性实施例中，等离子体处理装置40还可以包括连接到喷头140的气体供应单元。气体供应单元可以将气体供应到腔100中。气体供应单元可以包括例如气体供应线152、流量控制器154和气体供应源156，气体供应源156可以包括气体供应元件。气体供应线152可以连接到腔100内的喷头140的内部空间141(参见图4A、图4B、图7A和图7B)。
喷头140可以布置在基板支撑件110上方，使得喷头140面对晶片W的整个表面，并可以通过多个排放孔142将等离子体气体喷出到晶片W的表面上。例如，等离子体气体可以包括诸如O2、N2、Cl2等的气体，然而，等离子体气体不限于此。
气体供应源156可以储存等离子体气体，等离子体气体可以通过连接到气体供应线152的喷头140供应到腔100中。流量控制器154可以控制通过气体供应线152供应到腔100中的气体的量。流量控制器154可以包括例如质量流量控制器(MFC)。
第一电源131可以将等离子体源功率施加到上电极130。第一电源131可以包括源RF功率源134和源RF匹配器132(例如，等离子体源元件)。源RF功率源134可以生成射频(RF)信号。源RF匹配器132可以使用线圈来匹配由源RF功率源134生成的RF信号的阻抗，以控制等离子体的生成。
第二电源121可以将偏置源功率施加到下电极。例如，第二电源121可以包括偏置RF功率源124和偏置RF匹配器122(例如，偏置元件)。偏置RF功率源124可以生成偏置RF信号。偏置RF匹配器122可以通过控制施加到下电极的偏置电压和偏置电流来匹配偏置RF信号的阻抗。偏置RF功率源124和源RF功率源134可以通过控制器的同步器彼此同步或去同步。
控制器可以连接到第一电源131和第二电源121，并可以控制它们的操作。控制器可以包括微计算机和各种接口电路，它们可用于基于存储在外部或内部存储器中的程序和制法信息来控制等离子体处理装置40的操作。
当将具有预定频率的射频功率施加到上电极130时，由上电极130感应的电磁场可以施加到在腔100内供应的源气体，以生成等离子体P。当将具有比等离子体功率的频率小的预定频率的偏置功率施加到下电极时，在腔100内产生的等离子体原子或离子可以被朝向下电极吸引。
在示例性实施例中，等离子体处理装置40可以对晶片W的表面执行局部等离子体处理。等离子体处理装置40可以相对于晶片W的表面，以沿着围绕中心的至少圆周方向不同的等离子体密度执行等离子体处理。
例如，等离子体处理装置40可以从晶片W的中心O(参见图5)在第一方向上以第一等离子体密度执行处理，并且可以在定向为沿着围绕晶片W的中心O的圆周方向与第一方向成预定角度的第二方向上以第二等离子体密度执行处理。在示例性实施例中，第二等离子体密度可以大于第一等离子体密度。
如图3、图4A和图4B所示，在示例性实施例中，等离子体处理装置40可以包括喷头140，喷头140包括多个排放孔142。在示例性实施例中，排放孔142可以沿圆周方向非均匀地设置在喷头140中，以便沿着围绕晶片W的中心O(参见图5)的至少圆周方向执行局部等离子体处理。
喷头140可以沿着圆周方向包括多个区域，包括区域C1和C2。例如，喷头140可以包括在与晶片W的第一晶体取向(X方向)对应的第一(径向)方向上的第一区域C1，以及在与第二晶体取向(离X方向大约45°)对应的第二(径向)方向上的第二区域C2。例如，晶片W的第一晶体取向可以沿着[100]方向，晶片W的第二晶体取向可以沿着[110]方向(参见图11和图12)。第一区域C1和第二区域C2可以沿着围绕中心O的圆周方向交替地布置。第一区域C1和第二区域C2均可以具有中心角为大约45°的扇形。
喷头140可以包括第一组排放孔142a和第二组排放孔142b，通过第一组排放孔142a等离子体气体沿着晶片W的第一晶体取向以第一排放量喷射出，通过第二组排放孔142b等离子体气体沿着晶片W的第二晶体取向以大于第一排放量的第二排放量喷射出。第一组排放孔142a可以形成在第一区域C1中，第二组排放孔142b可以形成在第二区域C2中。
第二组排放孔142b的开口面积可以大于第一组排放孔142a的开口面积。即，由第二组排放孔142b提供的开口面积的总量可以大于由第一组排放孔142a提供的开口面积的总量。在示例性实施例中，这种关系可以存在于第一组排放孔142a和第二组排放孔142b之间，其中，包括在第一组排放孔142a中的每个排放孔的尺寸大约等于包括在第二组排放孔142b中的每个排放孔的尺寸。在这种情况下，第二组排放孔142b的数量可以大于第一组排放孔142a的数量。即，在这种情况下，所有排放孔的尺寸可以是相同的，包括在第二组排放孔142b中的排放孔可以多于包括在第一组排放孔142a中的排放孔。因此，与沿着晶片W的第一晶体取向相比，喷头140可以沿着第二晶体取向以更多的排放量喷射等离子体气体。
如图5所示，在示例性实施例中，被使用喷头140执行了等离子体处理的晶片W的表面上的悬空键造成的附着力的分布表明，从晶片W的中心O沿着第一晶体取向在第一区域D1中产生的附着力不同于沿着第二晶体取向在第二区域D2中产生的附着力。例如，可以显示出，沿着第二晶体取向产生的附着力大于沿着第一晶体取向产生的附着力。因此，在所键合的晶片之间沿着第二晶体取向的附着力可以相对增大，在所键合的晶片之间沿着第一晶体取向的附着力可以相对减小。
如图6、图7A和图7B所示，喷头140可以包括从喷头140的中心沿着第一(径向)方向形成在第一区域C1中的第一组排放孔142a，以及沿着第二(径向)方向形成在第二区域C2中的第二组排放孔142b，第二方向被定向为沿着围绕该中心的圆周方向与第一方向成预定角度(例如，大约45°)。第二组排放孔142b的数量可以大于第一组排放孔142a的数量。即，在示例性实施例中，喷头140可以在第二组排放孔142b中包括比在第一组排放孔142a中更多的排放孔。
另外，如图6所示，喷头140的周缘区域中的排放孔142a和142b的数量可以大于喷头140的中间区域中的排放孔142a和142b的数量。因此，可以调整在晶片W上沿着径向方向的等离子体密度的分布。
在示例性实施例中，可以调整喷头140的排放孔142a和142b的分布以执行局部等离子体处理。然而，示例性实施例不限于此。例如，在示例性实施例中，可以调整作为上电极130的线圈的布置，以执行局部等离子体处理。
再参照图1，清洗装置50可以清洗已经由等离子体处理装置40进行了等离子体处理的晶片的表面。清洗装置50可以使用旋涂机在晶片表面上涂覆去离子(DI)水。DI水可以清洗晶片表面并允许-OH自由基容易地键合在晶片表面上，从而在晶片表面上容易地产生悬空键。
如图8所示，晶片键合装置70可以包括下卡盘结构和上卡盘结构。上卡盘结构可以包括保持第一晶片W1的上台210，下卡盘结构可以包括保持第二晶片W2的下台200。
第一晶片W1可以由上台210的抽吸孔212真空抽吸，第二晶片W2可以由下台200的抽吸孔202真空抽吸。
上台210可以配置为使得其可通过升降杆222上下移动。因此，上台210可以使被抽吸的第一晶片W1朝向设置在下台200上的第二晶片W2移动。升降杆222可以固定地安装到上框架220。
下台200可以布置为面对上台210。下台200可以配置为使得其可平移和转动，从而可以调节上台210和下台200之间的相对位置。
晶片键合装置70可以包括用于对第一晶片W1的中间区域加压的推杆230。推杆230可以配置为使得其可穿过上台210而移动。例如，上台210可以包括开口，推杆230可以穿过该开口而移动。
在第一晶片W1和第二晶片W2分别由上台210和下台200保持之后，可以执行晶片键合工艺，如下所述。
首先，第一晶片W1可以以在第一晶片W1的整个表面上的均匀压力被抽吸在上台210上，第二晶片W2可以以在第二晶片W2的整个表面上的均匀压力被抽吸在下台200上。
然后，推杆230可以朝向下台200下降以对第一晶片W1的中间部分加压。因此，第一晶片W1的中间部分可以比周缘区域向下突出更多，从而第一晶片W1向下弯曲，如图8所示。第一晶片W1的周缘区域可以由上台210的抽吸孔212真空抽吸。
当第一晶片W1向下弯曲使得其向下凹时，上台210可以向下行进，使得第一晶片W1接触第二晶片W2。最初，第一晶片W1的中间部分可以接触第二晶片W2，如图8所示，然后，第一晶片W1的其余部分可以从中间部分朝向周缘区域逐渐地接触第二晶片W2，使得第一晶片W1和第二晶片W2接合。
例如，在示例性实施例中，对第一晶片W1的键合表面加压，以使得第一晶片W1的中间部分突出。然后，通过从第一晶片W1的中间部分向第一晶片W1的周缘区域逐渐地将第一晶片W1与第二晶片W2接合，使第一晶片W1键合到第二晶片W2。第一晶片W1的周缘区域可以指晶片W1的外边缘。因此，在示例性实施例中，第一晶片W1首先在第一晶片W1的中间部分(例如，在第一晶片W1突出最多的位置)接合到第二晶片W2，随后从第一晶片W1的中间部分朝向第一晶片W1的边缘逐渐地接合到第二晶片W2。
然后，可以从上台210的抽吸孔212去除真空压力，以使第一晶片W1和第二晶片W2彼此键合。
晶片与晶片键合系统10还可以包括可以对键合的晶片进行热处理的退火装置。另外，晶片与晶片键合系统10还可以包括对至少一个键合的晶片的表面进行研磨的研磨装置。在这种情况下，研磨装置可以研磨其中形成光敏感器的晶片的表面。
参考对比示例，在晶片键合步骤中，第一晶片的中间区域可以变形以突出，然后可以从中间区域向周缘区域逐渐地接合到第二晶片。结果，在将晶片彼此键合之后，由于取决于第一晶片的晶格取向的弹性模量差异，可能产生不同的回复力。因此，在键合的晶片之间可能发生叠加畸变。
根据示例性实施例，可以预测由于取决于通过晶片与晶片键合系统10的晶片键合装置70而彼此键合的晶片之中的晶片的晶格取向的弹性模量差异而将产生的不同的回复力，并且晶片与晶片键合系统10的等离子体处理装置40可以执行与晶片的键合表面中的晶格取向对应的局部等离子体处理。因此，可以防止或减小键合的晶片之间的叠加畸变。
在下文中，将描述使用图1中的晶片与晶片键合系统10的晶片与晶片键合方法。
图9是示出了根据示例性实施例的晶片与晶片键合方法的流程图。图10是示出了图9中的晶片与晶片键合方法的图。图11是示出了晶片的晶体取向的图。图12是示出了相对于图11中的晶体取向的杨氏模量的曲线图。
参照图1、图2、图3和图8至图12，首先，可以对将要彼此键合的晶片的至少一个键合表面执行局部等离子体处理(S100)。
在示例性实施例中，可将晶片W装载到等离子体处理装置40的腔100中，可以通过喷头140在晶片W上供应等离子体气体，然后可以在腔100内执行局部等离子体处理。
首先，可以将半导体晶片W装载到腔100内的基板台的静电卡盘上。可以通过喷头140的排放孔142将等离子体气体引入到腔100中，然后，可以通过排气单元106将腔100的压力控制到期望的真空水平。
然后，可以将等离子体功率施加到上电极130，以在腔100内产生等离子体，并可以将偏置功率施加到下电极，以执行等离子体处理。
在示例性实施例中，为了在晶片W上形成局部等离子体密度，可以沿着围绕晶片W的中心的圆周方向以不同的排放量喷射出等离子体气体。
可以通过喷头140的第一组排放孔142a沿着晶片W的第一晶体取向(图11和图12中的[100]方向)喷射出等离子体气体，并可以通过喷头140的第二组排放孔142b沿着晶片W的第二晶体取向(图11和图12中的[110]方向)喷射出等离子体气体。
在示例性实施例中，第二组排放孔142b的开口面积可以大于第一组排放孔142a的开口面积。因此，与沿着晶片W的第一晶体取向相比，喷头140可以沿着第二晶体取向喷射更大排放量的等离子体气体。因此，沿着第二晶体取向产生的等离子体密度可以大于沿着第一晶体取向产生的等离子体密度。因此，在晶片W上沿着第二晶体取向的附着力可以大于在晶片W上沿着第一晶体取向的附着力。
在示例性实施例中，可以清洗已经过等离子体处理的晶片W的表面。可以使用旋涂机在晶片表面上涂覆DI水。DI水可以清洗晶片表面，并允许-OH自由基容易地键合在晶片表面上，从而在晶体表面上容易地产生悬空键。
可以对多个晶片重复上述工艺。
然后，可以将经过等离子体处理的晶片对准(S110)，可以对至少一个晶片加压以使得晶片的中间部分突出(S120)，然后可以从中间部分到周缘区域逐渐地接合晶片(S130)。例如，参考操作S130，晶片之一可以与另一晶片从中间部分朝向周缘区域逐渐地接触，如上所述。这里也可以将此工艺称为键合工艺。
在示例性实施例中，可以将经过等离子体处理的第一晶片W1和第二晶片W2分别真空抽吸在晶片键合装置70的上台210和下台200上(参见图8)。第一晶片W1可以由上台210的抽吸孔212真空抽吸，第二晶片W2可以由下台200的抽吸孔202真空抽吸。
然后，推杆230可以下降以对第一晶片W1的中间部分加压，使得第一晶片W1的中间部分向下弯曲。第一晶片W1的周缘区域可以由上台210的抽吸孔212真空抽吸。
当第一晶片W1向下弯曲以向下凹时，上台210可以向下行进，使得第一晶片W1接触第二晶片W2。最初，第一晶片W1的中间部分可以接触第二晶片W2，然后，第一晶片W1的其余部分可以从中间部分朝向周缘区域逐渐地接触第二晶片W2，使得第一晶片W1和第二晶片W2接合。然后，可以从上台210的抽吸孔212去除真空压力，以使第一晶片W1和第二晶片W2彼此键合。
在彼此键合的第一晶片W1和第二晶片W2之间，沿着第二晶体取向(图11和图12中的[110]方向)的附着力可以大于沿着第一晶体取向(图11和图12中的[100]方向)的附着力。
晶片可以由材料特性取决于相对于晶格的取向的各向异性晶体材料形成。如图11和图12所示，晶片W可以具有沿着[100]方向的第一杨氏模量Y1和沿着[110]方向的第二杨氏模量Y2。第二杨氏模量Y2大于第一杨氏模量Y1。因此，沿着[100]方向的应变速率可能大于沿着[110]方向的应变速率。
因为第一晶片W1的中间区域变形以使得其突出，然后键合到第二晶片W2，所以可能在彼此键合的第一晶片W1和第二晶片W2的键合表面上产生回复力。因为沿着第一晶体取向([100]方向)的应变速率大于沿着第二晶体取向([110]方向)的应变速率，所以在随后的退火工艺期间可能发生晶片W1和晶片W2之间的叠加畸变。
根据示例性实施例，因为执行局部等离子体处理，使得在第一晶片W1和第二晶片W2之间沿着第二晶体取向([110]方向)的附着力大于沿着第一晶体取向([100]方向)的附着力，所以在退火工艺期间，相对于第二晶体取向，沿着第一晶体取向可以产生更多变形，由此减小或防止晶片W1和晶片W2之间的叠加畸变。
如上所述，根据示例性实施例，可以预测由于取决于通过晶片键合装置而彼此键合的晶片之中的晶片的晶格取向的弹性模量差异而将产生的不同的回复力，并且等离子体处理装置可以执行与晶片的键合表面中的晶格取向对应的局部等离子体处理。结果，可以防止或减小键合的晶片之间的叠加畸变。
可以使用上面描述的晶片与晶片键合系统和晶片与晶片键合方法来制造例如包括逻辑器件和存储器件的半导体封装件或图像传感器。例如，半导体封装件可以包括诸如DRAM器件和SRAM器件的易失性存储器件，或者诸如闪存器件、PRAM器件、MRAM器件、ReRAM器件等的非易失性存储器件。图像传感器可以包括CMOS图像传感器。
尽管已经参照本发明的示例性实施例具体示出并描述了本发明，但本领域普通技术人员将理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在其中做出形式和细节方面的各种变化。

Claims (25)

1.一种晶片与晶片键合方法，所述晶片与晶片键合方法包括：
对第一晶片的键合表面执行等离子体处理，所述等离子体处理沿着围绕所述第一晶片的中心的圆周方向具有不同的等离子体密度；
在对所述第一晶片的键合表面执行了所述等离子体处理之后，对所述第一晶片加压，其中，在对所述第一晶片加压之后，所述第一晶片的中间部分突出；以及
通过从所述第一晶片的中间部分向所述第一晶片的周缘区域逐渐地将所述第一晶片接合到第二晶片，使所述第一晶片键合到所述第二晶片。
2.根据权利要求1所述的晶片与晶片键合方法，其中，执行所述等离子体处理包括：
在所述第一晶片的第一晶体取向上产生第一等离子体密度；以及
在所述第一晶片的第二晶体取向上产生大于所述第一等离子体密度的第二等离子体密度。
3.根据权利要求2所述的晶片与晶片键合方法，其中，所述第二晶体取向被定向为沿着围绕所述第一晶片的中心的所述圆周方向与所述第一晶体取向成预定角度。
4.根据权利要求2所述的晶片与晶片键合方法，其中，所述第一晶片具有在所述第一晶体取向上的第一杨氏模量和在所述第二晶体取向上的第二杨氏模量。
5.根据权利要求2所述的晶片与晶片键合方法，其中，所述第一晶体取向在[100]方向上，所述第二晶体取向在[110]方向上。
6.根据权利要求1所述的晶片与晶片键合方法，其中，执行所述等离子体处理包括：
通过喷头将等离子体气体供应到所述第一晶片的键合表面，
其中，所述喷头包括：
第一组排放孔，通过所述第一组排放孔，所述等离子体气体在所述第一晶片的第一晶体取向上以第一排放量喷射出；以及
第二组排放孔，通过所述第二组排放孔，所述等离子体气体在所述第一晶片的第二晶体取向上以大于所述第一排放量的第二排放量喷射出。
7.根据权利要求6所述的晶片与晶片键合方法，其中，包括在所述第二组排放孔中的排放孔的数量大于包括在所述第一组排放孔中的排放孔的数量。
8.根据权利要求6所述的晶片与晶片键合方法，其中，所述第二晶体取向被定向为沿着围绕所述第一晶片的中心的所述圆周方向与所述第一晶体取向成预定角度。
9.根据权利要求6所述的晶片与晶片键合方法，其中，所述第一晶片具有在所述第一晶体取向上的第一杨氏模量和在所述第二晶体取向上的第二杨氏模量。
10.根据权利要求1所述的晶片与晶片键合方法，所述晶片与晶片键合方法还包括：
在对所述第一晶片执行了所述等离子体处理之后，清洗所述第一晶片。
11.一种晶片与晶片键合方法，所述晶片与晶片键合方法包括：
对第一晶片的键合表面执行等离子体处理，所述等离子体处理从所述第一晶片的中心在第一晶体取向上具有第一等离子体密度，而在所述第一晶片的第二晶体取向上具有第二等离子体密度；
在对所述第一晶片的键合表面执行了所述等离子体处理之后，对所述第一晶片加压，其中，在对所述第一晶片加压之后，所述第一晶片的中间部分突出；以及
通过从所述第一晶片的中间部分向所述第一晶片的周缘区域逐渐地将所述第一晶片接合到第二晶片，使所述第一晶片键合到所述第二晶片。
12.根据权利要求11所述的晶片与晶片键合方法，其中，所述第一晶片具有在所述第一晶体取向上的第一杨氏模量和在所述第二晶体取向上的第二杨氏模量。
13.根据权利要求11所述的晶片与晶片键合方法，其中，所述第一晶体取向在[100]方向上，所述第二晶体取向在[110]方向上。
14.根据权利要求11所述的晶片与晶片键合方法，其中，执行所述等离子体处理包括：
在所述第一晶体取向上以第一排放量喷射出等离子体气体；以及
在所述第二晶体取向上以大于所述第一排放量的第二排放量喷射出所述等离子体气体。
15.根据权利要求11所述的晶片与晶片键合方法，其中，执行所述等离子体处理包括：
通过喷头将等离子体气体供应到所述第一晶片的键合表面上，
其中，所述喷头包括：
第一组排放孔，通过所述第一组排放孔，所述等离子体气体在所述第一晶片的第一晶体取向上喷射出；以及
第二组排放孔，通过所述第二组排放孔，所述等离子体气体在所述第一晶片的第二晶体取向上喷射出。
16.根据权利要求15所述的晶片与晶片键合方法，其中，所述第二组排放孔的开口面积大于所述第一组排放孔的开口面积。
17.根据权利要求15所述的晶片与晶片键合方法，其中，所述第二晶体取向被定向为沿着围绕所述第一晶片的中心的圆周方向与所述第一晶体取向成预定角度。
18.根据权利要求15所述的晶片与晶片键合方法，其中，所述第一晶片具有在所述第一晶体取向上的第一杨氏模量和在所述第二晶体取向上的第二杨氏模量。
19.根据权利要求11所述的晶片与晶片键合方法，所述晶片与晶片键合方法还包括：
在对所述第一晶片的键合表面执行了所述等离子体处理之后，清洗所述第一晶片。
20.根据权利要求11所述的晶片与晶片键合方法，所述晶片与晶片键合方法还包括：
在使所述第一晶片键合到所述第二晶片之后，使所述第一晶片和所述第二晶片退火。
21.一种晶片与晶片键合系统，所述晶片与晶片键合系统包括：
等离子体处理装置，被配置为对第一晶片的键合表面执行等离子体处理，所述等离子体处理沿着围绕所述第一晶片的中心的圆周方向具有不同的等离子体密度；以及
晶片键合装置，被配置为通过如下方式来使所述第一晶片键合到第二晶片：使所述第一晶片的中间部分朝向所述第二晶片突出；以及从所述第一晶片的中间部分向所述第一晶片的周缘区域逐渐地将所述第一晶片接合到所述第二晶片。
22.根据权利要求21所述的晶片与晶片键合系统，其中，所述等离子体处理装置包括：
喷头，所述喷头包括：
第一组排放孔，通过所述第一组排放孔，等离子体气体在所述第一晶片的第一晶体取向上喷射出；以及
第二组排放孔，通过所述第二组排放孔，所述等离子体气体在所述第一晶片的第二晶体取向上喷射出。
23.根据权利要求22所述的晶片与晶片键合系统，其中，所述第二组排放孔的开口面积大于所述第一组排放孔的开口面积。
24.根据权利要求21所述的晶片与晶片键合系统，所述晶片与晶片键合系统还包括：
清洗装置，被配置为在所述等离子体处理装置对所述第一晶片的键合表面执行了所述等离子体处理之后，清洗所述第一晶片。
25.根据权利要求21所述的晶片与晶片键合系统，所述晶片与晶片键合系统还包括：
退火装置，被配置为在所述晶片键合装置使所述第一晶片和所述第二晶片彼此键合之后，使所述第一晶片和所述第二晶片退火。
CN201910427024.8A 2018-08-03 2019-05-22 晶片与晶片键合方法和晶片与晶片键合系统 Pending CN110797258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0090872 2018-08-03
KR1020180090872A KR20200015264A (ko) 2018-08-03 2018-08-03 웨이퍼 접합 방법 및 웨이퍼 접합 시스템

Publications (1)

Publication Number Publication Date
CN110797258A true CN110797258A (zh) 2020-02-14

Family

ID=69227558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910427024.8A Pending CN110797258A (zh) 2018-08-03 2019-05-22 晶片与晶片键合方法和晶片与晶片键合系统

Country Status (3)

Country Link
US (1) US10811381B2 (zh)
KR (1) KR20200015264A (zh)
CN (1) CN110797258A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230010038A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer Bonding Apparatus and Method

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542234A (en) 1977-06-08 1979-01-09 Tanaka Precious Metal Ind Method of making electric contact material consisting of silverrtinoxide base alloy
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
US6299713B1 (en) 1999-07-15 2001-10-09 L. M. Bejtlich And Associates, Llc Optical radiation conducting zones and associated bonding and alignment systems
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
KR100567911B1 (ko) 2004-11-23 2006-04-05 매그나칩 반도체 유한회사 웨이퍼 얼라인 방법
FR2884966B1 (fr) * 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
KR100855461B1 (ko) 2007-09-12 2008-09-01 주식회사 에이디피엔지니어링 점착척 및 이를 가진 기판합착장치
US7682933B1 (en) * 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
US8304324B2 (en) 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
CN102754190B (zh) 2009-07-15 2015-09-02 应用材料公司 Cvd腔室的流体控制特征结构
JP5444044B2 (ja) * 2010-03-02 2014-03-19 東京エレクトロン株式会社 プラズマ処理装置及びシャワーヘッド
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
US9117767B2 (en) 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
US8869742B2 (en) 2010-08-04 2014-10-28 Lam Research Corporation Plasma processing chamber with dual axial gas injection and exhaust
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9184028B2 (en) 2010-08-04 2015-11-10 Lam Research Corporation Dual plasma volume processing apparatus for neutral/ion flux control
US20130059448A1 (en) 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
US9771278B2 (en) 2010-10-11 2017-09-26 H2O Global Llc High efficiency, large scale desalination system
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
KR101882066B1 (ko) 2013-03-01 2018-07-25 야마토 프로텍 가부시키가이샤 방화·소화 방법
WO2014149258A1 (en) 2013-03-15 2014-09-25 Applied Materials, Inc. Apparatus and method for tuning a plasma profile using a tuning electrode in a processing chamber
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543158B2 (en) 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9275840B2 (en) 2014-01-25 2016-03-01 Yuri Glukhoy Method for providing uniform distribution of plasma density in a plasma treatment apparatus
US20160118284A1 (en) 2014-10-22 2016-04-28 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus
JP6471963B2 (ja) 2015-02-04 2019-02-20 パナソニックＩｐマネジメント株式会社 プラズマ処理装置
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9646843B2 (en) 2014-12-08 2017-05-09 Applied Materials, Inc. Tunable magnetic field to improve uniformity
US10253412B2 (en) 2015-05-22 2019-04-09 Lam Research Corporation Deposition apparatus including edge plenum showerhead assembly
US9704822B2 (en) 2015-11-10 2017-07-11 International Business Machines Corporation Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
US9466538B1 (en) 2015-11-25 2016-10-11 Globalfoundries Inc. Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process

Also Published As

Publication number Publication date
KR20200015264A (ko) 2020-02-12
US10811381B2 (en) 2020-10-20
US20200043884A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US20060087793A1 (en) Methods adapted for use in semiconductor processing apparatus including electrostatic chuck
US20200234928A1 (en) Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
US20110315080A1 (en) Lift pin, and wafer-processing apparatus comprising same
TW201719712A (zh) 原子層蝕刻平坦度:半導體工業內部及外部
US20140158303A1 (en) Bonding system, substrate processing system, and bonding method
US20140373867A1 (en) Cleaning method and substrate processing apparatus
KR100676206B1 (ko) 반도체 디바이스 제조설비에서의 프로세스 챔버 세정 방법
JP2017164895A (ja) 基板研磨方法、トップリングおよび基板研磨装置
CN107186617B (zh) 基板研磨方法、顶环以及基板研磨装置
CN110797258A (zh) 晶片与晶片键合方法和晶片与晶片键合系统
US20220051928A1 (en) Transfer device, transfer system, and end effector
US10546753B2 (en) Method of removing silicon oxide film
JP2016001726A (ja) 基板処理装置、基板処理方法及び基板処理プログラム
TW201842398A (zh) 外罩、電漿處理裝置及光罩之製造方法
KR102090685B1 (ko) 반도체 하이브리드 식각 장치 및 방법
US10847379B2 (en) Etching method and etching apparatus
JPH11340208A (ja) プラズマ処理方法
US20190066981A1 (en) Plasma processing device and plasma processing method
CN114930508A (zh) 具有场聚合物保护的方向性选择性接面清洁
US20240038536A1 (en) Plasma processing apparatus, wafer to wafer bonding system and wafer to wafer bonding method
KR102397244B1 (ko) 반도체 하이브리드 식각 장치 및 방법
KR101617402B1 (ko) 이중 연마 웨이퍼 가공방법 및 웨이퍼 가공 시스템
JP3225695U (ja) ウェハエッジプラズマシース調整機能を備える半導体プラズマ処理装置
TW200839858A (en) Substrate treating method
WO2024095840A1 (ja) 基板処理装置、基板処理システム、およびクリーニング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200214

WD01 Invention patent application deemed withdrawn after publication