CN110794283A - 一种电子芯片的测试系统 - Google Patents

一种电子芯片的测试系统 Download PDF

Info

Publication number
CN110794283A
CN110794283A CN201910904722.2A CN201910904722A CN110794283A CN 110794283 A CN110794283 A CN 110794283A CN 201910904722 A CN201910904722 A CN 201910904722A CN 110794283 A CN110794283 A CN 110794283A
Authority
CN
China
Prior art keywords
chip
fpga
pins
testing
nios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910904722.2A
Other languages
English (en)
Inventor
赖宇阳
陈柔伊
陈海倩
孙宏棣
杨漾
江瑾
张丽娟
田占军
曹夏莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern Power Grid Digital Grid Research Institute Co Ltd
Original Assignee
Southern Power Grid Digital Grid Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern Power Grid Digital Grid Research Institute Co Ltd filed Critical Southern Power Grid Digital Grid Research Institute Co Ltd
Priority to CN201910904722.2A priority Critical patent/CN110794283A/zh
Publication of CN110794283A publication Critical patent/CN110794283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及电子技术领域，具体为一种电子芯片的测试系统，包括测试机本体，所述测试机本体上端还设有测试座和电源键，所述测试座的底端均匀固定连接有多组探针，所述测试座的上端一侧铰接有盖板，所述盖板的表面开设有螺纹孔，所述盖板通过螺纹孔螺纹连接有调节杆，所述调节杆的外周壁设有外螺纹，所述调节杆的下端固定连接有压板，所述调节杆的上端固定连接有旋钮；所述测试机本体内设有：处理器模块电路，由FPGA内嵌的NIOSⅡ软核、两路RS232通信、一个FLASH芯和一个SRAM芯片组成；基于FPGA的ABUS接口模块，ABUS接口模块由FPGA芯片、配置FLASH及数据存储EEPROM芯片构成；SIP存储器测试扩展接口，存储器测试扩展接口在硬件上由两排双排座构成，一共120个管脚。

Description

一种电子芯片的测试系统
技术领域
本发明涉及电子技术领域，具体为一种电子芯片的测试系统。
背景技术
芯片，即集成电路或称微电路(microcircuit)、微芯片(microchip)、晶片(chip)，在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并时常制造在半导体晶圆表面上。
随着电子技术的飞速发展，存储器的种类日益繁多，每一种存储器都有其独有的操作时序。因此要测试其中一类存储器类芯片就需要一种专用存储器芯片测试仪，如需对多种存储器芯片进行功能测试，其测试步骤必然是繁杂的，测试效率低下，同时测试成本也高；同时现有的测试装置也无法对不同规格的芯片进行测试，需根据各种不同规格芯片设置不同的测试装置，增加了测试成本。
发明内容
本发明的目的在于提供一种电子芯片的测试系统，包括测试机本体，所述测试机本体上端还设有测试座和电源键，所述测试座的底端均匀固定连接有多组探针，所述测试座的上端一侧铰接有盖板，所述盖板的表面开设有螺纹孔，所述盖板通过螺纹孔螺纹连接有调节杆，所述调节杆的外周壁设有外螺纹，所述调节杆的下端固定连接有压板，所述调节杆的上端固定连接有旋钮；
所述测试机本体内设有：
处理器模块电路，由FPGA内嵌的NIOSⅡ软核、两路RS232通信、一个FLASH芯和一个SRAM芯片组成；
基于FPGA的ABUS接口模块，ABUS接口模块由FPGA芯片、配置FLASH及数据存储EEPROM芯片构成；
SIP存储器测试扩展接口，存储器测试扩展接口在硬件上由两排双排座构成，一共120个管脚。
优选的，在处理器模块电路中：
NIOSⅡ向下负责各种存储器芯片的读写测试，向下负责与上位机通信，实现人机交互；
一个RS232电路完成通信，另一个PS232电路实现系统调试和软件固化；
FLASH芯片用来存储程序代码及重要的数据；
SRAM芯片在NIOSⅡ上电工作后，通过NIOSⅡ加载FLASH的程序，最终给NIOSⅡ的程序提供快速的运行环境。
优选的，在基于FPGA的ABUS接口模块中：
ABUS要实现NIOSⅡ的外部总线与多种存储器模块的接口对接，每一种特定的存储器有一个特定的时序逻辑，每一种时序逻辑可以通过FPGA的硬件代码来实现，具体的每一个存储器模块在测试时会给ABUS接口一个固定的类别信号CLAS，ABUS接口根据这个类别信号识别出各种SIP存储器模块，最终切换出正确的对应特定产品的时序逻辑，来完成NIOSⅡ通过外部总线来对存储器芯片的读写测试；
配置FLSAH实现FPGA在上电时硬件程序的加载工作及掉电数据保护；
数据存储EEPROM芯片用来存储一些重要的系统参数。
优选的，SIP存储器测试扩展接口与ABUS接口相连：
40个管脚与双向的数据或I/O线相连、8个管脚与8根信号输入控制线相连、16个管脚与16根片选信号输出线相连、5个管脚与5根类别输入信号相连、16个管脚与16根状态输入信号线相连、27个管脚与27根地址线相连，其它管脚分别分配为电源、底线和信号指示。
优选的，还包括电源系统，电源系统产生各种合适的电压，满足各芯片的电源供给。
与现有技术相比，本发明的有益效果是：
该电子芯片的测试系统，能够对SRAM、NAND FLASH、Nor FLASH、MRAM、EEPROM等多种存储器芯片进行功能测试；根据上述存储器独自的读写时序访问特性，通过FPGA的灵活编程特性，适当地调整NIOSⅡ的外部总线时序，最终实现基于NIOSⅡ的外部总线访问各种存储器读写时序的精确操作；简化了对多种存储器芯片进行功能测试时的测试步骤，减小了测试的复杂度、提高了测试效率，降低了测试成本；同时，通过调节杆可对压板进行调节使芯片固定于探针上端，可使用于不同规格的芯片测试，其实用性高，大大降低了芯片的测试成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的立体示意图；
图2为本发明的测试座的结构示意图；
图3为本发明的测试机本体的硬件框图；
图中：1测试机本体、2测试座、3探针、4盖板、5调节杆、6压板、7旋钮。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
请参阅图1至3，本发明提供一种技术方案：一种电子芯片的测试系统，包括测试机本体1，测试机本体1上端还设有测试座2和电源键8，测试座2的底端均匀固定连接有多组探针3，测试座2的上端一侧铰接有盖板4，盖板4的表面开设有螺纹孔，盖板4通过螺纹孔螺纹连接有调节杆5，调节杆5的外周壁设有外螺纹，调节杆5的下端固定连接有压板6，调节杆5的上端固定连接有旋钮7；
测试机本体内设有：处理器模块电路、基于FPGA的ABUS接口模块、SIP存储器测试扩展接口和电源模块；
其中，处理器模块电路，由FPGA内嵌的NIOSⅡ软核、两路RS232通信、一个FLASH芯和一个SRAM芯片组成；NIOSⅡ向下负责各种存储器芯片的读写测试，向下负责与上位机通信，实现人机交互；一个RS232电路完成通信，另一个PS232电路实现系统调试和软件固化；FLASH芯片用来存储程序代码及重要的数据；SRAM芯片在NIOSⅡ上电工作后，通过NIOSⅡ加载FLASH的程序，最终给NIOSⅡ的程序提供快速的运行环境。
其中，基于FPGA的ABUS接口模块，ABUS接口模块由FPGA芯片、配置FLASH及数据存储EEPROM芯片构成；ABUS要实现NIOSⅡ的外部总线与多种存储器模块的接口对接，每一种特定的存储器有一个特定的时序逻辑，每一种时序逻辑可以通过FPGA的硬件代码来实现，具体的每一个存储器模块在测试时会给ABUS接口一个固定的类别信号CLAS，ABUS接口根据这个类别信号识别出各种SIP存储器模块，最终切换出正确的对应特定产品的时序逻辑，来完成NIOSⅡ通过外部总线来对存储器芯片的读写测试；配置FLSAH实现FPGA在上电时硬件程序的加载工作及掉电数据保护；数据存储EEPROM芯片用来存储一些重要的系统参数。
其中，SIP存储器测试扩展接口，存储器测试扩展接口在硬件上由两排双排座构成，一共120个管脚；40个管脚与双向的数据或I/O线相连、8个管脚与8根信号输入控制线相连、16个管脚与16根片选信号输出线相连、5个管脚与5根类别输入信号相连、16个管脚与16根状态输入信号线相连、27个管脚与27根地址线相连，其它管脚分别分配为电源、底线和信号指示。
其中，电源系统，电源系统产生各种合适的电压，满足各芯片的电源供给。
本发明通过FPGA自定义一个可以挂载所以存储器芯片的总线接口-ABUS，且在同一接口上，可通过类别输入信号(CLAS)自动识别各种接入的被测试存储器芯片，每一种存储器芯片对应一种操作时序；对多种存储器芯片都采用类似方法挂载至ABUS总线，最终完成测试。
芯片在测试时，根据不同规格的芯片设置在探针3上端的适合位置上，盖上盖板4，根据芯片的封装厚度旋拧旋钮7，使调节杆5带动压板6将芯片固定在探针3上端，
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (5)

1.一种电子芯片的测试系统，包括测试机本体(1)，其特征在于，所述测试机本体(1)上端还设有测试座(2)和电源键(8)，所述测试座(2)的底端均匀固定连接有多组探针(3)，所述测试座(2)的上端一侧铰接有盖板(4)，所述盖板(4)的表面开设有螺纹孔，所述盖板(4)通过螺纹孔螺纹连接有调节杆(5)，所述调节杆(5)的外周壁设有外螺纹，所述调节杆(5)的下端固定连接有压板(6)，所述调节杆(5)的上端固定连接有旋钮(7)；
所述测试机本体内设有：
处理器模块，由FPGA内嵌的NIOSⅡ软核、两路RS232通信、一个FLASH芯和一个SRAM芯片组成；
基于FPGA的ABUS接口模块，ABUS接口模块由FPGA芯片、配置FLASH及数据存储EEPROM芯片构成；
SIP存储器测试扩展接口，存储器测试扩展接口在硬件上由两排双排座构成，一共120个管脚。
2.根据权利要求1所述的一种电子芯片的测试系统，其特征在于，在处理器模块电路中：
NIOSⅡ向下负责各种存储器芯片的读写测试，向下负责与上位机通信，实现人机交互；
一个RS232电路完成通信，另一个PS232电路实现系统调试和软件固化；
FLASH芯片用来存储程序代码及重要的数据；
SRAM芯片在NIOSⅡ上电工作后，通过NIOSⅡ加载FLASH的程序，最终给NIOSⅡ的程序提供快速的运行环境。
3.根据权利要求1所述的一种电子芯片的测试系统，其特征在于，在基于FPGA的ABUS接口模块中：
ABUS要实现NIOSⅡ的外部总线与多种存储器模块的接口对接，每一种特定的存储器有一个特定的时序逻辑，每一种时序逻辑可以通过FPGA的硬件代码来实现，具体的每一个存储器模块在测试时会给ABUS接口一个固定的类别信号CLAS，ABUS接口根据这个类别信号识别出各种SIP存储器模块，最终切换出正确的对应特定产品的时序逻辑，来完成NIOSⅡ通过外部总线来对存储器芯片的读写测试；
配置FLSAH实现FPGA在上电时硬件程序的加载工作及掉电数据保护；
数据存储EEPROM芯片用来存储一些重要的系统参数。
4.根据权利要求3所述的一种电子芯片的测试系统，其特征在于，SIP存储器测试扩展接口与ABUS接口相连：
40个管脚与双向的数据或I/O线相连、8个管脚与8根信号输入控制线相连、16个管脚与16根片选信号输出线相连、5个管脚与5根类别输入信号相连、16个管脚与16根状态输入信号线相连、27个管脚与27根地址线相连，其它管脚分别分配为电源、底线和信号指示。
5.根据权利要求1所述的一种电子芯片的测试系统，其特征在于，还包括电源系统，电源系统产生各种合适的电压，满足各芯片的电源供给。
CN201910904722.2A 2019-09-24 2019-09-24 一种电子芯片的测试系统 Pending CN110794283A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910904722.2A CN110794283A (zh) 2019-09-24 2019-09-24 一种电子芯片的测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910904722.2A CN110794283A (zh) 2019-09-24 2019-09-24 一种电子芯片的测试系统

Publications (1)

Publication Number Publication Date
CN110794283A true CN110794283A (zh) 2020-02-14

Family

ID=69438719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910904722.2A Pending CN110794283A (zh) 2019-09-24 2019-09-24 一种电子芯片的测试系统

Country Status (1)

Country Link
CN (1) CN110794283A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693848A (zh) * 2020-06-11 2020-09-22 西安微电子技术研究所 一种SiP模块的电参数测试程序注入及多模测试实现方法
CN112069016A (zh) * 2020-08-07 2020-12-11 天津市英贝特航天科技有限公司 Sip芯片的测试工装
CN115291088A (zh) * 2022-09-30 2022-11-04 南通米乐为微电子科技有限公司 一种芯片检测装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693848A (zh) * 2020-06-11 2020-09-22 西安微电子技术研究所 一种SiP模块的电参数测试程序注入及多模测试实现方法
CN111693848B (zh) * 2020-06-11 2022-08-02 西安微电子技术研究所 一种SiP模块的电参数测试程序注入及多模测试实现方法
CN112069016A (zh) * 2020-08-07 2020-12-11 天津市英贝特航天科技有限公司 Sip芯片的测试工装
CN115291088A (zh) * 2022-09-30 2022-11-04 南通米乐为微电子科技有限公司 一种芯片检测装置

Similar Documents

Publication Publication Date Title
US11009548B2 (en) Testing fuse configurations in semiconductor devices
US6812726B1 (en) Entering test mode and accessing of a packaged semiconductor device
US7395169B2 (en) Memory test engine
US7466160B2 (en) Shared memory bus architecture for system with processor and memory units
US7309999B2 (en) Electronic device having an interface supported testing mode
US6961881B2 (en) Semiconductor device
CN110794283A (zh) 一种电子芯片的测试系统
JP4298960B2 (ja) アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
US20080237592A1 (en) Semiconductor device and its test method
TW200907992A (en) Semiconductor device and data processing system
JP2004505395A (ja) マイクロコード・ベースのメモリ・ビルトイン・セルフテストのシステム初期化
US20140189450A1 (en) Hierarchical, Distributed Built-in Self-Repair Solution
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
US7006940B1 (en) Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip
US5459733A (en) Input/output checker for a memory array
CN101727980A (zh) 多芯片模块
CN111462810A (zh) 一种存储器老炼测试的电路板及方法
US6352868B1 (en) Method and apparatus for wafer level burn-in
US6158029A (en) Method of testing an integrated circuit having a memory and a test circuit
KR940008212B1 (ko) 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치
CN116430195A (zh) 芯片循环测试装置
US20040017218A1 (en) Digital overcurrent test
US20040052149A1 (en) Integrated microcontroller module and method for checking the functionality of an integrated memory of the microcontroller module
JPH07280886A (ja) 半導体集積回路の評価装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination