CN110770915A - 半导体电源转换器件的具有正电阻温度系数(ptc)的栅极网络 - Google Patents

半导体电源转换器件的具有正电阻温度系数(ptc)的栅极网络 Download PDF

Info

Publication number
CN110770915A
CN110770915A CN201880040701.4A CN201880040701A CN110770915A CN 110770915 A CN110770915 A CN 110770915A CN 201880040701 A CN201880040701 A CN 201880040701A CN 110770915 A CN110770915 A CN 110770915A
Authority
CN
China
Prior art keywords
gate
power conversion
conversion device
network
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880040701.4A
Other languages
English (en)
Other versions
CN110770915B (zh
Inventor
彼得·阿尔默恩·洛斯
亚历山大·维克托罗维奇·博洛特尼科夫
法比奥·卡拉斯特罗
阿尔瓦罗·乔治·马里·库尔韦洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN110770915A publication Critical patent/CN110770915A/zh
Application granted granted Critical
Publication of CN110770915B publication Critical patent/CN110770915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种碳化硅(SiC)功率转换器件的栅极网络包括：多个SiC‑金属‑氧化物‑半导体‑基(MOS‑基)晶体管器件单元的栅极电极，设置于SiC功率转换器件的有源区域中；和栅极焊盘，设置于SiC功率转换器件的栅极焊盘总线区域中。该栅极网络还包括设置于SiC功率转换器件的栅极焊盘总线区域中的栅极总线，其中该栅极总线在栅极焊盘和SiC功率转换器件的有源区域中的至少一部分的多个栅极电极之间延伸并将栅极焊盘电连接至SiC功率转换器件的有源区域中的至少一部分的多个栅极电极。该栅极网络的栅极焊盘、栅极总线、多个栅极电极或它们的组合中至少一部分具有大于约每摄氏度百万分之2000/(ppm/℃)的正电阻温度系数。

Description

半导体电源转换器件的具有正电阻温度系数(PTC)的栅极 网络
技术领域
本文公开的主题总体上涉及半导体功率转换器件，而更具体而言，涉及碳化硅(SiC)功率转换器件。
背景技术
功率转换系统被广泛用于整个现代电力系统中而将电力从一种形式转换成另一种形式以供负载消耗。许多电力电子系统在此功率转换过程中会利用各种半导体器件和组件，如晶闸管、二极管和各种类型的晶体管(例如，金属-氧化物-半导体场效应晶体管(MOSFET)、绝缘栅极双极晶体管(IGBT)和其他合适的晶体管)。较大的功率转换系统能够包括多个协同运行而转换电功率的功率转换器件(例如，排布设置成功率模块)。
栅极电阻能够极大地影响SiC功率转换器件的性能，如SiC MOSFET和SiC IGBT功率转换器件。通常而言，此类器件经过设计而具有低栅极电阻，才能实现快速开关时间和低开关损耗。此外，当所述器件关闭时，SiC功率转换器件的峰值漏源电压可能会过冲并暂时超过该器件的额定或最大电压(V最大)，这能够给所述功率转换器件以及功率模块的其它组件引起应力。尽管能够使用外部电阻器(例如，独立的、表面安装的或通过芯片的电阻器)修改电源转换器件的外部栅极电阻而减少电压过冲并避免或抑制振荡，但此类外部电阻器通常会增加所述功率模块的成本和复杂性，增加器件的开关损耗，并消耗所述器件包装内宝贵的有限空间。
另外，与SiC功率转换器件的Si对应物不同，SiC功率转换器件通常在器件工作期间随着半导体管芯表面的温度(也称为结温(Tj))升高而呈现跨导增加。当SiC功率转换器件进行开关时，这种增加的跨导会导致相对更快的开关瞬变(例如，更快的导通时间)以及每单位时间电压和电流的更大变化。因此，在比其他功率转换器件更高的温度下操作的功率转换器件趋向于在开关瞬变期间处理并传导更多的电流，当模块动态失衡时，这会导致功率转换器件产生应力。
发明内容
在一个实施方式中，碳化硅(SiC)功率转换器件包括栅极网络，该栅极网络具有多个设置于所述SiC功率转换器件的有源区域中的SiC金属-氧化物-半导体-基(MOS-基)晶体管器件单元的栅极电极；和栅极焊盘，设置于SiC功率转换器件的栅极焊盘总线区域中。该栅极网络还包括设置于SiC功率转换器件的栅极焊盘总线区域中的栅极总线，其中该栅极总线延伸并电连接于栅极焊盘和SiC功率转换器件的有源区域中的至少一部分的多个栅极电极之间。该栅极网络的栅极焊盘、栅极总线、多个栅极电极或它们的组合中的至少一部分具有的正电阻温度系数大于约每摄氏度百万分之2000(ppm/℃)。
在另一个实施方式中，一种方法包括在碳化硅(SiC)功率转换器件的半导体层的表面上形成栅极网络，其中该栅极网络具有多个SiC金属-氧化物-半导体晶体管-基(MOS-基)晶体管器件单元的多个栅极电极，设置于SiC功率转换器件的有源区域中；栅极焊盘，设置于SiC功率转换器件的栅极焊盘总线区域中，电连接至多个栅极电极中的每一个。至少一部分栅极网络具有大于约每摄氏度百万分之2000(ppm/℃)的正电阻温度系数。
在另一个实施方式中，一种碳化硅(SiC)功率转换器件，包括有源区域，该有源区域具有设置于有源区域不同部分中的各自多个SiC金属-氧化物-半导体-基(MOS-基)晶体管器件单元的多个栅极电极。该器件包括栅极焊盘总线区域，其具有包括与集成电阻器网络相邻设置的栅极金属接触区的栅极焊盘；和第一栅极总线，延伸于栅极焊盘和器件的有源区域的第一部分中的多个栅极电极的第一部分之间。多个栅极电极的第一部分经由集成电阻器网络的第一部分和第一栅总线电连接至栅极金属接触区，而器件的有源区域的第二部分中的多个栅极电极的第二部分经由集成电阻器网络的第二部分电连接至栅金属接触区。集成电阻器网络的第一部分的电阻值与集成电阻器网络的第二部分的电阻值实质上不同。另外，多个栅极电极、栅极焊盘、第一栅极总线或它们的组合中的至少一部分具有大于约每摄氏度百万分之2000(ppm/℃)的正电阻温度系数。
附图说明
当参考附图阅读以下详细描述时，将会更好地理解本公开的这些和其他特征、方面和优点，其中在整个附图中，相同的字符表示相同的部件，其中：
图1是根据本方法的实施方式的功率转换器件一部分的俯视图，该功率转换器件包括具有多个MOSFET器件单元的有源区域，并包括具有在其有源区域中电连接至器件单元的栅极电极的栅极焊盘的栅极网络，其中至少一部分栅极网络具有正的电阻温度系数(PTC)；
图2是根据本技术的实施方式用于制作图1的功率转换器件的一部分工艺过程的流程图；
图3是根据本方法的实施方式在图2的制作工艺过程开始时的示例性功率转换器件的表面的俯视图；
图4是根据本方法的实施方式在器件的有源区域和栅极焊盘总线区域的各部分之上沉积介电层之后的图3所示的功率转换器件的表面的俯视图；
图5是根据本方法的实施方式在形成具有PTC的栅极网络之后的图4所示的功率转换器件的表面的俯视图；
图6是根据本方法的实施方式在器件表面上方形成电介质层，并随后选择性地蚀刻器件的表面而在栅极焊盘总线区域中形成栅极总线区，以及暴露有源区域内的多个器件单元的体/源接触区之后的图5所示的功率转换器件的表面的俯视图；
图7是根据本方法的实施方式在器件的栅极焊盘总线区域中沉积栅极焊盘金属栅极总线金属之后，以及在器件的有源区域中沉积源极金属之后的图6所示的功率转换器件的表面的俯视图；
图8A和图8B是根据本方法的实施方式的图7所示的功率转换器件分别沿线1-1和2-2截取的截面图；
图9A是根据本方法的实施方式包括二极管和具有具有PTC的栅极网络的功率转换器件(即，SiC MOSFET功率转换器件)的功率转换模块的一部分电路的示意图，其中功率转换器件正在关闭；
图9B是根据本方法的实施方式对应于图9A所示电路的功率转换器件关断的栅极电压相对于时间的曲线图；
图10A和10B是根据本方法的实施方式图示说明图9所示具有在特定(恒定)温度下能够实现不同的总等效串联栅极电阻(Rg)的具有不同栅极网络的功率转换器件的电路的实施方式的MOSFET关断波形的曲线图。
图11A是根据本方法的实施方式的图9A电路的功率转换器件接通的部分的示意图。
图11B是根据本方法的实施方式的图9A所示电路的功率转换器件导通时的栅极电压相对于时间的曲线图；
图12A和12B是根据本方法的实施方式图示说明图11中所示具有在特定(恒定)温度下能够实现不同的总等效串联栅极电阻(Rg)的具有不同栅极网络的功率转换器件的电路的实施方式的二极管关断波形的曲线图；
图13是根据本方法的实施方式图示说明具有栅极网络的功率转换器件作为温度的函数的Rg(在25℃下归一化为Rg)的曲线图；
图14是根据本方法的实施方式同时指示都作为Rg(以任意单位)的函数的电压过冲(％)和开关损耗(以任意单位)的曲线图；和
图15是根据本方法的实施方式包含具有PTC的栅极网络的功率转换器件的俯视图，其中栅极网络的栅极焊盘还包括具有多个具有至少两个不同的各自的电阻值的集成电阻器的集成电阻器网络。
具体实施方式
以下将描述一个或多个具体实施方式。在致力于提供对这些实施方式的简要描述时，本说明书中并未描述实际实施方式的所有特征。应当理解的是，在任何此类实际实施方式的开发中，正如在任何工程或设计项目中，都必须做出许多专门对于实施方式的决策，才能实现开发人员的特定目标，如遵守系统相关和业务相关的约束，这可能因一个实施方式与另一实施方式而异。此外，应当理解的是，这种开发努力可能是复杂而耗时的，但对于受益于本公开的普通技术人员而言，这仍将是设计、制作和制造的例行工作。
除非另有定义，否则本文中使用的技术和科学术语具有与本公开所属领域的普通技术人员通常所理解的相同含义。正如本文中所用，术语“第一”、“第二”等不表示任何顺序，数量或重要性，而是用于将一个要素与另一个要素区分开。同样，当介绍本公开的各种实施方式的要素时，冠词“一”、“一个”和“该个”旨在表示存在一个或多个要素。术语“包括”、“包含”和“具有”旨在是包括性的，并且是指除所列要素之外，可能还有其他要素。如果公开范围，则涉及相同组分或属性的所有范围的端点均包括在内并能够独立组合。与数量结合使用的修饰语“约”包括所陈述的值，并具有上下文所指示的含义(例如，包括过程变化的程度或与具体数量的测量相关的误差)。
正如本文所用，术语“层”是指以连续或不连续的方式设置于至少一部分下层表面之上的材料。此外，术语“层”并不一定意味着所设置的材料的厚度均匀，并且所设置的材料可以具有均匀或可变的厚度，除非另有说明。此外，除非上下文另外明确指出，否则本文所用的术语“一层”是指单层或多层。此外，正如本文所用，除非另外专门指出，否则短语“设置于...上”是指直接彼此接触或通过在其间具有中间层而间接接触的层。正如本文所用，术语“相邻”，“直接在...上”，“直接在…上方”，“直接在…下”是指连续设置并彼此直接接触的两个层或特征。相对而言，术语“在……上”，“在……上方”，“在……下方”描述了层/区域彼此之间的相对位置而不一定要求两个层或特征连续设置或彼此直接接触。正如本文所用，术语“顶部”或“上部”是指距基底层相对最远的具体特征。
正如本文中所用，“栅极网络”是指功率转换器件在栅极焊盘金属和多个有源器件单元之间的电路径的部分的组件。因此，栅极网络可以包括，例如，功率转换器件的栅极焊盘(可以具有集成电阻器网络，如下)、栅极总线和栅极点击。术语“正电阻温度系数(PTC)”在本文中也称为正电阻温度系数(正TCR)，在本文中用于描述在特定温度范围内电阻率随温度升高而升高并随温度降低而降低的器件组件和材料。材料的电阻温度系数具有的单位为每摄氏度百万分之一(ppm/℃)，并根据以下方程计算：
方程1.
Figure BDA0002324020920000051
其中R(T)是材料在特定温度(T)下的电阻，而Thigh和Tlow代表材料改变电阻的温度范围。正如本文所用，“Rg”表示并是指功率转换器件的晶体管栅极的总等效串联电阻。应当理解的是，在某些实施方式中，也可能存在与Rg不同并且其值可以为零或更大的外部电阻分量(即，Rg-外)。
正如上所述，SiC功率转换器件(例如，SiC MOSFET和SiC IGBT)通常设计成具有低栅极电阻而实现快速开关和低开关损耗。然而，目前人们认识到，对于SiC功率转换器件，随着栅极电阻的减小，电压过冲会变得更加明显，并且这可能不期望地增加开关损耗，引起的振荡和过冲会导致半导体模块或其他系统元件故障。此外，正如上所述，与Si功率转换器件不同，SiC功率转换器件通常会随着结温(Tj)的增加而呈现出跨导增加，从而产生相对更快的开关瞬变(例如，更快的导通时间)以及当SiC功率转换器件在相对较高的温度下开关时每单位时间更显著的电压和电流变化。
考虑到前述内容，本实施方式涉及包括具有正电阻温度系数(PTC)的栅极网络的半导体功率转换器件(例如，SiC MOSFET和SiC IGBT)。所公开的栅极网络使功率转换器件能够在功率转换器件的典型操作温度范围内(例如，在约25℃～约150℃之间)具有可变的总等效串联栅极电阻(Rg)。正如以下详细描述，在某些实施方式中，所公开的栅极网络通常与附近的器件单元热接近，并能够响应于这些单元的结温的变化而改变电阻率。正如下所述，栅极网络的实施方式设计成具有合适的电阻率，才能确保器件单元的峰值电压保持低于最大额定电压(V最大)，避免振铃、芯片间振荡，并降低器件单元在普通工作温度范围内的开关损耗。此外，相对于不具有正电阻温度系数的栅极网络，所公开的栅极网络不需要额外的加工处理步骤进行实施。
考虑到前述内容，图1图示说明了功率转换器件12(例如，具有SiC外延半导体层10的SiC功率转换器件)的实施方式的一部分的俯视图。器件12包括的栅极焊盘总线区域14(由虚线轮廓表示)具有栅极焊盘16和栅极总线18(例如，栅极总线18A和18B)。所示的器件12还包括有源区域20，该有源区域20是栅极焊盘总线区域14的虚线轮廓之外的区域。所示的有源区域20包括的多个器件单元22(例如，条带化的MOSFET器件单元22)设置于栅极焊盘总线区域14的相对侧上。应当理解的是，尽管本文在示出的条带化MOSFET器件单元22的上下文中讨论了本技术，但本技术可以适用于其他类型的半导体器件结构，如二极管、晶闸管、晶体管(例如，绝缘栅极双极晶体管(IGBT)，结型场效应晶体管(JFET)，金属半导体场效应晶体管(MESFET)等)或任何其他利用使用任何类型的有源单元几何形状(例如，正方形，条带，六边形等)的栅极电极的合适器件。另外，本方法能够适用于其他类型的材料系统(例如，硅(Si)，锗(Ge)，氮化铝(AlN)，氮化镓(GaN)，砷化镓(GaAs)，金刚石(C)，或任何其他合适的宽带隙半导体)。本领域技术人员将认识到，出于举例说明性目的，图1省略了包括于本公开技术的实际实施方式中的器件12的某些特征(例如，某些栅极电极，栅极电介质，层间电介质，源金属，终端，封装)，下面将更详细地讨论其中的一些。
图1所示的条带化MOSFET器件单元22包括体/源极接触区24(例如，公共接触)、源极区26、沟道区28和与半导体层10的表面32相邻设置的结场效应晶体管(JFET)区30。而且，尽管图1中仅一部分MOSFET单元22显示出包括栅极电极34而允许更好地观察半导体层10，但在功率转换器件12的实际实施方式中，所有器件单元22通常将包括至少部分设置于半导体层10的表面32上的基本上所有源极区域26、沟道区域28和结型场效应晶体管(JFET)区域30之上的各自栅极电极34。可以注意到，关于图8A和8B，以下讨论了示例性功率转换器件12的截面视图，并提供了关于这些器件单元22的结构的附加细节。
如图1所示，所示功率转换器件12的栅极网络33包括栅极焊盘16，栅极总线18和栅极电极34，其中至少一部分栅极网络33具有的PTC在特定温度范围(例如，25～150℃)内大于特定量(例如，大于2000ppm/℃)。所示的栅极焊盘16包括栅极金属接触区36。正如以下参照图15的讨论，在其他实施方式中，栅极焊盘16还可以包括与栅极金属接触区域36相邻设置的集成电阻器网络。栅极焊盘金属(图1中未示出)直接设置于栅极金属接触区域36上方，并且经由或通过栅极焊盘16和栅极总线18将其压焊(例如，经由线焊38)于外部栅极连接40，外部栅极连接40提供合适的栅极偏置而操作功率转换器件12的栅极电极34。因此，当通过外部栅极连接40将合适的栅极电压脉冲施加到栅极金属接触区域36时，瞬态电流通常流过栅极网络33(例如，流过栅极焊盘16、栅极总线18并沿着器件单元22的栅极电极34)，如箭头37所示。
正如所述，至少一部分所示的栅极网络33具有正电阻温度系数(PTC)。更具体而言，对于所示的实施方式，栅焊盘16和栅极电极34均由PTC材料制成并表现出PTC特性。在其他实施方式中，功率转换器件12可以包括栅极网络33，其中栅极焊盘16、栅极总线18或栅极电极34中的仅一个由PTC材料制成和/或显示出PTC特性。可以理解的是，在某些实施方式中，虽然栅极网络33的其他部分(例如，栅极金属接触区36，总线18)通常可以由与栅极网络33的其余部分相同的材料制成，但PTC特性当将金属(例如，栅极焊盘金属，栅极总线金属)直接沉积于这些区域上时，可能大大抑制这些区域中的PTC性能。在其他实施方式中，总线18可以不包括这样的金属层，而因此，除了栅极焊盘16和栅极电极34之外(或作为其替代)，可以具有PTC。
考虑到前述内容，图2是根据本技术的实施方式图示说明用于制作如图1所示的包含具有PTC的栅极网络33的功率转换器件12的工艺过程50的一部分或子集的实施方式的流程图。而且，所举例说明的工艺过程50的整个描述参考图3-7而提供在不同制作阶段的示例性半导体功率转换器件12的俯视表面视图。所示工艺过程50开始于制作(框52)半导体功率转换器件12的半导体层10。例如，图3图示说明了功率转换器件12的一个实施方式的半导体层10(例如，SiC外延层)的表面32。所示器件10的有源区域20包括体/源接触区24、源区26、沟道区28和多个部分形成的器件单元22的JFET区30，所有都与半导体层10的表面32相邻设置。正如可以理解的是，器件单元22的这些区域通常经由半导体层10的连续掩模和掺杂而形成和限定。此外，可以注意到，JFET区域30和源极区域26具有第一电导率类型(例如，n-型或p-型)，而体/源极接触区域24和阱/沟道区28具有与第一电导率类型相反的第二导电类型(例如，n-型或p-型)。另外，像区域24和28一样，栅极焊盘总线区域14包括第二电导率类型的植入区域46，如图3所示。
图2中所示的工艺过程50以在半导体层10的表面32上(例如，在其之上或上方)形成(框54)介电层而继续。图4图示说明了图3的功率转换器件12的顶表面68。在图3中，有源区域20基本上被栅极电介质层70覆盖。另外，器件12的栅极焊盘总线区域14包括的栅极焊盘区域72和栅极总线区域74(例如，栅极总线区域74A和74B)具有比栅极电介质层70基本上更厚(例如，沿Z轴厚5x-20x)的场氧化物层76。例如，在单独氧化物生长或沉积步骤期间可以形成栅极电介质层70和场氧化物层76。
返回参照图2，所示的工艺过程50继续于使用PTC材料形成(框56)功率转换器件12的栅极网络33。例如，这可以包括在功率转换器件的有源区域20中形成栅极电极34，并在器件12的栅极焊盘总线区域14中形成栅极焊盘16和栅极总线18。在某些实施方式中，栅极网络33的一些或全部(例如，栅极焊盘16、栅极总线18和栅极电极34的一些或全部)可以由相同的PTC材料形成。例如，图5图示说明了在形成包括栅极电极34、栅极焊盘16和栅极总线18(例如，栅极总线18A和18B)的栅极网络33之后的功率转换器件12的表面80。更具体而言，栅极电极34直接沉积于器件12的有源区域20中的栅极介电层70上，并且栅焊盘16和栅极总线18(例如，栅总线18A和18B)直接沉积于器件12的部分栅极焊盘总线区域14内的场氧化物层76(如图4所示)。
对于图5所示的实施方式，包括栅极电极34、栅焊盘16和栅总线18的栅极网络33由至少一种低阻抗栅极材料82制成，该低阻抗栅极材料82具有的正温度系数电阻(PTC)大于约2000ppm/℃。例如，栅极材料82可以是高掺杂多晶硅，其直接设置于金属硅化物(例如，硅化钼(MoSi2)，硅化钽(TaSi2)，硅化钨(WSi2)，硅化钴(CoSi2)，硅化镍(NiSi2)，硅化钛(TiSi2))层之下。即，在某些实施方式中，栅极网络33(例如，栅极电极34，栅极焊盘16和栅极总线18)全部由相同的栅极材料82制成，该栅极材料包括的多晶硅层(例如，n-掺杂多晶Si)设置于金属硅化物层(例如，TaSi2)之下(例如，在下方或直接之下)。在某些实施方式中，仅一部分栅极焊盘16可以具有大于约2000ppm/℃的PTC，并且栅极总线18和/或栅极电极34可以具有基本更低的PTC(例如，小于2000ppm/℃，小于1500ppm/℃，小于1000ppm/℃)，或可能无法验证PTC特性。在某些实施方式中，形成具有上述PTC的栅极焊盘16、栅极总线18和/或栅极电极34的栅极材料82也可以在25℃下具有约2欧姆/平方(ohm/square)～约50欧姆/平方(例如，约3欧姆/平方～约6欧姆/平方)的薄层电阻。此外，在某些实施方式中，栅焊盘16和栅极电极34可以具有基本相同的薄层电阻。
在某些实施方式中，首先可以在图4所示的器件12的表面68的大部分上沉积栅极材料82，而随后可以进行选择性蚀刻而在器件的表面80上形成栅极网络33，如图5所示。在图5中，栅极网络33的PTC(例如，栅极焊盘16、栅极总线18、栅极电极34的PTC)由电阻器符号81示意性地表示。对于栅极电极34表现出PTC特性的实施方式，由于栅极网络33位于半导体层的绝大部分表面积的上方，则栅极网络33基本位于所有器件单元22附近(例如，在其附近，与之热近邻)。因此，所公开的栅极网络33的各个部分(例如，各个栅极电极34)能够响应于附近器件单元22的结温变化而独立地改变电阻率。另外，正如以下关于图15的陈述，在某些实施方式中，栅极焊盘16可以另外包括由栅极材料82连同栅极网络33的其余部分一起制成的集成电阻器网络。
通常使用掩模/光刻/植入/蚀刻工艺方法制成栅极网络33。在某些实施方式中，这可能涉及两步沉积工艺方法，在这种工艺方法中首先将高掺杂多晶硅(例如，n+或p+掺杂)沉积于表面80上(例如，至厚度约2500～约4000埃)，然后沉积硅化物层(例如，至约1500～4000埃的厚度)而形成硅化物多晶Si层，随后对其进行图案化并蚀刻而形成器件12的栅极网络33(例如，栅极焊盘16，栅极总线18和栅极电极34)。如所述，所公开的栅极网络33确保器件峰值电压保持于最大电压(V最大)以下，并在一定范围的典型结温(例如，20～150℃或175℃)内降低器件的开关损耗，而无需额外的制造步骤，也无需使用外部芯片电阻器。
返回参照图2，所示的工艺过程50以在功率转换器件12的绝大部分表面上形成(框60)电介质层而继续。在某些实施方式中，在框60中沉积的电介质层可以被称为层间电介质层(ILD)。随后，可以选择性蚀刻功率转换器件12的表面(框62)而暴露出栅极焊盘16的栅极金属接触区域36和器件的栅极焊盘总线区域14内的栅极总线18的栅极总线金属接触区91，并暴露出器件12的有源区域20中的器件单元22的体/源极接触区24。例如，图6图示说明了在执行框60和62中阐述的步骤之后功率转换器件12的表面83的实例。图6所示的器件12的表面83包括的ILD 92设置于器件12的绝大部分表面上(例如，栅极电极34，栅极总线18，栅极焊盘16)。此外，在图6中，已经选择性地去除了部分电介质(例如，栅极电介质层70)而暴露器件12的有源区域20中的器件单元22的体/源接触区域24，以用于后续源金属化。另外，部分ILD 92在器件12的栅极焊盘总线区域14中进行蚀刻而形成暴露出栅极焊盘16的栅极金属接触区域36的栅极通孔86，并形成暴露出栅极总线18的栅极总线金属接触区域91的总线通孔88，用于随后的金属化。
返回参照图2，所示的工艺过程50以在有源区域中的多个条带化器件单元22的体/源极接触区24上方沉积(框64)源极金属，和在栅极焊盘16的金属接触区38上方直接沉积栅极焊盘金属78以及在功率转换器件12的栅极焊盘总线区域14中，在栅极焊盘16的栅极总线金属接触区域91上方沉积栅极总线金属79而结束。例如，在某些实施方式中，一种或多种金属(例如，铝)可以沉积(例如，蒸发，溅射，通过化学气相沉积法沉积)于图6所示的器件12的绝大部分表面83上，而使框62中暴露的器件12的表面83的部分与沉积的金属直接接触。随后，正如图7中的设备12的表面93所示，沉积的金属层94进行选择性蚀刻而形成设置于器件的栅极焊盘总线区域14内的栅极焊盘金属78并使其电绝缘于设置于器件12的有源区域20中的源极金属98。另外，沉积的金属层94进行选择性蚀刻而将设置于栅极焊盘16上方的栅极焊盘金属78电绝缘于设置于栅极总线18上方的栅极总线金属79。可以理解的是，栅极总线金属79降低了栅极总线18的阻抗。正如图7所示，栅极焊盘金属78经由线焊38电连接于外部栅极连接40，而源极金属98经由线焊102电连接至外部源极连接100，而有助于功率转换器件12运行。
图8A图示说明了功率转换器件12的实施方式沿1-1线截取的截面视图。更具体而言，图8A中的器件12的横截面视图图示说明的多个器件单元22包括体/源极接触区24、源极区26、沟道区28(部分阱区104)和JFET区30，如以上所述。另外，所示的器件12包括的栅极电极34通过栅介电层70与部分源极区26、沟道区28和JFET区30分隔开，并且通过ILD 92与源极金属98分隔开。所示的源极金属98包括直接处于体/源极接触区域24上方的第一部分98A(例如，接触部分98A)和直接设置于第一部分98A上方的第二部分98B。图8A进一步图示说明了半导体层10设置于基底层110上方(例如，直接处于基底层110上)。所示的器件12还包括沉积于基底层110的表面上以与半导体层10相对的漏极金属112。应该注意的是，存在与通过ILD 92连接至源极金属98的栅极电极34和通过栅电介质70连接至下层半导体区相关的电容，并且这充当开关瞬变期间进行充电和放电的电容负载。
图8B图示说明了图7的功率转换器件12的实施方式取而代之地沿2-2线截取的另一横截面视图。更具体而言，图8B的截面视图图示说明了有源区域20和器件的栅极焊盘总线区14之间的一部分边界。因此，图8B图示说明了器件单元22从有源区域20延伸并物理电连接至栅极焊盘16的栅极电极34(未示出)，全部由具有PTC(例如，大于约2000ppm/℃)的相同栅极材料82形成。另外，栅极通孔86在ILD 92中提供开口，使栅极焊盘金属78能够直接接触栅极焊盘16的栅极金属接触区36。因此，所示的栅极网络33的瞬态栅极电流(或栅极电荷)流路包括栅极焊盘金属78、栅极焊盘16和栅极电极34。可以注意到，在某些实施方式的器件12中，许多(例如，数十或数百)MOSFET单元22可以具有的栅极电极34如图8B所示直接电连接至栅极焊盘16。
正如上所述，目前人们公认的是，对于SiC功率转换器件，随着Rg的减小和结温(Tj)增大，电压过冲会变得更加明显，这会不良增加开关损耗，并给功率转换器件和其他系统组件带来应力，这可能会导致早期破坏性故障。正如上所述，栅极网络33具有PTC，而因此设计成提供随Tj适当变化的电阻，以确保器件单元峰值电压在器件的预期工作结温的整个范围内保持低于预定的最大电压值(即V最大)。例如，基于功率转换器件12的正常(例如，额定)运行期间观察到的温度，从预定的T低(例如，20℃，25℃，80℃)到预定的T高(例如，150℃，175℃)，如下所述。另外，由于栅极网络33的栅极材料82的电阻随着结温的降低而减小，因此当结温低于最大工作结温(即，Tj<T高)时，这能够使栅极网络33显著降低器件12中的开关损耗，如下所述。正如下所述，栅极网络33的PTC行为提供了一种提高在高结温下的栅极电阻的反馈机制，同时相应地降低了电压过冲和与功率转换器件关断和二极管关断相关的振铃，但这样做的代价是在较高的结温下损耗增加。
图9A图示说明了功率模块122的电路120的一部分。正如本文中所用，“功率转换系统”是指设计成使用一个或多个功率模块将电功率从一种形式转换为另一种形式(例如，DC-至-AC，AC-至-DC，DC-至-DC)。如本文所用，“功率模块”是指功率转换系统的子系统，该子系统包括多个功率转换器件(例如，SiC MOSFET功率转换器件12)以及支撑组件(例如，二极管，电感器，电容器，电阻器等)而辅助其运行。所示的电路120包括一个实施方式的功率转换器件12(即，SiC MOSFET功率转换器件12)，其具有具有PTC的栅极网络33，这使其能够在特定(恒定)温度下运行时实现特定(恒定)Rg。在所示的电路120中，功率转换器件12直接电连接至电路120的第一VDC腿124，并且经由彼此并联电连接的电感器128和二极管130电连接至电路120的相对VDC腿126。如图9B中的栅极电压信号曲线136所示，图9A中所示的电路120与功率转换器件12的关断和二极管130的相应导通相关。因此，图9A包括箭头132，其表示初始电流，并包括箭头134，其表示负载电流，与所示电路120中的功率转换器件12的关断相关。
图10A和10B是图示说明图9A中所示的电路120中功率转换器件12具有的不同栅极网络33在特定(恒定)温度下能够实现不同的总等效串联栅极电阻(Rg)的实施方式的MOSFET关断波形的曲线图。更具体而言，图10A是图示说明电路120分别包括具有使之能够实现特定Rg(即，R1<R2<R3<R4)的特定栅极网络33的功率转换器件12的四个实施方式的功率转换器件12的漏极电流相对于时间的曲线图140。图10B是图示说明图10A所示的电路120的相同四个实施方式的功率转换器件12的漏极-源极电压相对于时间的曲线图150，指出了由于Rg值R1、R2、R3和R4增加而引起的电压过冲(VO-R1，VO-R2，VO-R3，VO-R4)。
对于图10A和图10B中所示的电路120的实施方式，随着Rg的增加，功率转换器件12的关断瞬变变慢(例如，关断电流随时间的变化速率更慢，di/dt更小)。另外，由于功率转换器件12的关断能量损失(E关)通过在瞬变时间内的积分ID(t)×VDS(t)提供，则E关随着Rg的增加而增加。随着Rg减小，关断瞬变加快(例如，功率转换器件12的关断电流随时间的变化更快，di/dt更大)。另外，由于电压过冲基本上是由于电流换向回路的寄生电感(L寄生)和关断瞬变的乘积(即，L寄生×di/dt)所致，则电压过冲也随着Rg的减小而增加。因此，对于本实施方式，所公开的栅极网络33设计成具有使之能够实现将峰值电压保持低于V最大而同时使E关断最小的Rg的电阻率。例如，在图10A和10B中表示的Rg值中，由R3指示的Rg值将图9A的电路120中的功率转换器件12的峰值电压保持低于V最大而同时使关断瞬变的E关最小。
图11A是图9A所示的电路120的部分，其中如图11B中的电压曲线的曲线160所示，图11A中的电路120与二极管128的关断和器件单元22的相应导通相关联。除了以上讨论的元件之外，图11A所示的电路120还包括随着器件单元22导通并且二极管130关断时通过电路120的指示初始电流的箭头160、指示负载电流的箭头162和指示二极管恢复电流的箭头164。图12A和12B是图11A包括具有由于所公开的栅极网络33在特定(恒定)温度下具有更高或更低的电阻率所致的不同Rg的器件单元22的电路120的不同实施方式的二极管导通波形。
更具体而言，图12A是图示说明电路120具有具有特定Rg(即，R5＜R6＜R7＜R8)的功率转换器件12的四个实施方式的(图11A的)二极管130的漏极电流相对于时间的曲线图170。图12B是图示说明图12A所示的电路120的相同四个实施方式的二极管130的阴极-阳极电压(或“反向”)相对于时间的曲线图180，这指示了由于Rg值R5、R6、R7和R8增加而引起的电压过冲(VO-R5，VO-R6，VO-R7，VO-R8)。正如所示，随着Rg增加，功率转换器件12的导通瞬变变慢(例如，二极管130的关断电流随时间的变化速率变慢)。随着Rg减小，关断瞬变加快(例如，二极管130的关断电流随时间的变化更快)，并且由于根据L寄生×di/dt的电流换向回路的寄生电感(L寄生)导致电压过冲增加。因此，对于本实施方式，栅极网络33的电阻率范围通常经过选择而使Rg能够保持峰值电压低于V最大而同时使E关最小。例如，在图12A和12B中表示的Rg值中，由R7指示的Rg值将二极管130中的峰值电压保持低于V最大(例如，二极管130的额定电压)而同时使二极管130中的E关最小。通常可以注意到，图10A和图10B中所表示的R1、R2、R3和R4可以与图12A和12B中表示的R5、R6、R7和R8不相同。换句话说，可以理解的是，所公开的栅极网络33能够设计成在T低～T高的温度范围内具有特定的电阻率范围，才能基于如图10A和10B所示的器件单元22的关断波形和如图12A和12B所示的二极管130的关断波形二者都能够实现合适的Rg。
图13是图示说明包括所公开的栅极网络33的功率转换器件12的实施方式的作为以摄氏度(℃)计的结温(即，Tj)的函数的归一化Rg(即25℃下的Rg/Rg)的曲线图190。由于栅极网络33的PTC特性和行为，Rg随功率转换器件12的Tj的增加而增加，而随着Tj的减少而减少，正如曲线194所示。例如，在某些实施方式中，正如曲线194所示，随着Tj在工作范围内增大或减小(例如，25℃的T低和150℃的T高之间的△T，正如虚线框192所示)，Rg响应温度变化增大或减小的幅度大于约25％。在某些实施方式中，图13中表示的器件12的实施方式的所公开的栅极网络33能够使Rg在T低和T高之间增加约25％～约40％(例如，约30％～40％)，而降低了开关损耗，正如所公开的内容。
对于本实施方式，栅极网络33具有由用于制造栅极网络的组件(例如，栅焊盘16，栅极电极34)的结构和材料决定的正电阻温度系数值(PTC)。例如，当栅极网络33由金属硅化物/多晶Si层(例如，n+掺杂多晶硅上的TaSi2)构成时，则金属硅化物层和多晶Si层的相对厚度会影响栅极网络33的PTC值。例如，在某些实施方式中，栅极网络33具有大于约2000ppm/℃的PTC或PTC值。在某些实施方式中，栅极网络33的PTC或PTC值可以大于约2250ppm/℃(例如，处于约2400ppm/℃～3200ppm/℃之间)。相比之下，多晶Si电阻器的PTC范围能够从负值(采用常规掺杂)到高达数百ppm/℃(采用退化掺杂)。因此，可以理解的是，某些公开的栅极材料82(例如，某些金属硅化物/多晶-Si层)既提供了更低的薄层电阻值，又提供了比单独多晶Si的PTC值大十倍或更高的PTC值。
图14是指示本方法的功率转换器件12的实施方式作为Rg(以任意单位计)的函数的电压过冲(％)和开关损耗(以任意单位计)的双y-轴x-y曲线图200。曲线202表示功率转换器件12在工作范围的最低结温T低(例如，25℃)下的电压过冲，而曲线204表示器件12在工作范围的最大结温T高(例如，150℃)之下的电压过冲。类似地，曲线206表示器件12在工作范围的最小结温(T低)下的开关损耗，而曲线208表示器件12在工作范围的最大结温(T高)下的开关损耗。
考虑到前述内容，对照器件(例如，基本上类似于图1的功率转换器件12的功率转换器件，其中栅极网络不具有PTC)具有基本恒定的Rg，正如虚线210所示，结温要么处于T低，要么处于T高。因此，对于对照功率转换器件(具有恒定的Rg)，用虚线212指示T低时的电压过冲，而用虚线214指示T高时的电压过冲(对应于V最大，即，器件的额定最大电压)。因此，对于对照功率转换器件(具有恒定的Rg)，T低时的开关损耗由虚线216指示，而T高时的开关损耗由虚线218指示。
考虑到这一点，对于本方法的实施方式，所公开的栅极网络33使之能够实现在结温低于T高(例如，T低～T高)Rg降低的可变Rg，如箭头220所示。即，因为栅极网络33的一个或多个组件具有PTC，则器件12的Rg在T低时的最小Rg(如虚线222所示)和T高时的最大Rg(如虚线210所示)之间变化。可以注意到的是，对于图14所示的比较，本方法的功率转换器件12在T高时的Rg(如虚线210所示)与具有恒定Rg的对照功率转换器件的Rg基本相同。因此，功率转换器件12的代表实施方式的T高时电压过冲和开关损耗与比较器件12的T高时电压过冲和开关损耗基本相同。换句话说，由虚线214指示的T高时电压过冲和由虚线218指示的T高时开关损耗都指示了本方法的功率转换器件12和在T高时运行时Rg恒定的对照器件的电压过冲和开关损耗。因此，正如所示，在T低～T高的所有温度下，本方法的功率转换器件12和对照功率转换器件(具有恒定的Rg)都将电压过冲保持低于最大允许电压过冲极限(例如，低于V最大)。
对于图14所示的本公开功率转换器件12的实施方式，T低时的电压过冲用虚线224表示，而T低时的开关损耗用虚线226表示。对于器件12的所示实施方式，低于T高的结温(Tj)时的Rg降低导致电压过冲相对于T低时的对照器件(％)稍微增加，如箭头228所示。然而，当Tj<T高时的Rg降低也会导致本方法的器件12中的开关损耗相对于T低时的对照器件大大降低，正如箭头230所示。换句话说，目前人们都认同，对于低于最大工作温度的所有结温(即，当Tj<T高时)Rg恒定的对照器件的开关速度将比实际所需的速度慢，从而导致更大的开关损耗。相对而言，本公开的栅极网络33使功率转换器件12的本实施方式能够在小于最大工作温度的所有结温时(即，当Tj＜T高时)更快地开关，从而降低了开关损耗。此外，对于本器件的实施方式，随着结温接近最高工作温度时(即，Tj接近T高时)，本公开的栅极材料82增加Rg并减慢功率转换器件12的开关速度，使电压过冲最小化并拓展了器件12的安全工作区域。因此，当结温达到T高时，器件12的本公开的栅极网络33保持与对照功率转换器件相似的性能，而同时通过在结温低于T高时显著降低开关损耗证实了相对于对照功率转换器件的性能显著改进。。
应该进一步注意的是，在某些实施方式中，本技术能够与2017年5月18日提交的名称为“INTEGRATED GATE RESISTORS FOR SEMICONDUCTOR POWER CONVERSION DEVICES”的共同待决美国专利申请No.15/599,119中公开的技术结合，该专利申请出于所有目的通过引用将其全部内容结合于本文中。综上所述，可以理解的是，在典型的半导体功率转换器件中，当将适当的电压脉冲施加到栅极焊盘时，更接近栅极焊盘(例如，具有距离栅极焊盘的较短电路径)的器件单元可能比距离栅极焊盘较远的器件单元响应(例如，激活或去激活，传导电流或阻断电流流动，导通或关断)更快，并且由此产生的传播延迟差异可能会在功率转换器件的电流/电压分布中产生不良定域化。
考虑到这一点，在某些实施方式中，除了上述的栅极网络之外，功率转换器件可以包括具有集成电阻器网络的栅极焊盘。该集成电阻器网络通常在设置于功率转换器件的不同区域中的器件单元的栅极金属接触区和栅极电极之间提供不同的电阻(例如，至少两个不同的电阻值)。集成电阻器网络包括多个集成电阻器，其中每个集成电阻器经过定制而具有会适当调节(例如，降低)具有经由栅极电连接至外部栅极连接的栅极电极的器件单元组的开关速度的各自电阻。因此，集成电阻器网络能够确保器件单元以同步方式运行(例如，传播延迟的差异最小)，而不管它们相对于栅极焊盘的位置如何，同时避免了成本、复杂性和外部芯片电阻器的尺寸的增加。因此，目前人们公认，本公开的栅极材料能够制造集成电阻器网络和所公开的具有PTC特性的栅极网络的组件。例如，在某些实施方式中，功率转换器件的栅极网络可以包括具有集成电阻器网络的栅极焊盘，并还包括一个或多个证实PTC性能的组件(例如，栅极电极，栅极总线，栅极焊盘的各部分)。
通过具体的实例举例而言，图15是功率转换器件12的实施方式的表面的示意图，该功率转换器件12包括具有设置于区域A1、A2、A3和A4中的栅极电极(未示出)的器件单元。对于所示的实施方式，区域A1的器件单元的栅极电极经由栅极总线18A电连接至栅极焊盘16，区域A3的器件单元的栅极电极经由栅极总线18B电连接至栅极焊盘16，而区域A2和A4直接电连接至栅极焊盘16，正如上面关于图8B的讨论。此外，可以注意到的是，从设计前景而言，使栅极焊盘16偏心(即，不设置于器件12表面的中间)可能是有利的；然而，还可以注意到的是，如图15所示，偏心的栅极焊盘16证实了差异传播延迟更大，而没有本公开的集成电阻器网络190的受益。因此，应当理解的是，所公开的集成电阻器网络190使栅极焊盘16和栅极总线18的定位具有更大的自由度，而同时降低了功率转换器件12的器件单元22的差异传播延迟。
正如图15的放大部分所示，所示的实施方式的栅极焊盘16包括具有多个具有至少两个不同的相应电阻值的集成电阻器192(即，标记为集成电阻器R1，R2，R3和R4)的集成电阻器网络190。更具体而言，当具有PTC(例如，大于约2000ppm/℃)的栅极材料82进行沉积并图案化时(例如，图2的框56)，在栅极焊盘总线区域14中的栅极材料82的其他部分被除去。这些蚀刻的部分194中断了栅极材料82的连续性，导致栅极焊盘16包括与栅极金属接触区域36相邻设置的集成电阻器网络190。每个集成电阻器R1、R2、R3和R4都包括一个或多个并联电连接的电阻器段198(例如，电阻路径198)或由其构成。另外，还可以理解的是，由于整个栅极网络33通常由具有PTC特性的栅极材料82制成，则栅极焊盘16的各部分(例如，电阻器段198，电阻器网络190的其余部分)、栅极电极或它们的组合在某些实施方式中可以表现出PTC特性。因此，在某些实施方式中，包括集成电阻器网络190的所公开的栅极网络33使设置于功率转换器件的不同区域中的器件单元能够以同步的方式运行，而同时还降低了在相对较低温度(Tj<T高)下运行的器件单元的开关损耗，并确保器件单元峰值电压保持低于最大额定电压(V最大)。
本公开的技术效果包括半导体功率转换器件的制作，半导体功率转换器件包括栅极网络，其中栅极焊盘和/或栅极电极由具有正电阻温度系数(PTC，正TCR)的材料制成。所公开的PTC栅极材料的PTC特性在工作结温范围内(例如，约25℃的T低～约150℃的T高)提供可变的总等效串联栅极电阻(Rg)。正如以下详细描述，所公开的栅极网络与功率转换器件的器件单元热邻近，并响应于附近的器件单元的结温的变化而改变电阻率。栅极网络的实施方式设计成具有确保器件单元峰值电压保持低于最大电压(V最大)，尤其是在结温达到T高时，而同时在结温低于T高时降低器件单元的开关损耗的合适电阻率。另外，在某些实施方式中，功率转换器件可以另外具有包括具有多个经过定制而无视其相对于栅极焊盘的位置最小化功率转换器件的器件单元的传播延迟差异的集成电阻器的集成电阻器网络的栅极焊盘。
该书面描述使用了实例公开本发明，包括最佳模式，并且还使本领域的任何技术人员能够实践本发明，包括制造和使用任何器件或系统以及执行任何结合的方法。本发明的专利范围由权利要求书限定，并且可以包括本领域技术人员想到的其他实例。如果这样的其他实例具有与所述权利要求书的字面语言没有不同的结构元件，或如果它们包括与所述权利要求的字面语言没有实质性差异的等效结构元件，则这种其它实例旨在都包括于所述权利要求的范围内。

Claims (21)

1.一种碳化硅(SiC)功率转换器件，其包括栅极网络，
所述栅极网络包括：
相应多个SiC金属-氧化物-半导体-基(MOS-基)晶体管器件单元的多个栅极电极，设置于所述SiC功率转换器件的有源区域中；
栅极焊盘，设置于所述SiC功率转换器件的栅极焊盘总线区域中；
栅极总线，设置于所述SiC功率转换器件的所述栅极焊盘总线区域中，其中所述栅极总线在所述栅极焊盘与所述SiC功率转换器件的有源区域中的至少一部分的所述多个栅极电极之间延伸，并将所述栅极焊盘电连接至所述SiC功率转换器件的有源区域中的至少一部分的所述多个栅极电极，其中所述栅极网络的所述栅极焊盘、所述栅极总线、所述多个栅极电极或它们的组合中至少一部分具有大于约每摄氏度百万分之2000(ppm/℃)的正电阻温度系数。
2.根据权利要求1所述的器件，其中所述正电阻温度系数大于约2250ppm/℃。
3.根据权利要求2所述的器件，其中所述正电阻温度系数处于约2400ppm/℃～3200ppm/℃之间。
4.根据权利要求1所述的器件，其中所述栅极网络的基本上所有的所述栅极焊盘、所述栅极总线和所述多个栅极电极具有基本上相同的正电阻温度系数。
5.根据权利要求1所述的器件，其中所述SiC功率转换器件具有的在150℃结温(Tj)下工作的总等效串联栅极电阻(Rg)比在25℃的Tj下工作的所述SiC功率转换器件的Rg大至少25％。
6.根据权利要求5所述的器件，其中在150℃的Tj下工作的所述SiC功率转换器件的Rg比在25℃的Tj下工作的所述SiC功率转换器件的Rg大约30％～40％。
7.根据权利要求1所述的器件，其中所述栅极网络包括设置于金属硅化物层下方的高掺杂多晶硅层。
8.根据权利要求7所述的器件，其中所述金属硅化物层包括硅化钼(MoSi2)、硅化钽(TaSi2)、硅化钨(WSi2)、硅化钴(CoSi2)、硅化镍(NiSi2)、硅化钛(TiSi2)或它们的组合。
9.根据权利要求1所述的器件，其中所述栅极网络的薄层电阻处于2欧姆/平方(ohm/平方)～50ohm/平方之间。
10.根据权利要求1所述的器件，其中所述SiC功率转换器件的总等效串联栅极电阻(Rg)处于约1欧姆～约80欧姆之间。
11.根据权利要求10所述的器件，其中所述SiC功率转换器件的Rg处于约3欧姆～约20欧姆之间。
12.根据权利要求1所述的器件，其中仅所述栅极网络的所述栅极焊盘具有大于约2000ppm/℃的正电阻温度系数，并且其中所述栅极电极具有实质上更低的正电阻温度系数。
13.根据权利要求1所述的器件，其中所述栅极焊盘、所述栅极总线和所述多个栅极电极中仅一个具有正电阻温度系数。
14.根据权利要求1所述的器件，其中所述栅极焊盘包括集成电阻器网络，所述集成电阻器网络具有邻近于栅极金属接触区设置的多个集成电阻器，其中所述多个SiC MOS-基晶体管器件单元设置于所述器件的所述有源区域的不同部分中，其中所述多个栅极电极的第一部分通过所述多个集成电阻器中的第一集成电阻器、所述栅极总线和所述栅极金属接触区电连接至外部栅极连接，并且其中所述器件的所述有源区域的第二部分中的所述多个栅极电极的第二部分经由所述多个集成电阻器中的第二集成电阻器和所述栅极接触区电连接至所述外部栅极连接，并且其中所述第一集成电阻器和所述第二集成电阻器具有实质上不同的各自的电阻值。
15.根据权利要求1所述的器件，其中所述多个SiC MOS-基晶体管器件单元是多个金属-氧化物-半导体场效应晶体管(MOSFET)器件单元或多个绝缘栅双极晶体管(IGBT)器件单元。
16.一种方法，包括：
在碳化硅(SiC)功率转换器件的半导体层表面上形成栅极网络，其中所述栅极网络包括：
多个SiC金属-氧化物-半导体-基(MOS-基)晶体管器件单元的多个栅极电极，设置于所述SiC功率转换器件的有源区域中；和
栅极焊盘，设置于所述SiC功率转换器件的栅极焊盘总线区域中，所述SiC功率转换器件电连接至所述多个栅极电极中的每一个，其中所述栅极网络的至少一部分具有大于约每摄氏度百万分之2000(ppm/℃)的正电阻温度系数。
17.根据权利要求16所述的方法，其中形成所述栅极网络包括：
在所述半导体层表面上方沉积栅极材料层，其中所述栅极材料层在25℃下具有约3欧姆/平方～约6欧姆/平方的薄层电阻；和
选择性地蚀刻部分所述栅极材料层而形成所述栅极网络。
18.根据权利要求17所述的方法，其中沉积所述栅极材料层包括：
直接在所述半导体层表面上沉积掺杂多晶硅层，其中所述掺杂多晶硅层具有的厚度处于约之间；和
在所述掺杂多晶硅层上沉积硅化物层以形成所述栅极材料层，其中所述硅化物层具有的厚度处于约
Figure FDA0002324020910000042
19.根据权利要求16所述的方法，包括在形成所述栅极网络之前，通过植入与用于所述多个SiC MOS-基晶体管器件单元的每一个的所述SiC功率转换器件的表面相邻的体/源接触区、阱区和源极区来制作所述SiC功率转换器件的有源区域。
20.根据权利要求19所述的方法，包括：
在形成所述栅极网络之前，在所述SiC功率转换器件的所述有源区域中的所述半导体层表面上形成栅极电介质，并在所述栅极焊盘总线区域中形成所述SiC功率转换器件的表面上的场氧化层；
在形成所述栅极网络之后，在所述SiC功率转换器件的表面上直接在所述栅极网络的上方形成层间电介质(ILD)；
有选择地去除部分所述栅极电介质、ILD或这两者，它们设置于所述SiC功率转换器件的表面上，以在所述栅极焊盘总线区域内形成栅极通孔和总线通孔，并暴露出所述SiC功率转换器件的所述有源区域中的所述多个SiC MOS-基晶体管器件单元的相应的体/源极接触区；和
在所述SiC功率转换器件的所述有源区域中直接将源极金属沉积至所述多个SiC MOS-基晶体管器件单元的所述体/源极接触区上方，以及在所述SiC功率转换器件的所述栅极焊盘总线区域中将栅极焊盘金属沉积至所述栅极通孔中，并将栅极总线金属沉积至所述总线通孔中。
21.一种碳化硅(SiC)功率转换器件，包括
有源区域，所述有源区域包括：
相应多个SiC金属-氧化物-半导体-基(MOS-基)晶体管器件单元的多个栅极电极，设置于所述有源区域的不同部分中；和
栅极焊盘总线区域，其包括：
栅极焊盘，其包括与集成电阻器网络相邻设置的栅极金属接触区；和
第一栅极总线，其在所述栅极焊盘与在所述器件的所述有源区域的第一部分中的所述多个栅极电极的第一部分之间延伸，其中所述多个栅极电极的第一部分经由所述集成电阻器网络的第一部分和所述第一栅极总线电连接至所述栅极金属接触区，并且其中在所述器件的所述有源区域的第二部分中的所述多个栅极电极的第二部分经由所述集成电阻器网络的第二部分电连接至所述栅极金属接触区，并且其中所述集成电阻器网络的所述第一部分的电阻值与所述集成电阻器网络的所述第二部分的电阻值实质上不同，并且其中所述多个栅极电极、所述栅极焊盘、所述第一栅极总线或它们的组合的至少一部分具有的正电阻温度系数大于约每摄氏度百万分之2000(ppm/℃)。
CN201880040701.4A 2017-07-06 2018-07-03 半导体电源转换器件的具有正电阻温度系数(ptc)的栅极网络 Active CN110770915B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/643,146 US10403623B2 (en) 2017-07-06 2017-07-06 Gate networks having positive temperature coefficients of resistance (PTC) for semiconductor power conversion devices
US15/643,146 2017-07-06
PCT/US2018/040663 WO2019010144A1 (en) 2017-07-06 2018-07-03 GRID NETWORKS HAVING POSITIVE RESISTANCE TEMPERATURE COEFFICIENTS (PTC) FOR SEMICONDUCTOR POWER CONVERSION DEVICES

Publications (2)

Publication Number Publication Date
CN110770915A true CN110770915A (zh) 2020-02-07
CN110770915B CN110770915B (zh) 2023-09-01

Family

ID=64903431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040701.4A Active CN110770915B (zh) 2017-07-06 2018-07-03 半导体电源转换器件的具有正电阻温度系数(ptc)的栅极网络

Country Status (5)

Country Link
US (1) US10403623B2 (zh)
EP (1) EP3649676A4 (zh)
JP (1) JP7317425B2 (zh)
CN (1) CN110770915B (zh)
WO (1) WO2019010144A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687654A (zh) * 2020-12-14 2021-04-20 株洲中车时代半导体有限公司 沟槽栅igbt器件
CN113221488A (zh) * 2021-04-21 2021-08-06 深圳市高微科电子有限公司 一种半导体功率转换设备的集成栅极电阻器
CN113345888A (zh) * 2020-05-15 2021-09-03 台湾积体电路制造股份有限公司 集成电路器件和形成方法
CN115662978A (zh) * 2022-11-14 2023-01-31 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181479A1 (en) * 2020-12-08 2022-06-09 Globalfoundries Singapore Pte. Ltd. Wide bandgap semiconductor device with a self-aligned channel and integration schemes
IT202100003653A1 (it) * 2021-02-17 2022-08-17 St Microelectronics Srl Dispositivo mosfet di carburo di silicio, a conduzione verticale, avente struttura di polarizzazione di porta perfezionata e relativo procedimento di fabbricazione
US20230420451A1 (en) * 2022-06-23 2023-12-28 Wolfspeed, Inc. Semiconductor devices having on-chip gate resistors

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275237A (zh) * 1998-08-12 2000-11-29 通用电气公司 有网材构件的限流装置
US20060202304A1 (en) * 2005-03-11 2006-09-14 Orr Raymond K Integrated circuit with temperature-controlled component
US20080033605A1 (en) * 2006-03-20 2008-02-07 Wolfgang Daum System and method for optimizing parameters of multiple rail vehicles operating over multiple intersecting railroad networks
JP2008218611A (ja) * 2007-03-02 2008-09-18 Toyota Motor Corp 半導体装置
US20100283529A1 (en) * 2009-05-08 2010-11-11 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US20110069418A1 (en) * 2009-09-23 2011-03-24 General Electric Company Passive quench protection circuit for superconducting magnets
US20110182324A1 (en) * 2008-05-19 2011-07-28 X-Fab Semiconductor Foundries Ag Operating temperature measurement for an mos power component, and mos component for carrying out the method
US20110207328A1 (en) * 2006-10-20 2011-08-25 Stuart Philip Speakman Methods and apparatus for the manufacture of microstructures
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
US20150280611A1 (en) * 2013-07-10 2015-10-01 Panasonic Intellectual Property Management Co., Lt D Semiconductor device and inverter using same
US20160133620A1 (en) * 2014-10-23 2016-05-12 Infineon Technologies Austria Ag Power Semiconductor Device with Temperature Protection
US20160379992A1 (en) * 2013-11-28 2016-12-29 Rohm Co., Ltd. Semiconductor device
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920388A (en) 1987-02-17 1990-04-24 Siliconix Incorporated Power transistor with integrated gate resistor
US5366932A (en) 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US5592006A (en) 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
US6621404B1 (en) * 2001-10-23 2003-09-16 Lsi Logic Corporation Low temperature coefficient resistor
US20060237750A1 (en) 2004-06-21 2006-10-26 James Oakes Field effect transistor structures
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US8324686B2 (en) 2009-01-16 2012-12-04 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
US8314462B2 (en) 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US8614480B2 (en) 2011-07-05 2013-12-24 Texas Instruments Incorporated Power MOSFET with integrated gate resistor and diode-connected MOSFET
JP5745974B2 (ja) * 2011-09-05 2015-07-08 三菱電機株式会社 半導体装置およびその製造方法
US9041120B2 (en) 2013-07-25 2015-05-26 Infineon Technologies Ag Power MOS transistor with integrated gate-resistor
JP5968548B2 (ja) * 2013-09-17 2016-08-10 三菱電機株式会社 半導体装置
US9871126B2 (en) * 2014-06-16 2018-01-16 Infineon Technologies Ag Discrete semiconductor transistor
JP6500912B2 (ja) 2015-01-16 2019-04-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2017009990A1 (ja) 2015-07-15 2017-01-19 株式会社 東芝 半導体装置
JP6622745B2 (ja) * 2017-03-30 2019-12-18 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275237A (zh) * 1998-08-12 2000-11-29 通用电气公司 有网材构件的限流装置
US20060202304A1 (en) * 2005-03-11 2006-09-14 Orr Raymond K Integrated circuit with temperature-controlled component
US20080033605A1 (en) * 2006-03-20 2008-02-07 Wolfgang Daum System and method for optimizing parameters of multiple rail vehicles operating over multiple intersecting railroad networks
US20110207328A1 (en) * 2006-10-20 2011-08-25 Stuart Philip Speakman Methods and apparatus for the manufacture of microstructures
JP2008218611A (ja) * 2007-03-02 2008-09-18 Toyota Motor Corp 半導体装置
US20110182324A1 (en) * 2008-05-19 2011-07-28 X-Fab Semiconductor Foundries Ag Operating temperature measurement for an mos power component, and mos component for carrying out the method
US20100283529A1 (en) * 2009-05-08 2010-11-11 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US20110069418A1 (en) * 2009-09-23 2011-03-24 General Electric Company Passive quench protection circuit for superconducting magnets
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
US20150280611A1 (en) * 2013-07-10 2015-10-01 Panasonic Intellectual Property Management Co., Lt D Semiconductor device and inverter using same
US20160379992A1 (en) * 2013-11-28 2016-12-29 Rohm Co., Ltd. Semiconductor device
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
US20160133620A1 (en) * 2014-10-23 2016-05-12 Infineon Technologies Austria Ag Power Semiconductor Device with Temperature Protection

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345888A (zh) * 2020-05-15 2021-09-03 台湾积体电路制造股份有限公司 集成电路器件和形成方法
CN112687654A (zh) * 2020-12-14 2021-04-20 株洲中车时代半导体有限公司 沟槽栅igbt器件
CN112687654B (zh) * 2020-12-14 2024-02-23 株洲中车时代半导体有限公司 沟槽栅igbt器件
CN113221488A (zh) * 2021-04-21 2021-08-06 深圳市高微科电子有限公司 一种半导体功率转换设备的集成栅极电阻器
CN113221488B (zh) * 2021-04-21 2022-03-01 深圳市高微科电子有限公司 一种半导体功率转换设备的集成栅极电阻器
CN115662978A (zh) * 2022-11-14 2023-01-31 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管

Also Published As

Publication number Publication date
WO2019010144A1 (en) 2019-01-10
US20190013311A1 (en) 2019-01-10
US10403623B2 (en) 2019-09-03
EP3649676A4 (en) 2021-03-17
EP3649676A1 (en) 2020-05-13
CN110770915B (zh) 2023-09-01
JP7317425B2 (ja) 2023-07-31
JP2020526914A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
CN110770915B (zh) 半导体电源转换器件的具有正电阻温度系数(ptc)的栅极网络
CN110945662B (zh) 半导体功率转换设备的集成栅极电阻器
TW577127B (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
US20210193809A1 (en) Laterally Diffused Metal Oxide Semiconductor with Gate Poly Contact within Source Window
CN109155282B (zh) 用于半导体器件的集成电阻器
CN110473893B (zh) 电子器件、形成电子器件的方法和电路
JP2006202931A (ja) 半導体装置およびその製造方法
JP2017045797A (ja) トランジスタ素子及び半導体装置
JP5684085B2 (ja) 半導体装置
US10490656B2 (en) Charge-compensation semiconductor device and a manufacturing method therefor
EP3859789B1 (en) Vertical conduction electronic power device having a reduced on resistance and manufacturing process thereof
JP4327114B2 (ja) 窒化物半導体装置
CN107293533B (zh) 瞬态电压抑制器及其制造方法
CN219658715U (zh) 用于提高mtbf的氮化镓高电子迁移率晶体管
TW201101462A (en) Transistor power switch device resistant against repetitive avalanche breakdown
JP7486571B2 (ja) 炭化珪素トランジスタデバイス
CN107301996B (zh) 瞬态电压抑制器及其制造方法
JP5113375B2 (ja) 窒化物半導体装置
US20230420451A1 (en) Semiconductor devices having on-chip gate resistors
US20240030344A1 (en) Semiconductor device
CN111263978B (zh) 半导体装置
TW201943079A (zh) 包括增強型hemt的電子裝置及其使用方法
JP2010034312A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant