CN110768879A - 通讯控制链路 - Google Patents

通讯控制链路 Download PDF

Info

Publication number
CN110768879A
CN110768879A CN201810837287.1A CN201810837287A CN110768879A CN 110768879 A CN110768879 A CN 110768879A CN 201810837287 A CN201810837287 A CN 201810837287A CN 110768879 A CN110768879 A CN 110768879A
Authority
CN
China
Prior art keywords
communication
data
bus
serial
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810837287.1A
Other languages
English (en)
Other versions
CN110768879B (zh
Inventor
李赤
梁丕树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Li Chi
Shenzhen Aixiesheng Technology Co Ltd
Original Assignee
Shenzhen City Aixiesheng Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Aixiesheng Science & Technology Co Ltd filed Critical Shenzhen City Aixiesheng Science & Technology Co Ltd
Priority to CN201810837287.1A priority Critical patent/CN110768879B/zh
Publication of CN110768879A publication Critical patent/CN110768879A/zh
Application granted granted Critical
Publication of CN110768879B publication Critical patent/CN110768879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种通讯控制链路，用于实现数据的同步传送，所述的通讯控制链路包括：用于提供时钟同步信号的时钟串行总线；数据串行总线，用于传输待通讯数据；其中，所述待通讯数据包括串行通讯数据和总线通讯数据；多个通过所述时钟串行总线和所述数据串行总线级联的通讯装置；其中，所述通讯装置包括用于实现总线通讯模式和串行通讯模式之间切换的总线模式/串行模式多路选择器；多个所述通讯装置通过所述总线模式/串行模式多路选择器实现在所述时钟同步信号下对所述待通讯数据的同步传送。本发明相较于传统模式采用主从结构、寻址发送等方式，避免了由于采用主从结构发送数据引起的信号延迟导致的数据传送不同步的问题。

Description

通讯控制链路
计数领域
本发明涉及通信计数领域，特别是涉及一种通讯控制链路。
背景计数
在计算机数据传输领域内，长期以来使用UART,SPI和I2C通信接口标准，尽管它们被广泛地使用，但却是一种低数据速率数据传输标准，随着计算机显示分辨率的提高(2k,4k,8k),大容量存储设备的发展，已无能力支持更高层次的设备之间的功能操作。现有通信接口标准的电路大都比较复杂并且与外围设备连接时不方便。同时传统的数据传输方式大多采用主从结构、寻址发送的方式来传输数据，所以可能导致数据在传输时信号延迟，进而影响数据在通讯装置之间的同步传送。
发明内容
基于此，有必要针对上述问题，提供一种通讯控制链路。
一种通讯控制链路，用于实现数据的同步传送，所述的通讯控制链路包括：
时钟串行总线，用于为所述通讯控制链路提供时钟同步信号；
数据串行总线，用于传输待通讯数据；其中，所述待通讯数据包括串行通讯数据和总线通讯数据；
多个通过所述时钟串行总线和所述数据串行总线级联的通讯装置；其中，所述通讯装置包括总线模式/串行模式多路选择器，所述总线模式/串行模式多路选择器用于实现总线通讯模式和串行通讯模式之间的切换；多个所述通讯装置通过所述总线模式/串行模式多路选择器实现在所述时钟同步信号下对所述待通讯数据的同步传送。
上述通信控制链路，通过使用两根信号线(时钟串行总线、数据串行总线)级联多个通讯装置，使得本申请实现起来更加简单，同时和外围设备进行连接时更加方便；进一步地，由于采用总线模式/串行模式多路选择器即可在通讯装置的内部实现总线通讯模式和串行通讯模式之间的切换，进而实现数据的同步传送，相较于传统模式采用主从结构、寻址发送等方式，避免了由于采用主从结构发送数据引起的信号延迟，进而影响数据在通讯装置之间的同步传送等问题。
在其中一个实施例中，所述通讯装置还包括译码模块，所述译码模块用于在总线通讯模式下将所述总线通讯数据解码生成具有预设数据位数的命令数据；其中，所述命令数据由引导头、命令、参数构成。
在其中一个实施例中，所述总线模式/串行模式多路选择器还用于接收所述命令数据，并根据所述命令数据将所述通讯控制链路由总线通讯模式切换至串行通讯模式。
在其中一个实施例中，所述通讯装置还包括计数模块，所述计数模块用于对级联的所述通讯装置的个数、传输的所述数据位数进行接收计数，并在计数完成后生成锁存信号。
在其中一个实施例中，所述总线模式/串行模式多路选择器还用于接收所述锁存信号、并根据所述锁存信号将所述通讯链路由串行通讯模式切换至总线通讯模式。
在其中一个实施例中，所述通讯装置还包括总线数据接收移位寄存器和串行总线移位寄存器；
所述总线数据接收移位寄存器的输入端分别接所述时钟串行总线、所述数据串行总线；输出端接所述译码模块；用于接收并存储所述命令数据；
所述串行总线移位寄存器的输入端分别接所述时钟串行总线、所述数据串行总线；输出端接所述多路选择器的输入端；用于接收并存储所述待通讯数据。
在其中一个实施例中，所述通讯装置还包括参数寄存器，所述参数寄存器的输入端分别与所述时钟串行总线、所述译码模块连接，用于接收并存储所述参数。
在其中一个实施例中，所述通讯装置还包括晶体振荡器，所述晶体振荡器与所述译码模块连接，用于为所述译码模块提供内部时钟信号。
在其中一个实施例中，所述译码模块还用于在所述串行通讯模式下将所述串行通讯数据解码生成串行控制信号。
在其中一个实施例中，所述通讯装置还包括外围设备控制模块，与所述译码模块连接，用于接收所述串行控制信号以控制与所述通讯装置连接的外围设备。
附图说明
图1为一实施例中的通讯控制链路的示意图；
图2为另一实施例中的通讯控制链路的原理示意图；
图3为一实施例中的命令数据的组成示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的计数和科学术语与属于本发明的计数领域的计数人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
请参阅图1，为一实施例中的通讯控制链路的示意图。该通讯控制链路用于实现数据的同步传送，可以包括：时钟串行总线SCLK，数据串行总线SDI，多个通过时钟串行总线SCLK和数据串行总线SDI级联的通讯装置10。其中，通讯装置10包括总线模式/串行模式多路选择器110，总线模式/串行模式多路选择器110用于实现总线通讯模式和串行通讯模式之间的切换。时钟串行总线SCLK用于为通讯控制链路提供时钟同步信号。数据串行总线SDI用于传输待通讯数据；其中，待通讯数据包括串行通讯数据和总线通讯数据。多个通讯装置10通过总线模式/串行模式多路选择器110实现在时钟同步信号下对待通讯数据的同步传送。
上述实施例，通过使用两根信号线(时钟串行总线、数据串行总线)级联多个通讯装置，使得本申请实现起来更加简单，同时和外围设备进行连接时更加方便；进一步地，由于采用总线模式/串行模式多路选择器即可在通讯装置的内部实现总线通讯模式和串行通讯模式之间的切换，进而实现数据的同步传送，相较于传统模式采用主从结构、寻址发送等方式，避免了由于采用主从结构发送数据引起的信号延迟，进而影响数据在通讯装置之间的同步传送等问题。
请参阅图2，为另一个实施例中的通讯控制链路的原理示意图。通讯装置10还可以包括译码模块120，译码模块120用于在总线通讯模式下将总线通讯数据解码生成具有预设数据位数的命令数据；其中，命令数据由引导头、命令、参数构成。其中，参数可以包括参数1和参数2，示例性地，请辅助参阅图3，为一实施例中的命令数据的组成示意图。本申请的命令数据可以由引导头、命令字、参数1、参数2构成40位的命令数据，其中，命令一般可以分为CODE＝1，CODE＝0。参数1和参数2可根据用户实际操作需要进行定义，同时根据通讯装置10的功能需求，可以构造出不同的命令和参数。总线模式/串行模式多路选择器110也即是图2中的MUX，还用于接收译码模块120解码生成的命令数据，并根据命令数据将通讯链路由总线通讯模式切换至串行通讯模式。总线模式/串行模式多路选择器MUX实际是接收命令数据中的命令，根据命令来实现总线通讯模式与串行通讯模式之间的切换。由命令数据的构成可以看出，本申请取消了传统串行总线通讯中制约串行通讯速率的数据起始位、停止位发送模式，使得通讯装置的最大传送速率为系统时钟频率，可满足高速通讯的需求。经过测试验证，本申请的通讯装置的最大传送速率在20Mbps以上。
通讯装置10还可通过构建命令集来扩展多种功能；如通过发送一个令牌命令，使用串行通讯模式在每个通讯装置10中生成其物理地址，在总线通讯模式时可通过通讯装置10对应的地址，实现高速点对点，点对多点，寻址发送等操作；可通过把链路最终输出回路接到控制MCU,实现半双工工作模式下的应答机制；进一步地，还可通过增加一路数据串行总线，使用本申请的通讯装置10实现全双工工作模式。
请继续参照图2，通讯装置10还可以包括总线数据接收移位寄存器140和串行总线移位寄存器150；总线数据接收移位寄存器140的输入端分别接时钟串行总线SCLK，数据串行总线SDI；输出端接译码模块120；用于接收并存储命令数据。串行总线移位寄存器150的输入端分别接时钟串行总线SCLK，数据串行总线SDI；输出端接多路选择器110的输入端；用于接收并存储待通讯数据。移位寄存器(shift register)是一种在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。
请继续参照图2，通讯装置10还可以包括计数模块130。计数模块130用于对级联的通讯装置10的个数、传输的数据位数进行接收计数，并在计数完成后生成锁存信号。总线模式/串行模式多路选择器MUX还用于接收锁存信号、并根据锁存信号将通讯控制链路由串行通讯模式切换至总线通讯模式。具体地，计数模块130主要用于对级联的通讯装置10的个数和传输的数据位数进行接收计数，例如，通讯控制链路级联了20个通讯装置，同时，传输的数据位数为40位，也即是命令数据的位数，当整个通讯控制链路处于串行通讯模式的时候，计数模块130就开始对通讯装置的个数和传输的数据位数进行计数，并在计数完成之后生成锁存信号，锁存，就是把信号暂存以维持某种电平状态。总线模式/串行模式多路选择器MUX接收到锁存信号之后，就自动将通讯控制链路由当前的串行通讯模式切换至总线通讯模式，重新开始接收下一次的命令数据。
请继续参照图2，通讯装置10还可以包括参数寄存器160，参数寄存器160的输入端分别与时钟串行总线SCLK，译码模块120连接，用于接收并存储参数。在本申请中，对命令数据中的参数1、参数2通过设置参数寄存器160进行存储，可以使得后续与其他外围设备连接时不需要对参数1和参数2进行重复定义，使本申请的通讯控制链路操作起来更加简便。
请继续参照图2，通讯装置10还可以包括晶体振荡器170，晶体振荡器170与译码模块120连接，用于为译码模块120提供内部时钟信号。时钟信号通过缓冲驱动后输出，各级联通讯装置10同步接收，切换命令的生成也可通过停止时钟，利用内部振荡器采样时钟停止的输入间隔产生，同样可生成切换命令。利用内部晶体振荡器时钟采样功能，可取消外部输入时钟，也就是时钟串行总线SCLK，在这种情况下，通讯装置可以采用RS232模式或PWM模式(占空比)传送，同样可实现总线模式/串行模式切换传送，这时整个通讯过程使用到的通讯线只有一根，也即是数据串行总线SDI。
在一个实施例中，译码模块120还用于在串行通讯模式下将串行通讯数据解码生成串行控制信号。
请继续参照图2，通讯装置10还可以还包括外围设备控制模块180，与译码模块120连接，用于接收串行控制信号以控制与通讯装置10连接的外围设备。其中，外围设备的种类及数量可根据实际操作需要进行选择和调整。示例性地，本申请外围设备采用LED灯，同时，通讯装置10可以通过外围设备控制模块180的引脚连接多个LED灯。
基于上述，同时结合图2，通讯控制链路的原理为：总线数据接收移位寄存器140和串行总线移位寄存器150的数据输入和时钟输入均接在一起，通讯控制链路与其他设备组成的系统在开机时一般均处于总线状态(BUSState＝1)，总线模式/串行模式多路选择器MUX选择SDI作为SDO输出，此时整个系统处于总线通讯模式接收状态。总线通讯模式时各通讯装置10同步接收命令数据，译码模块120将根据不同的命令数据要求译码。当通讯装置10接收到进入串行通讯模式的命令请求时，内部置BUSState＝0，总线模式/串行模式多路选择器MUX将SDO输出切换到串行总线移位寄存器150的输出inSDI,通讯装置10内部进入串行接收状态。进入串行总线通讯状态时，计数模块130根据通讯控制链路中通讯装置10级联的个数，以及每个通讯装置10要接收的数据位数进行接收计数，在完成对整个通讯控制链路级联通讯装置10的数据传送后，生成锁存信号输出数据，实现对各个级联通讯装置10的同步操作。完成接收数据后，通讯装置10内部置总线状态BUSState＝1，恢复到总线通讯模式接收状态，重新接收命令数据。
本申请的通讯装置10在总线通讯模式下发送命令及参数，请求通讯链路切换到串行通讯模式，在串行通讯模式下进行数据同步传送，在完成串行通讯后电路恢复到总线通讯模式下，以便再次接收命令和参数。进一步地，根据不同的功能需求可通过本申请的通信控制链路设计成不同的集成控制芯片，设计成的集成控制芯片采用QFN10封装。
以上所述实施例的各计数特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个计数特征所有可能的组合都进行描述，然而，只要这些计数特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通计数人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种通讯控制链路，用于实现数据的同步传送，其特征在于，所述的通讯控制链路包括：
时钟串行总线，用于为所述通讯控制链路提供时钟同步信号；
数据串行总线，用于传输待通讯数据；其中，所述待通讯数据包括串行通讯数据和总线通讯数据；
多个通过所述时钟串行总线和所述数据串行总线级联的通讯装置；其中，所述通讯装置包括总线模式/串行模式多路选择器，所述总线模式/串行模式多路选择器用于实现总线通讯模式和串行通讯模式之间的切换；多个所述通讯装置通过所述总线模式/串行模式多路选择器实现在所述时钟同步信号下对所述待通讯数据的同步传送。
2.根据权利要求1所述的通讯控制链路，其特征在于，所述通讯装置还包括译码模块，所述译码模块用于在总线通讯模式下将所述总线通讯数据解码生成具有预设数据位数的命令数据；其中，所述命令数据由引导头、命令、参数构成。
3.根据权利要求2所述的通讯控制链路，其特征在于，所述总线模式/串行模式多路选择器还用于接收所述命令数据，并根据所述命令数据将所述通讯链路由总线通讯模式切换至串行通讯模式。
4.根据权利要求2所述的通讯控制链路，其特征在于，所述通讯装置还包括计数模块，所述计数模块用于对级联的所述通讯装置的个数、传输的所述数据位数进行接收计数，并在计数完成后生成锁存信号。
5.根据权利要求4所述的通讯控制链路，其特征在于，所述总线模式/串行模式多路选择器还用于接收所述锁存信号、并根据所述锁存信号将所述通讯控制链路由串行通讯模式切换至总线通讯模式。
6.根据权利要求2所述的通讯控制链路，其特征在于，所述通讯装置还包括总线数据接收移位寄存器和串行总线移位寄存器；
所述总线数据接收移位寄存器的输入端分别接所述时钟串行总线、所述数据串行总线；输出端接所述译码模块；用于接收并存储所述命令数据；
所述串行总线移位寄存器的输入端分别接所述时钟串行总线、所述数据串行总线；输出端接所述多路选择器的输入端；用于接收并存储所述待通讯数据。
7.根据权利要求2所述的通讯控制链路，其特征在于，所述通讯装置还包括参数寄存器，所述参数寄存器的输入端分别与所述时钟串行总线、所述译码模块连接，用于接收并存储所述参数。
8.根据权利要求2所述的通讯控制链路，其特征在于，所述通讯装置还包括晶体振荡器，所述晶体振荡器与所述译码模块连接，用于为所述译码模块提供内部时钟信号。
9.根据权利要求2所述的通讯控制链路，其特征在于，所述译码模块还用于在所述串行通讯模式下将所述串行通讯数据解码生成串行控制信号。
10.根据权利要求9所述的通讯控制链路，其特征在于，所述通讯装置还包括外围设备控制模块，与所述译码模块连接，用于接收所述串行控制信号以控制与所述通讯装置连接的外围设备。
CN201810837287.1A 2018-07-26 2018-07-26 通讯控制链路 Active CN110768879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810837287.1A CN110768879B (zh) 2018-07-26 2018-07-26 通讯控制链路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810837287.1A CN110768879B (zh) 2018-07-26 2018-07-26 通讯控制链路

Publications (2)

Publication Number Publication Date
CN110768879A true CN110768879A (zh) 2020-02-07
CN110768879B CN110768879B (zh) 2021-11-19

Family

ID=69327019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810837287.1A Active CN110768879B (zh) 2018-07-26 2018-07-26 通讯控制链路

Country Status (1)

Country Link
CN (1) CN110768879B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024821A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 表示装置の駆動回路
CN100359500C (zh) * 2004-03-02 2008-01-02 三洋电机株式会社 数据传送存储器及模块装置
TW201041445A (en) * 2009-05-08 2010-11-16 My Semi Inc Driving circuit of light emitting diode
TW201142789A (en) * 2010-05-24 2011-12-01 Macroblock Inc LED driver and LED driving system
CN102592538A (zh) * 2010-09-30 2012-07-18 卡西欧计算机株式会社 显示驱动装置、显示装置及其驱动控制方法、和电子设备
CN103813579A (zh) * 2012-11-09 2014-05-21 明阳半导体股份有限公司 发光二极管驱动电路及发光二极管的驱动系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024821A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 表示装置の駆動回路
CN100359500C (zh) * 2004-03-02 2008-01-02 三洋电机株式会社 数据传送存储器及模块装置
TW201041445A (en) * 2009-05-08 2010-11-16 My Semi Inc Driving circuit of light emitting diode
TW201142789A (en) * 2010-05-24 2011-12-01 Macroblock Inc LED driver and LED driving system
CN102592538A (zh) * 2010-09-30 2012-07-18 卡西欧计算机株式会社 显示驱动装置、显示装置及其驱动控制方法、和电子设备
CN103813579A (zh) * 2012-11-09 2014-05-21 明阳半导体股份有限公司 发光二极管驱动电路及发光二极管的驱动系统

Also Published As

Publication number Publication date
CN110768879B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
CN110782828B (zh) 显示装置
US5404459A (en) Serial interface module and method in which the clock is only activated to send a predetermined number of data bits
EP1213657A2 (en) Dual interface serial bus
EP2309395A1 (en) Method for realizing pins time share multiplexing and a system-on-a-chip
EP0772833A1 (en) Serial interface capable of operating in two different serial data transfer modes
JPH0678019A (ja) インターフェース装置
KR100614638B1 (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
CN112269749B (zh) I2c通信系统
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
CN112559410A (zh) 一种基于fpga的lio总线扩展uart外设系统及方法
CN114003541A (zh) 一种通用型iic总线电路及其传输方法
EP2856691B1 (en) Clock for serial communication device
US20110255560A1 (en) Transmission over an 12c bus
JPS6239580B2 (zh)
WO2000002134A2 (en) Improved inter-device serial bus protocol
CN110768879B (zh) 通讯控制链路
US20210173808A1 (en) Early parity error detection on an i3c bus
JP2017531942A (ja) ビルトインフロー制御を用いたクロックフリー・デュアルデータレート・リンク
US20180357121A1 (en) Error correction calculation upon serial bus abort
US10572439B1 (en) I3C read from long latency devices
CN113709010A (zh) 一种不限帧长的Modbus通信协议系统
CN112506839A (zh) 一种一对多spi总线切换方法及装置
US11960434B2 (en) Communication device, communication system, and communication method for transmitting data blocks including signal groups conforming to a serial peripheral interface
CN111104353B (zh) 基于fpga的多功能航空总线接口卡
CN108932210B (zh) 串行周边接口的数据传送装置与数据接收装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Aixiesheng Technology Co.,Ltd.

Patentee after: Li Chi

Address before: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

Patentee before: Li Chi

CP01 Change in the name or title of a patent holder