CN110768667B - 一种双数字环路控制的低功耗低相位噪声c类vco - Google Patents
一种双数字环路控制的低功耗低相位噪声c类vco Download PDFInfo
- Publication number
- CN110768667B CN110768667B CN201910877615.5A CN201910877615A CN110768667B CN 110768667 B CN110768667 B CN 110768667B CN 201910877615 A CN201910877615 A CN 201910877615A CN 110768667 B CN110768667 B CN 110768667B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- vco
- hysteresis comparator
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims description 88
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 claims description 13
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 claims description 13
- 230000003044 adaptive effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 12
- 230000009977 dual effect Effects 0.000 claims description 10
- 238000004146 energy storage Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种双数字环路控制的低功耗低相位噪声C类VCO，包括：VCO核心模块(1)，用于产生振荡信号；数字振幅控制模块(2)，与所述VCO核心模块(1)连接，用于根据所述振荡信号产生第一控制信号和第二控制信号，以及根据所述第一控制信号调整所述振荡信号的振幅；数字自适应偏置模块(3)，连接所述数字振幅控制模块(2)和所述VCO核心模块(1)，用于根据所述第二控制信号产生第三控制信号以调节所述振荡信号的振幅。本发明提供的VCO通过双数字环路交替工作，使其具有恒定的振幅和相位噪声，实现最优的功耗和相位噪声性能。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种双数字环路控制的低功耗低相位噪声C类VCO。
背景技术
低压低功耗压控振荡器(VCO)是低压无线应用中的关键模块。随着集成电路技术的发展，对压控振荡器的性能要求越来越高。在低电源电压条件下，与B类VCO相比，C类VCO结构具有更优的相位噪声特性。
然而，C类VCO结构中存在起振可靠性的问题，同时其对环境变化敏感，易造成振幅等性能漂移，这严重限制了其实际应用，同时，由于环路中存在误差放大器，误差放大器在低电源电压下工作时鲁棒性很差，其产生的噪声会影响VCO核心模块的相位噪声。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种双数字环路控制的低功耗低相位噪声C类VCO，本发明要解决的技术问题通过以下技术方案实现：
一种双数字环路控制的低功耗低相位噪声C类VCO，包括：
VCO核心模块，用于产生振荡信号；
数字振幅控制模块，与所述VCO核心模块连接，用于根据所述振荡信号产生第一控制信号和第二控制信号，以及根据所述第一控制信号调整所述振荡信号的振幅；
数字自适应偏置模块，连接所述数字振幅控制模块和所述VCO核心模块，用于根据所述第二控制信号产生第三控制信号以调节所述振荡信号的振幅。
在本发明的一个实施例中，所述VCO核心模块(1)包括：第一电感L、第一电容C1、第二电容C2、电容阵列、第三电容C3、第四电容C4、第五电容C5、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2以及偏置电流源Ibias；其中，
所述第一电感L的中心抽头与电源电压VDD端连接；
所述第一电感L的一端、所述第一电容C1的一端、所述电容阵列的一端以及所述第三电容C3的一端均与所述第一NMOS管MN1的漏极连接；
所述第一电容C1的另一端以及所述第二电容C2的一端与控制信号输入端Vtune连接；
所述第二电容C2的另一端、所述第一电感L的另一端、所述电容阵列的另一端以及所述第四电容C4的另一端均与所述第二NMOS管MN2的漏极连接；
所述第三电容C3的另一端与所述第二NMOS管MN2的栅极连接，所述第四电容C4的另一端与所述第一NMOS管MN1的栅极连接；
所述第一电阻R1的一端与所述第一NMOS管MN1的栅极连接，所述第二电阻R2的一端与所述第二NMOS管MN2的栅极连接，所述第一电阻R1的另一端以及所述第二电阻R2的另一端与栅极信号输入端Vgbias连接；
所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极连接至共源点电压Vc端，所述第五电容C5的一端以及所述偏置电流源Ibias均连接所述共源点电压Vc端，所述第五电容C5的另一端接地；
所述栅极信号输入端Vgbias与所述共源点电压Vc端连接所述数字自适应偏置模块(3)；
所述第一NMOS管MN1的漏极和所述第二NMOS管MN2的漏极分别作为输出端OUT_N和OUT_P与连接所述数字振幅控制模块(2)。
在本发明的一个实施例中，所述偏置电流源Ibias包括：第一电流源(I1)、第二电流源(I2)以及开关组(K)；其中，所述第一电流源(I1)连接偏置电压VB端，并连接所述第二电流源(I2)以及所述开关组(K)。
在本发明的一个实施例中，所述第一电流源(I1)包括固定电流源MN5；所述第二电流源(I2)包括若干个可变电流源MNS0～MNSi，i为正整数；相应的，所述开关组(K)包括若干个开关K0～Ki；其中，
所述固定电流源MN5的栅极以及所述可变电流源MNS0～MNSi的栅极均与偏置电压VB端连接；
所述固定电流源MN5的源极以及所述可变电流源MNS0～MNSi的源极接地；
所述固定电流源MN5的漏极与所述共源点电压Vc端连接，所述可变电流源MNS0～MNSi的漏极依次与所述开关K0～Ki的一端连接，所述开关K0～Ki的另一端均与所述固定电流源MN5的漏极连接。
在本发明的一个实施例中，所述数字自适应偏置模块(3)包括：第一迟滞比较器CMP1、第二迟滞比较器CMP2、第三电阻R3、第四电阻R4、第六电容C6、第七电容C7以及第一逻辑电路；其中，
所述第一迟滞比较器CMP1的正相输入端与基准电压Vref1端连接，所述第二迟滞比较器CMP2的反相输入端与基准电压Vref2端连接；
所述第一迟滞比较器CMP1的输出端以及所述第二迟滞比较器CMP2的输出端均与第一逻辑电路连接；
所述第一逻辑电路的输入端与所述数字振幅控制模块(2)连接，输出端与所述第三电阻R3的一端连接；
所述第三电阻R3的另一端、所述第六电容C6的一端均与所述VCO核心模块(1)的栅极信号输入端Vgbias连接，所述第六电容C6的另一端接地；
所述第一迟滞比较器CMP1的反相输入端、所述第二迟滞比较器CMP2的正相输入端以及所述第七电容C7的一端均与所述第四电阻R4的一端连接，所述第七电容C7的另一端接地，所述第四电阻R4的另一端与所述VCO核心模块(1)的共源点电压Vc端连接。
在本发明的一个实施例中，所述数字振幅控制模块(2)包括：振幅检测单元(21)、低通滤波器LPF、第三迟滞比较器CMP3、第四迟滞比较器CMP4以及第二逻辑电路；其中，
所述振幅检测单元(21)的输入端与所述VCO核心模块(1)连接，所述振幅检测单元(21)的输出端与所述低通滤波器LPF的一端连接；
所述第三迟滞比较器CMP3的反相输入端、所述第四迟滞比较器CMP4的同相输入端与所述低通滤波器LPF的另一端连接，所述第三迟滞比较器CMP3的同相输入端与基准电压Vref3端连接，所述第四迟滞比较器CMP4的反相输入端与基准电压Vref4端连接；
所述第二逻辑电路的输入端连接所述第三迟滞比较器CMP3的输出端以及所述第四迟滞比较器CMP4的输出端，所述第二逻辑电路的输出端连接所述偏置电流源Ibias以及所述第一逻辑电路。
在本发明的一个实施例中，所述振幅检测单元(21)包括：第三NMOS管MN3、第四NMOS管MN4以及储能电容CAD；其中，
所述第三NMOS管MN3的栅极与所述第四NMOS管MN4的漏极连接，所述第三NMOS管MN3的漏极与所述VCO核心模块(1)的输出端OUT_N连接；
所述第四NMOS管MN4的栅极与所述第三NMOS管MN3的漏极连接，所述第四NMOS管MN4的漏极与所述VCO核心模块(1)的输出端OUT_P连接；
所述第三NMOS管MN3的源极、所述第四NMOS管MN4的源极以及所述储能电容CAD的一端均与所述低通滤波器LPF的一端连接；所述储能电容CAD的另一端接地。
本发明的有益效果：
1、本发明提供的双数字环路控制的低功耗低相位噪声C类VCO，通过双数字环路交替工作不仅使C类VCO具有可靠的起振特性和更优的相位噪声，同时满足振幅在制造工艺、电源电压和环境温度(PVT)变化和振荡频率变化时不受影响；
2、本发明提供的双数字环路控制的低功耗低相位噪声C类VCO在实现最优相位噪声性能的同时还能够获得最优的功耗。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种双数字环路控制的低功耗低相位噪声C类VCO结构示意图；
图2是本发明实施例提供的VCO核心模块电路结构示意图；
图3是本发明实施例提供的偏置电流源Ibias的电路结构示意图；
图4是本发明实施例提供的数字自适应偏置环路的电路结构示意图；
图5是本发明实施例提供的数字振幅控制环路的电路结构示意图；
图6是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO的另一种结构示意图；
图7是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO启动波形图；
图8是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO在不同温度和工艺角条件下的启动波形图；
图9是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO与模拟偏置环路控制C类VCO的相位噪声特性对比图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种双数字环路控制的低功耗低相位噪声C类VCO结构示意图，包括：
VCO核心模块1，用于产生振荡信号；
数字振幅控制模块2，与所述VCO核心模块1连接，用于根据所述振荡信号产生第一控制信号和第二控制信号，以及根据所述第一控制信号调整所述振荡信号的振幅；
数字自适应偏置模块3，连接所述数字振幅控制模块2和所述VCO核心模块1，用于根据所述第二控制信号产生第三控制信号以调节所述振荡信号的振幅。
在本实施例中，数字振幅控制模块2即为数字振幅控制环路，数字自适应偏置模块3即为数字自适应偏置环路，两者交替调节VCO核心模块产生的振荡信号的振幅。
请参见图2，图2是本发明实施例提供的VCO核心模块电路示意图；在本实施例中，所述VCO核心模块1包括：第一电感L、第一电容C1、第二电容C2、电容阵列、第三电容C3、第四电容C4、第五电容C5、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2以及偏置电流源Ibias；其中，
所述第一电感L的中心抽头与电源电压VDD端连接；
所述第一电感L的一端、所述第一电容C1的一端、所述电容阵列的一端以及所述第三电容C3的一端均与所述第一NMOS管MN1的漏极连接；
所述第一电容C1的另一端以及所述第二电容C2的一端与控制信号输入端Vtune连接；
所述第二电容C2的另一端、所述第一电感L的另一端、所述电容阵列的另一端以及所述第四电容C4的另一端均与所述第二NMOS管MN2的漏极连接；
所述第三电容C3的另一端与所述第二NMOS管MN2的栅极连接，所述第四电容C4的另一端与所述第一NMOS管MN1的栅极连接；
所述第一电阻R1的一端与所述第一NMOS管MN1的栅极连接，所述第二电阻R2的一端与所述第二NMOS管MN2的栅极连接，所述第一电阻R1的另一端以及所述第二电阻R2的另一端与栅极信号输入端Vgbias连接；
所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极连接至共源点电压Vc端，所述第五电容C5的一端以及所述偏置电流源Ibias均连接所述共源点电压Vc端，所述第五电容C5的另一端接地；
所述栅极信号输入端Vgbias与所述共源点电压Vc端连接所述数字自适应偏置模块3；
所述第一NMOS管MN1的漏极和所述第二NMOS管MN2的漏极分别作为输出端OUT_N和OUT_P与连接所述数字振幅控制环路。
在本实施例中，所述第一电容C1和所述第二电容C2均为可变电容。第一电容C1和第二电容C2用于实现连续调谐，电容阵列用于实现离散调谐，这些电容和第一电感L一起实现频率调谐。
请参见图3，图3是本发明实施例提供的偏置电流源Ibias的电路结构示意图；其中，所述偏置电流源Ibias包括：第一电流源I1、第二电流源I2以及开关组K；其中，所述第一电流源I1连接偏置电压VB端，并连接所述第二电流源I2以及所述开关组K。
在本实施例中，所述第一电流源I1包括固定电流源MN5；所述第二电流源I2包括若干个可变电流源MNS0～MNSi，i为正整数；相应的，所述开关组K包括若干个开关K0～Ki；其中，
所述固定电流源MN5的栅极以及所述可变电流源MNS0～MNSi的栅极均与偏置电压VB端连接；
所述固定电流源MN5的源极以及所述可变电流源MNS0～MNSi的源极接地；
所述固定电流源MN5的漏极与所述共源点电压Vc端连接，所述可变电流源MNS0～MNSi的漏极依次与所述开关K0～Ki的一端连接，所述开关K0～Ki的另一端均与所述固定电流源MN5的漏极连接。
在本实施例中，可变电流源的个数可根据实际需要设定，电流源的个数越多，电流越精确，振幅的控制也更精确，然而，套多的电流源会使电路规模变大，电路更复杂。因此，在本实施例中，优选i＝63，即可变电流源为MNS0～MNSi63共64个，相应的，开关组也包括K0～K63共64个开关。
在本实施例中，偏置电流源Ibias为VCO核心模块提供偏置电流，偏置电流为固定电流源MN5和可变电流源MNS0～MNS63的漏电流之和。VCO核心模块产生振荡信号并通过输出端OUT_N和OUT_P输出至数字振幅控制环路。
请参见图4，图4是本发明实施例提供的数字自适应偏置环路的电路结构示意图；在本实施例中，所述数字自适应偏置模块3包括：第一迟滞比较器CMP1、第二迟滞比较器CMP2、第三电阻R3、第四电阻R4、第六电容C6、第七电容C7以及第一逻辑电路；其中，
所述第一迟滞比较器CMP1的正相输入端与基准电压Vref1端连接，所述第二迟滞比较器CMP2的反相输入端与基准电压Vref2端连接；
所述第一迟滞比较器CMP1的输出端以及所述第二迟滞比较器CMP2的输出端均与第一逻辑电路连接；
所述第一逻辑电路的输入端与所述数字振幅控制模块2连接，输出端与所述第三电阻R3的一端连接；
所述第三电阻R3的另一端、所述第六电容C6的一端均与所述VCO核心模块1的栅极信号输入端Vgbias连接，所述第六电容C6的另一端接地；
所述第一迟滞比较器CMP1的反相输入端、所述第二迟滞比较器CMP2的正相输入端以及所述第七电容C7的一端均与所述第四电阻R4的一端连接，所述第七电容C7的另一端接地，所述第四电阻R4的另一端与所述VCO核心模块1的共源点电压Vc端连接。
在本实施例中，数字自适应偏置环路主要用于产生偏置电压并输入至VCO核心模块1的栅极信号输入端Vgbias。
请参见图5，图5是本发明实施例提供的数字振幅控制环路的电路结构示意图；在本实施例中，所述数字振幅控制模块2包括：振幅检测单元21、低通滤波器LPF、第三迟滞比较器CMP3、第四迟滞比较器CMP4以及第二逻辑电路；其中，
所述振幅检测单元21的输入端与所述VCO核心模块1连接，所述振幅检测单元21的输出端与所述低通滤波器LPF的一端连接；
所述第三迟滞比较器CMP3的反相输入端、所述第四迟滞比较器CMP4的同相输入端与所述低通滤波器LPF的另一端连接，所述第三迟滞比较器CMP3的同相输入端与基准电压Vref3端连接，所述第四迟滞比较器CMP4的反相输入端与基准电压Vref4端连接；
所述第二逻辑电路的输入端连接所述第三迟滞比较器CMP3的输出端以及所述第四迟滞比较器CMP4的输出端，所述第二逻辑电路的输出端连接所述偏置电流源Ibias以及所述第一逻辑电路。
在本实施例中，数字振幅控制环路通过振幅检测电路检测VCO核心模块产生的振荡信号，并通过第二逻辑电路生成第一控制信号和第二控制信号；第一控制信号，也即S0～S63信号输出至VCO核心模块的偏置电流源Ibias，控制开关K0～K63以调整可变电流源MNS0～MNS63的漏电流，进而控制偏置电流Ibias以达到调整振荡信号振幅的目的。第二控制信号，也即AMP_STOP信号输出至数字自适应偏置环路的第一逻辑电路控制偏置环路开始工作，第一逻辑电路输出第三控制信号至VCO核心模块以调节偏置电压Vgbias，进而达到调节振荡信号振幅的目的。
请参见图6，图6是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO的另一种结构示意图；本发明提供的C类VCO工作过程如下：
在起振阶段，数字振幅控制环路输出控制信号控制开关K0～K63全部闭合，Ibias为MN5与MNS0～MNS63的漏电流之和，数字自适应偏置环路控制Vgbias偏置在电压V0(电源电压)，使交叉耦合对管MN1和MN2有足够大的小信号跨导满足VCO核心模块的起振条件。振荡平稳后，OUT_N与第三NMOS管MN3的漏级连接，OUT_P与第四NMOS管MN4的漏级连接，实时检测VCO振幅的负峰值电压，迟滞比较器CMP3和CMP4比较完Vref3、Vref4和振幅的负峰值电压后，将比较结果输入第二逻辑电路，第二逻辑电路输出控制信号，使得开关K0-K63打开或关闭一个，即增大或减小偏置电流Ibias，以调节振幅达到Vref3和Vref4设定的范围。VCO振幅稳定后，AMP_STOP信号变为高，数字振幅控制环路停止工作，数字自适应偏置环路开始工作。振幅调节完成后，交叉耦合对管MN1和MN2的共源点电压Vc将高于参考电压Vref1和Vref2设定的范围，双比较器CMP1和CMP2比较完Vref1、Vref2和Vc后，控制第一逻辑电路输出控制信号，使偏置电压Vgbias由高电压V0开始依次往低电压调节，直至电压Vc达到参考电压Vref1和Vref2设定的范围，偏置电压Vgbias完成调节。偏置电压Vgbias的降低会使交叉耦合对管工作在更深的C类状态，使得VCO在相同偏置电流下获得更大的振幅。当振幅的增大使得振幅不在所设定的范围内，偏置稳定环路会停止工作，振幅稳定环路重新工作，调节振幅到设定的范围内。两个环路交替进行，直到VCO振幅达到设定的范围，电压Vc也在设定的范围，此时VCO达到特定条件下的最佳工作状态，实现最佳的功耗和相位噪声性能。
实施例二
下面通过仿真实验进一步说明本发明的有益效果。
请参见图7，图7是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO启动波形图；本发明提供的C类VCO工作状态可分为五个阶段。第一个阶段为起振阶段，第二个阶段为振幅调节阶段，第三个阶段为偏置电压调节阶段，第四个阶段为振幅再次调节阶段，第五个阶段为稳定振荡阶段。从图7可以看到偏置电压Vgbias的降低导致了振幅的增加，使振幅调节环路继续减小偏置电流，进一步降低功耗。根据仿真波形可以得到：起振结束后，VCO振幅达到700mV，两个环路交替调节完成后VCO进入稳定振荡阶段，VCO振幅由700mV稳定到400mV，偏置电压Vgbias由800mV稳定到590mV，此时VCO具有最优的功耗和相位噪声性能。
请参见图8，图8是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO在不同温度和工艺角条件下的启动波形图；在大偏置电流和高偏置电压的条件下，本发明所提出的C类VCO的起振是以B类振荡模式进行的。通过改变温度和工艺角模拟环境的变化，从图8中可以看出，在不同工作条件下，所设计的VCO都拥有可靠的起振稳定性。
请参见图9，图9是本发明实施例提供的双数字环路控制的低功耗低相位噪声C类VCO与模拟偏置环路控制C类VCO的相位噪声特性对比图。从图9中可以看出，当振荡频率为2.55GHz时，双数字环路控制C类VCO的相位噪声为-123.7dBc/Hz@1MHz，模拟偏置环路控制C类VCO的相位噪声为-122.4dBc/Hz@1MHz，这表明双数字环路控制C类VCO与模拟偏置环路控制C类VCO相比可以实现更优的相位噪声。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (6)
1.一种双数字环路控制的低功耗低相位噪声C类VCO，其特征在于，包括：
VCO核心模块(1)，用于产生振荡信号；
数字振幅控制模块(2)，与所述VCO核心模块(1)连接，用于根据所述振荡信号产生第一控制信号和第二控制信号，以及根据所述第一控制信号调整所述振荡信号的振幅；
数字自适应偏置模块(3)，连接所述数字振幅控制模块(2)和所述VCO核心模块(1)，用于根据所述第二控制信号产生偏置电压以调节所述振荡信号的振幅；其中，
所述数字自适应偏置模块(3)包括：第一迟滞比较器CMP1、第二迟滞比较器CMP2、第三电阻R3、第四电阻R4、第六电容C6、第七电容C7以及第一逻辑电路；其中，
所述第一迟滞比较器CMP1的正相输入端与基准电压Vref1端连接，所述第二迟滞比较器CMP2的反相输入端与基准电压Vref2端连接；
所述第一迟滞比较器CMP1的输出端以及所述第二迟滞比较器CMP2的输出端均与第一逻辑电路连接；
所述第一逻辑电路的输入端与所述数字振幅控制模块(2)连接，以接收所述第二控制信号；
所述第一逻辑电路的输出端输出控制信号，以使偏置电压由高电压V0开始依次往低电压V63调节，直至共源点电压Vc达到基准电压Vref1和Vref2设定的范围；
所述第三电阻R3的一端、所述第六电容C6的一端均与VCO核心模块(1)的栅极信号输入端Vgbias连接，所述第六电容C6的另一端接地；
所述第一迟滞比较器CMP1的反相输入端、所述第二迟滞比较器CMP2的正相输入端以及所述第七电容C7的一端均与所述第四电阻R4的一端连接，所述第七电容C7的另一端接地，所述第四电阻R4的另一端与VCO核心模块(1)的共源点电压Vc端连接。
2.根据权利要求1所述的低功耗低相位噪声C类VCO，其特征在于，所述VCO核心模块(1)包括：第一电感L、第一电容C1、第二电容C2、电容阵列、第三电容C3、第四电容C4、第五电容C5、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2以及偏置电流源Ibias；其中，
所述第一电感L的中心抽头与电源电压VDD端连接；
所述第一电感L的一端、所述第一电容C1的一端、所述电容阵列的一端以及所述第三电容C3的一端均与所述第一NMOS管MN1的漏极连接；
所述第一电容C1的另一端以及所述第二电容C2的一端与控制信号输入端Vtune连接；
所述第二电容C2的另一端、所述第一电感L的另一端、所述电容阵列的另一端以及所述第四电容C4的另一端均与所述第二NMOS管MN2的漏极连接；
所述第三电容C3的另一端与所述第二NMOS管MN2的栅极连接，所述第四电容C4的另一端与所述第一NMOS管MN1的栅极连接；
所述第一电阻R1的一端与所述第一NMOS管MN1的栅极连接，所述第二电阻R2的一端与所述第二NMOS管MN2的栅极连接，所述第一电阻R1的另一端以及所述第二电阻R2的另一端与栅极信号输入端Vgbias连接；
所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极连接至共源点电压Vc端，所述第五电容C5的一端以及所述偏置电流源Ibias均连接所述共源点电压Vc端，所述第五电容C5的另一端接地；
所述栅极信号输入端Vgbias与所述共源点电压Vc端连接所述数字自适应偏置模块(3)；
所述第一NMOS管MN1的漏极和所述第二NMOS管MN2的漏极分别作为输出端OUT_N和OUT_P与所述数字振幅控制模块(2)连接。
3.根据权利要求2所述的低功耗低相位噪声C类VCO，其特征在于，所述偏置电流源Ibias包括：第一电流源(I1)、第二电流源(I2)以及开关组(K)；其中，所述第一电流源(I1)连接偏置电压VB端，并连接所述第二电流源(I2)以及所述开关组(K)。
4.根据权利要求3所述的低功耗低相位噪声C类VCO，其特征在于，所述第一电流源(I1)包括固定电流源MN5；所述第二电流源(I2)包括若干个可变电流源MNS0～MNSi，i为正整数；相应的，所述开关组(K)包括若干个开关K0～Ki；其中，
所述固定电流源MN5的栅极以及所述可变电流源MNS0～MNSi的栅极均与偏置电压VB端连接；
所述固定电流源MN5的源极以及所述可变电流源MNS0～MNSi的源极接地；
所述固定电流源MN5的漏极与所述共源点电压Vc端连接，所述可变电流源MNS0～MNSi的漏极依次与所述开关K0～Ki的一端连接，所述开关K0～Ki的另一端均与所述固定电流源MN5的漏极连接。
5.根据权利要求4所述的低功耗低相位噪声C类VCO，其特征在于，所述数字振幅控制模块(2)包括：振幅检测单元(21)、低通滤波器LPF、第三迟滞比较器CMP3、第四迟滞比较器CMP4以及第二逻辑电路；其中，
所述振幅检测单元(21)的输入端与所述VCO核心模块(1)连接，所述振幅检测单元(21)的输出端与所述低通滤波器LPF的一端连接；
所述第三迟滞比较器CMP3的反相输入端、所述第四迟滞比较器CMP4的同相输入端与所述低通滤波器LPF的另一端连接，所述第三迟滞比较器CMP3的同相输入端与基准电压Vref3端连接，所述第四迟滞比较器CMP4的反相输入端与基准电压Vref4端连接；
所述第二逻辑电路的输入端连接所述第三迟滞比较器CMP3的输出端以及所述第四迟滞比较器CMP4的输出端，所述第二逻辑电路的输出端连接所述偏置电流源Ibias以及所述第一逻辑电路。
6.根据权利要求5所述的低功耗低相位噪声C类VCO，其特征在于，所述振幅检测单元(21)包括：第三NMOS管MN3、第四NMOS管MN4以及储能电容CAD；其中，
所述第三NMOS管MN3的栅极与所述第四NMOS管MN4的漏极连接，所述第三NMOS管MN3的漏极与所述VCO核心模块(1)的输出端OUT_N连接；
所述第四NMOS管MN4的栅极与所述第三NMOS管MN3的漏极连接，所述第四NMOS管MN4的漏极与所述VCO核心模块(1)的输出端OUT_P连接；
所述第三NMOS管MN3的源极、所述第四NMOS管MN4的源极以及所述储能电容CAD的一端均与所述低通滤波器LPF的一端连接；所述储能电容CAD的另一端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910877615.5A CN110768667B (zh) | 2019-09-17 | 2019-09-17 | 一种双数字环路控制的低功耗低相位噪声c类vco |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910877615.5A CN110768667B (zh) | 2019-09-17 | 2019-09-17 | 一种双数字环路控制的低功耗低相位噪声c类vco |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110768667A CN110768667A (zh) | 2020-02-07 |
| CN110768667B true CN110768667B (zh) | 2023-08-01 |
Family
ID=69330340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910877615.5A Active CN110768667B (zh) | 2019-09-17 | 2019-09-17 | 一种双数字环路控制的低功耗低相位噪声c类vco |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110768667B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867658B1 (en) * | 2003-07-07 | 2005-03-15 | Dialog Semiconductor Gmbh | Enhanced architectures of voltage-controlled oscillators with single inductor (VCO-1L) |
| JP2012090130A (ja) * | 2010-10-21 | 2012-05-10 | Renesas Electronics Corp | 半導体装置 |
| CN104143977A (zh) * | 2014-08-25 | 2014-11-12 | 清华大学 | 一种压控振荡器 |
| CN109660253A (zh) * | 2018-11-05 | 2019-04-19 | 西安电子科技大学 | 一种数字振幅控制电路及其压控振荡器 |
| CN109995324A (zh) * | 2019-03-12 | 2019-07-09 | 东南大学 | 一种动态偏置调节的lc压控振荡器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8493156B2 (en) * | 2011-06-06 | 2013-07-23 | Broadcom Corporation | High amplitude voltage-controlled oscillator with dynamic bias circuit |
| US8766683B2 (en) * | 2012-08-17 | 2014-07-01 | St-Ericsson Sa | Double output linearized low-noise charge pump with loop filter area reduction |
-
2019
- 2019-09-17 CN CN201910877615.5A patent/CN110768667B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867658B1 (en) * | 2003-07-07 | 2005-03-15 | Dialog Semiconductor Gmbh | Enhanced architectures of voltage-controlled oscillators with single inductor (VCO-1L) |
| JP2012090130A (ja) * | 2010-10-21 | 2012-05-10 | Renesas Electronics Corp | 半導体装置 |
| CN104143977A (zh) * | 2014-08-25 | 2014-11-12 | 清华大学 | 一种压控振荡器 |
| CN109660253A (zh) * | 2018-11-05 | 2019-04-19 | 西安电子科技大学 | 一种数字振幅控制电路及其压控振荡器 |
| CN109995324A (zh) * | 2019-03-12 | 2019-07-09 | 东南大学 | 一种动态偏置调节的lc压控振荡器 |
Non-Patent Citations (4)
| Title |
|---|
| 12-GHz Wideband Fractional-N PLL With Robust VCO in 65-nm CMOS;Huang, S. Liu, J. Hu, R. Wang and Z. Zhu;《IEEE Microwave and Wireless Components Letters》;20190422;第397页右栏第3段-第398页左栏第3段及图2 * |
| A 12-GHz Wideband Fractional-N PLL With Robust VCO in 65-nm CMOS;Huang, S. Liu, J. Hu, R. Wang and Z. Zhu;《IEEE Microwave and Wireless Components Letters》;20190422;第397页右栏第3段-第398页左栏第3段及图2 * |
| A Low Power, Startup Ensured and Constant Amplitude Class-C VCO in 0.18 um CMOS;Chen, F. Jonsson, M. Carlsson, C. Hedenas and L. -R. Zheng;《IEEE Microwave and Wireless Components Letters》;20110714;427-429 * |
| 一种新型低功耗C类压控振荡器设计;赵阳等;《电子设计工程》;20180120(第02期);173-176、180 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110768667A (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8154352B2 (en) | Oscillating circuit | |
| US9190952B1 (en) | Low-power voltage-controlled oscillator | |
| CN103516333B (zh) | 振荡器装置 | |
| US20150311785A1 (en) | Low-Noise High Efficiency Bias Generation Circuits and Method | |
| CN108199687B (zh) | 跨导线性化宽带lc型压控振荡器及可调电容阵列电路 | |
| CN106603012B (zh) | 宽带温度补偿压控振荡器及温度补偿方法和电压产生电路 | |
| US20150145607A1 (en) | Peak detectors for amplitude control of oscillators | |
| JP2009218871A (ja) | 電圧制御発振器 | |
| WO2005114831A1 (en) | Current-controlled quadrature oscillator using differential gm/c cells incorporating amplitude limiters | |
| US7659788B2 (en) | Amplitude regulating circuit | |
| CN110011644B (zh) | 一种环形振荡器 | |
| Gui et al. | Low-supply sensitivity LC VCOs with complementary varactors | |
| CN113489460B (zh) | Rc振荡电路及rc振荡器 | |
| WO2018010180A1 (zh) | 一种振荡器 | |
| CN108449083B (zh) | 一种自适应易启动的振荡器幅度控制电路 | |
| CN102332910A (zh) | 一种环形压控振荡器及锁相环电路 | |
| CN115706562A (zh) | 任意温度补偿电压函数发生器、晶体振荡器及其谐振频率调节方法 | |
| CN110768667B (zh) | 一种双数字环路控制的低功耗低相位噪声c类vco | |
| Siriburanon et al. | A current-reuse Class-C LC-VCO with an adaptive bias scheme | |
| CN114024506B (zh) | 开环型晶体振荡器电路 | |
| CN113640776B (zh) | 一种基于负反馈的高精度频率锁定电路 | |
| CN205657677U (zh) | 一种可编程压控振荡器 | |
| CN111835293B (zh) | 多跨阻恒定带宽超低噪声tia | |
| CN105227179A (zh) | 振荡电路 | |
| CN103634001A (zh) | 一种压控振荡器及其输出频率控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |