CN110736908A - 一种面向多维封装结构芯片可靠性评估方法 - Google Patents

一种面向多维封装结构芯片可靠性评估方法 Download PDF

Info

Publication number
CN110736908A
CN110736908A CN201910871610.1A CN201910871610A CN110736908A CN 110736908 A CN110736908 A CN 110736908A CN 201910871610 A CN201910871610 A CN 201910871610A CN 110736908 A CN110736908 A CN 110736908A
Authority
CN
China
Prior art keywords
temperature
experiment
chip
reliability
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910871610.1A
Other languages
English (en)
Inventor
陈新华
苏梅英
贝国平
董子钰
董金勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhong Ming Fu Chi (suzhou) Nanometer High Tech Materials Co Ltd
Beijing University of Civil Engineering and Architecture
Original Assignee
Zhong Ming Fu Chi (suzhou) Nanometer High Tech Materials Co Ltd
Beijing University of Civil Engineering and Architecture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhong Ming Fu Chi (suzhou) Nanometer High Tech Materials Co Ltd, Beijing University of Civil Engineering and Architecture filed Critical Zhong Ming Fu Chi (suzhou) Nanometer High Tech Materials Co Ltd
Priority to CN201910871610.1A priority Critical patent/CN110736908A/zh
Publication of CN110736908A publication Critical patent/CN110736908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种面向多维封装结构芯片可靠性评估方法，包括以下步骤：步骤1，选定晶圆上用于可靠性测试的芯片样本数量；步骤2，对选定的芯片样本进行外部损伤检查；步骤3，将通过外部损伤检查后的芯片样本进行预处理实验；步骤4，将预处理实验后的芯片样本分为3组，分别进行温度循环实验、无偏压高加速温湿度应力实验以及压力蒸煮实验；步骤5，对完成步骤4试验后的3组芯片通过失效统计和微观组织结构表征，确定芯片样本的缺陷和寿命预计值。本发明的可靠性评估方法，能够确定不同工作条件对芯片的组织结构变化和内部缺陷形成的影响，确定芯片的可靠性及失效形式，准确评估产品寿命预计值，有助于尽快改进芯片设计和生产中的缺陷。

Description

一种面向多维封装结构芯片可靠性评估方法
技术领域
本发明涉及芯片先进封装技术领域，具体涉及一种面向多维封装结构芯片可靠性评估方法。
背景技术
随着电子设备越来越智能化和多样化以及对设备性能的要求不断提高，传统的2维封装芯片已逐渐难以满足要求，迫切需要发展2.5维和3维多维封装结构的先进封装技术。其中，硅通孔技术(TSV)是实现2.5维和3维先进封装技术的关键，硅通孔技术(TSV)的发展已吸引了英特尔、三星和东芝等世界上顶尖的微电子、芯片及封装技术厂商的不断研发投入。
可靠性试验是在一定的温度和湿度实验条件下，通过模拟和加速半导体元器件在整个工作过程中的各种环境条件，检测初开发出的产品能否达到预定的可靠性指标，同时对产品的制作过程起到监视的作用；在试验过程中，能够根据试验制定出合理的工艺筛选条件；对批量产品，能够对其进行可靠性鉴定或验收；还能够通过对比实验前后半导体元器件的主要结构和尺寸的变化，研究失效机理。
由于2.5维和3维封装的复杂结构能够引起断裂应力敏感性，因此，芯片互连可靠性是一个重要问题。特别是对应用高密度互连技术制造的精密TSV。目前，针对TSV热应力可靠性问题，主要集中在基于解析方法或者有限元分析法研究热-结构耦合条件下，不同介质材料、填充材料、通孔尺寸或通孔结构对TSV热应力以及变形的影响。目前对于TSV的研究领域集中在光学检测、热力学建模及寄生参数的分析等。然而，现有研究并没有很好地展示出实际工作条件下TSV的表面形貌变化和内部缺陷。而且，目前主要是对TSV制造工艺的发展和改进，而对TSV相关可靠性方法还十分有限。传统的可靠性试验方式耗时长，已经难以找出设计和生产中的缺陷，也不足以准确评估产品寿命预计值。
发明内容
本发明要解决的技术问题是提供一种面向多维封装结构芯片可靠性评估方法。
为了解决上述技术问题，本发明提供了一种面向多维封装结构芯片可靠性评估方法，包括以下步骤：
步骤1，选定晶圆上用于可靠性测试的芯片样本数量；
步骤2，对选定的芯片样本进行外部损伤检查；
步骤3，将通过外部损伤检查后的芯片样本进行预处理(Pre-condition,PC)实验；
步骤4，将预处理(Pre-condition,PC)实验后的芯片样本分为3组，分别进行温度循环(Temperature Cycling,TC)实验、无偏压高加速温湿度应力实验(Unbiased HighlyAccelerated Temperature and Humidity Stress Test,UHAST)以及压力蒸煮(PressureCooker Test,PCT)实验；
步骤5，对完成步骤4试验后的3组芯片通过失效统计和微观组织结构表征，确定芯片样本的缺陷和寿命预计值，从而实现了2.5维和3维的多维封装结构芯片可靠性的准确预测。
优选的，所述步骤3中的PC实验的温度循环温度为-40℃到60℃至少5个温度循环次数，每个循环中最高温度和最低温度的保温时间为5～30分钟，高低温转换时间7～30分钟，确保样本浸透。
优选的，所述步骤4中TC实验的试验温度区间为-65℃～150℃，保温时间15～30min，再降温，依次循环，每个循环的完成时间为1小时，循环次数为500次。
优选的，所述步骤4中UHAST实验保温时的干球温度130±2℃，湿球温度为124.7℃，相对湿度为85±5％，蒸汽压力为230千帕，保温时间为96小时。
优选的，所述步骤4中PCT实验的温度为121℃，相对湿度为100％，蒸汽压力为205千帕，保温时间为96小时；在达到这个条件后启动试验计时，并在下降开始点停止计时。
本发明的有益效果：
(1)本发明的芯片可靠性评估方法，符合固态技术协会(JEDEC)标准及国家军用标准(GJB)，采用的试验环境比产品在正常使用中所经受的环境更为严酷，能够在有限的试验时间内得到比在正常工作条件下更多样的信息。
(2)本发明的芯片可靠性评估方法，属于一种高加速可靠性试验方法，能够减少可靠性试验时间，有助于芯片产品的开发周期的缩小，降低开发成本，并有利于芯片产品的大规模生产。
(3)本发明的芯片可靠性评估方法，结合了2.5维和3维多维封装结构的特点，能够确定不同工作条件对芯片的组织结构变化和内部缺陷形成的影响，确定芯片的可靠性及失效形式，准确评估产品寿命预计值，有助于尽快改进芯片设计和生产中的缺陷。
附图说明
图1是本发明的方法流程图；
图2是2.5维封装芯片的剖面结构示意图；
图3是本发明一种实施方式的PC试验后芯片尺寸变化量；
图4是本发明一种实施方式的TC试验后芯片尺寸变化量；
图5是本发明一种实施方式的UHAST试验后芯片尺寸变化量；
图6是本发明一种实施方式的PCT试验后芯片尺寸变化量；
图中标号说明：1、焊球；2、重布线层后再次覆盖的铍(Pi)层；3、首次覆盖的铍(Pi)层；4、硅板。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
目前，2.5维和3维多维封装结构是未来芯片封装的发展方向，其中，TSV是实现2.5维和3维先进封装技术的关键。图2示出了2.5维封装芯片的剖面结构示意图，其包括硅板4、首次覆盖的铍(Pi)层3、重布线层后再次覆盖的铍(Pi)层2、焊球1以及引线。
由于2.5维和3维封装的复杂结构能够引起断裂应力敏感性，因此，芯片互连可靠性是一个重要问题。目前现有技术主要针对TSV制造工艺的发展和改进，而对TSV相关可靠性方法还十分有限。传统的可靠性试验方式耗时长，已经难以找出设计和生产中的缺陷，也不足以准确评估产品寿命预计值。
针对这一技术问题，本发明提供了一种面向多维封装结构芯片可靠性评估方法。
图1为该方法的流程图，图2为2.5维封装芯片的剖面结构示意图，该可靠性评估方法可以由以下步骤组成：
步骤1，选定晶圆上用于可靠性测试的芯片样本数量；
步骤2，对选定的芯片样本进行外部损伤检查；
步骤3，将通过外部损伤检查后的芯片样本进行PC实验，温度循环温度为-40℃到60℃，共进行5个温度循环次数，每个循环中最高温度和最低温度的保温时间为5分钟，高低温转换时间7分钟，确保样本浸透；
步骤4，将PC实验后的芯片样本分为3组，其中第1组芯片进行TC实验，TC实验的最低试验温度为-65℃，最高试验温度为150℃，保温时间15min，再降温，依次循环，每个循环的完成时间为1小时，循环次数为500次；第2组芯片进行UHAST实验，保温时的干球温度130℃，湿球温度为124.7℃，相对湿度为85％，蒸汽压力为230千帕，保温时间为96小时；第3组芯片进行PCT实验，实验温度为121℃，相对湿度为100％，蒸汽压力为205千帕，保温时间为96小时；在达到这个条件后启动试验计时，并在下降开始点停止计时；
步骤5，对完成步骤4试验后的3组芯片通过失效统计和微观组织结构表征，确定芯片样本的缺陷和寿命预计值，从而实现了多维封装结构芯片可靠性的准确预测。
图3-6分别示出了PC试验后、TC试验后、UHAST试验后和PCT试验后芯片不同位置焊球高度变化量。
本发明的芯片可靠性评估方法，属于一种高加速可靠性试验方法，能够减少可靠性试验时间，有助于芯片产品的开发周期的缩小，降低开发成本，并有利于芯片产品的大规模生产；并且，本发明的芯片可靠性评估方法结合了2.5维和3维多维封装结构的特点，能够确定不同工作条件对芯片的组织结构变化和内部缺陷形成的影响，确定芯片的可靠性及失效形式，准确评估产品寿命预计值，有助于尽快改进芯片设计和生产中的缺陷。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (5)

1.一种面向多维封装结构芯片可靠性评估方法，其特征在于，包括以下步骤：
步骤1，选定晶圆上用于可靠性测试的芯片样本数量；
步骤2，对选定的芯片样本进行外部损伤检查；
步骤3，将通过外部损伤检查后的芯片样本进行预处理实验；
步骤4，将预处理实验后的芯片样本分为3组，分别进行温度循环实验、无偏压高加速温湿度应力实验以及压力蒸煮实验；
步骤5，对完成步骤4试验后的3组芯片通过失效统计和微观组织结构表征，确定芯片样本的缺陷和寿命预计值，从而实现2.5维和3维的多维封装结构芯片可靠性的准确预测。
2.如权利要求1所述的一种面向多维封装结构芯片可靠性评估方法，其特征在于，步骤3中，预处理实验的温度循环温度为-40℃～60℃至少5个温度循环次数，每个循环中最高温度和最低温度的保温时间为5～30分钟，高低温转换时间为7～30分钟。
3.如权利要求1所述的一种面向多维封装结构芯片可靠性评估方法，其特征在于，步骤4中，温度循环实验的试验温度区间为-65℃～150℃，保温时间为15～30min，再降温，依次循环，每个循环的完成时间为1小时，循环次数为500次。
4.如权利要求1所述的一种面向多维封装结构芯片可靠性评估方法，其特征在于，步骤4中，无偏压高加速温湿度应力实验保温时的干球温度130±2℃，湿球温度为124.7℃，相对湿度为85±5％，蒸汽压力为230千帕，保温时间为96小时。
5.如权利要求1所述的一种面向多维封装结构芯片可靠性评估方法，其特征在于，步骤4中，压力蒸煮实验的温度为121℃，相对湿度为100％，蒸汽压力为205千帕，保温时间为96小时；在达到该条件后启动试验计时，并在下降开始点停止计时。
CN201910871610.1A 2019-09-16 2019-09-16 一种面向多维封装结构芯片可靠性评估方法 Pending CN110736908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910871610.1A CN110736908A (zh) 2019-09-16 2019-09-16 一种面向多维封装结构芯片可靠性评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910871610.1A CN110736908A (zh) 2019-09-16 2019-09-16 一种面向多维封装结构芯片可靠性评估方法

Publications (1)

Publication Number Publication Date
CN110736908A true CN110736908A (zh) 2020-01-31

Family

ID=69267990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910871610.1A Pending CN110736908A (zh) 2019-09-16 2019-09-16 一种面向多维封装结构芯片可靠性评估方法

Country Status (1)

Country Link
CN (1) CN110736908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117705946A (zh) * 2023-12-12 2024-03-15 南京长芯检测科技有限公司 一种ic封装样品内非导电胶失效确定方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046314A1 (en) * 2004-07-21 2007-03-01 Advanced Semiconductor Engineering, Inc. Process for testing IC wafer
CN102662141A (zh) * 2012-06-04 2012-09-12 扬州扬杰电子科技股份有限公司 一种评估半导体器件可靠性的方法
CN103197226A (zh) * 2013-03-15 2013-07-10 中国电子科技集团公司第二十四研究所 评价引线键合气密性封装模拟集成电路贮存寿命的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046314A1 (en) * 2004-07-21 2007-03-01 Advanced Semiconductor Engineering, Inc. Process for testing IC wafer
CN102662141A (zh) * 2012-06-04 2012-09-12 扬州扬杰电子科技股份有限公司 一种评估半导体器件可靠性的方法
CN103197226A (zh) * 2013-03-15 2013-07-10 中国电子科技集团公司第二十四研究所 评价引线键合气密性封装模拟集成电路贮存寿命的方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DUK JU NA 等: ""TSV MEOL (Mid End of Line) and packaging technology of mobile 3D-IC stacking"", 《2014 IEEE 64TH ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC)》 *
JEDEC: "《JEDEC STANDARD Preconditioning of Nonhermetic Surface Mount Devices Prior to Reliability Testing JESD22-A113D》", 31 August 2003 *
JEDEC: "《JEDEC STANDARD Temperature Cycling,JESD22-A104C》", 31 May 2005 *
JEDEC: "《JEDEC STANDARD,Acclerated Moisture Resistance-Unbiased Autoclave JESD22-A102C》", 31 December 2000 *
KENTARO MORI 等: ""High density and reliable packaging technology with Non Conductive Film for 3D/TSV"", 《2013 IEEE INTERNATIONAL 3D SYSTEMS INTEGRATION CONFERENCE (3DIC)》 *
吴洪江等: "《雷达收发组件芯片技术》", 31 December 2017, 国防工业出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117705946A (zh) * 2023-12-12 2024-03-15 南京长芯检测科技有限公司 一种ic封装样品内非导电胶失效确定方法及系统

Similar Documents

Publication Publication Date Title
CN108519550B (zh) 集成电路晶圆测试优化方法
TWI498573B (zh) 半導體晶片重測系統及其重測方法
CN102565653B (zh) 一种晶圆测试方法
JP2003347373A (ja) ウエハ上の回路を試験するシステム及び方法
JP2017534872A (ja) プローブカード検査のための装置の組立
CN101996856A (zh) 晶圆可接受测试的实时监控方法
CN110736908A (zh) 一种面向多维封装结构芯片可靠性评估方法
CN209000871U (zh) 一种晶圆测试系统
CN216792376U (zh) 一种多芯片测试治具
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
TW201508284A (zh) 系統級ｉｃ測試機台全自動重測方法及該測試機台
CN116224032B (zh) 一种芯片可靠性测试方法及装置
CN111190092B (zh) 一种fpga测试质量控制优化系统
CN104716069A (zh) 晶圆可接受性测试机台内部环境的监测方法和监测装置
CN110457809B (zh) 一种系统级封装微凸点结构可靠性的两步式优化设计方法
CN110196256B (zh) 一种半导体器件的机械力失效分析方法
Chen et al. Cure Shrinkage Characterization and Warpage Simulation Optimization of Epoxy Molding Compound for 5G Application
WO2023173446A1 (zh) 芯片分类方法和封装方法、芯片分类系统和封装系统
CN112461473B (zh) 一种ct探测器核心部件的高加速寿命试验方法
Xue et al. Failure Mechanism Study for Flip Chip QFN Crack Issue under Temperature Cycling Test
Liu et al. The influence of molding compound properties on system-in-package reliability for 5G application
Xiao et al. Reliability Analysis of System-in-Package Module Based on Physics of Failure
CN102053217A (zh) 晶圆中断测试后再工事时快速处理的方法
CN111220902A (zh) 一种基于集成电路圆片坐标分区的工程分析测试的方法
CN107887290A (zh) 一种剥离强度测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200131