CN111190092B - 一种fpga测试质量控制优化系统 - Google Patents

一种fpga测试质量控制优化系统 Download PDF

Info

Publication number
CN111190092B
CN111190092B CN201911377712.4A CN201911377712A CN111190092B CN 111190092 B CN111190092 B CN 111190092B CN 201911377712 A CN201911377712 A CN 201911377712A CN 111190092 B CN111190092 B CN 111190092B
Authority
CN
China
Prior art keywords
chip
test
database
variable
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911377712.4A
Other languages
English (en)
Other versions
CN111190092A (zh
Inventor
顾辉
王�华
高莹华
王锦
崔孝叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN201911377712.4A priority Critical patent/CN111190092B/zh
Publication of CN111190092A publication Critical patent/CN111190092A/zh
Application granted granted Critical
Publication of CN111190092B publication Critical patent/CN111190092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Factory Administration (AREA)

Abstract

本发明公开了一种FPGA测试质量控制优化系统，在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；本发明提供的FPGA测试质量控制优化系统，此项技术将芯片的chipid写入后台数据库，可以监测每个流程的数据库记录，通过算法判断，可以实时监测测试流程中是否发生异常，比如良率异常、测试参数异常、混料等异常，这样就减少了EQC程序测试的流程，提高了测试厂的量产测试效率，也节约了客户的测试成本。

Description

一种FPGA测试质量控制优化系统
技术领域
本发明涉及自动化测试系统(ATE)的FPGA测试技术领域，具体是一种FPGA测试质量控制优化系统。
背景技术
FT:成品电测试。
Handler：模仿人手和臂的某些动作功能，用以按固定程序抓取、搬运物件或操作工具的自动操作装置。
EQC:质量检验。
Chipid/UID：芯片唯一标识符。
ATE：自动测试设备，进行半导体自动测试仪器。
UI：用户的操作界面，用来完成程序调用等工作。
FPGA:可编程的逻辑列阵。
在基于自动化测试系统(ATE)的FPGA测试中，通常情况下FPGA测试参数多，由于规模的扩大，导致配置向量的深度大大超过测试系统的最大需求，从而采用多个程序多流程进行测试，测试时间长，测试成本高，但由于FPGA本身对故障覆盖率的高要求，无法缩减对其内部模块的测试用例数量。
目前自动化测试系统(ATE)的FPGA测试中，通常每个测试流程测完后，都会按比例抽取PASS芯片进行EQC测试，来确保没有发生混料的情况；对于FPGA来说，由于本身对故障覆盖率的高要求，无法缩减对其内部模块的测试用例数量，测试时间比较长，测试成本相对较高。
本发明提供一种FPGA测试质量控制优化系统，通过写入FPGA固定位置的chipid标识，识别待测芯片编号，写入后台数据库，在每个流程测试中通过监视数据库记录，判断待测器件在测试流程中的记录，通过算法判断，可以快速识别测试流程中是否发生异常，也可以缩减EQC测试流程，极大的提高了量产效率。
发明内容
本发明为解决上述技术问题而采用的技术方案是提供一种FPGA测试质量控制优化系统，可以通过数据库实时对比，监测每个流程的chipid，减少EQC程序测试流程，大大提高了测试厂量产效率和节约了客户的测试成本；
其中，具体技术方案是：
首先在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；
后面无需进行EQC程序测试，直接测试下个流程，测试中用相同的方法取回芯片的chipid，写进数据库中，实时和数据库上个流程的chipid进行对比，chipid对比下来出现在数据库的pass芯片中，判断为没有混料，测试正常。
上述的FPGA测试质量控制优化系统，其中：
FPGA测试中，通过UI将芯片的chipid写入数据库，识别待测芯片编号，然后在后台数据库进行对比，监测每一个流程的chipid；通过下面的算法判断识别测试中是否有异常发生；
FT1:代表常温测试；FT1RT1代表常温失效芯片复测；
FT2：代表高温测试；FT2RT1代表高温失效芯片复测；
1)检查每道环节的chipid自身有无重复；每道环节包括FT1\FT1RT1\FT2\FT2RT2；
2)检查FT1RT1的测试数量是否与FT1的Fail数量一致；
3)检查FT1RT1中的PassUID是否在FT1的PassUID中出现过，出现则报对应UID异常；
4)检查FT2的测试数量是否与(FT1+FT1RT1)合计后的Pass数量一致；
5)检查FT2中的PassUID是否都存在于(FT1+FT1RT1)合计后的PassUID中；
6)配置每道流程的每个Bin的良率范围，据此进行良率检查。
本发明相对于现有技术具有如下有益效果：
此项技术将芯片的chipid写入后台数据库，可以监测每个流程的数据库记录，通过算法判断，可以实时监测测试流程中是否发生异常，比如良率异常、测试参数异常、混料等异常，这样就减少了EQC程序测试的流程，提高了测试厂的量产测试效率，也节约了客户的测试成本。
附图说明
图1为数据库记录示意图。
具体实施方式
本发明在FPGA测试中，测完一个流程后，无需再进行EQC程序测试。
首先在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；后面无需进行EQC程序测试，直接测试下个流程，测试中用相同的方法取回芯片的chipid，写进数据库中，实时和数据库上个流程的chipid进行对比，如果chipid对比下来出现在数据库的pass芯片中，就可以判断为没有混料，测试正常，这样可以大大提高测试厂的量产效率，减少客户的测试成本。
FPGA测试中，通过UI将芯片的chipid写入数据库，识别待测芯片编号，然后在后台数据库进行对比，监测每一个流程的chipid；通过下面的算法判断，可以快速识别测试中是否有异常发生。
下面以FPGA芯片的常温和高温两个流程为例，详细说一下具体方法：
FT1:代表常温测试；FT1RT1代表常温失效芯片复测；
FT2：代表高温测试；FT2RT1代表高温失效芯片复测；
1、检查每道环节的chipid自身有无重复；(每道环节包括：FT1\FT1RT1\FT2\FT2RT2等…)(下面以FT1为例)；
2、检查FT1RT1的测试数量是否与FT1的Fail数量一致；
3、检查FT1RT1中的PassUID是否在FT1的PassUID中出现过，出现则报对应UID异常；
4、检查FT2的测试数量是否与(FT1+FT1RT1)合计后的Pass数量一致；
5、检查FT2中的PassUID是否都存在于(FT1+FT1RT1)合计后的PassUID中；
6、配置每道流程的每个Bin的良率范围，据此进行良率检查。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (1)

1.一种FPGA测试质量控制优化系统，其特征在于：
首先在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；
后面无需进行EQC程序测试，直接测试下个流程，测试中用相同的方法取回芯片的chipid，写进数据库中，实时和数据库上个流程的chipid进行对比，chipid对比下来出现在数据库的pass芯片中，判断为没有混料，测试正常；
所述FPGA测试中，通过UI将芯片的chipid写入数据库，识别待测芯片编号，然后在后台数据库进行对比，监测每一个流程的chipid；通过下面的算法判断识别测试中是否有异常发生；
FT1：代表常温测试；FT1RT1代表常温失效芯片复测；
FT2：代表高温测试；FT2RT1代表高温失效芯片复测；
1)检查每道环节的chipid自身有无重复；每道环节包括FT1\FT1RT1\FT2\FT2RT2；
2)检查FT1RT1的测试数量是否与FT1的Fail数量一致；
3)检查FT1RT1中的PassUID是否在FT1的PassUID中出现过，出现则报对应UID异常；
4)检查FT2的测试数量是否与(FT1+FT1RT1)合计后的Pass数量一致；
5)检查FT2中的PassUID是否都存在于(FT1+FT1RT1)合计后的PassUID中；
6)配置每道流程的每个Bin的良率范围，据此进行良率检查。
CN201911377712.4A 2019-12-27 2019-12-27 一种fpga测试质量控制优化系统 Active CN111190092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911377712.4A CN111190092B (zh) 2019-12-27 2019-12-27 一种fpga测试质量控制优化系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911377712.4A CN111190092B (zh) 2019-12-27 2019-12-27 一种fpga测试质量控制优化系统

Publications (2)

Publication Number Publication Date
CN111190092A CN111190092A (zh) 2020-05-22
CN111190092B true CN111190092B (zh) 2022-03-22

Family

ID=70705885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911377712.4A Active CN111190092B (zh) 2019-12-27 2019-12-27 一种fpga测试质量控制优化系统

Country Status (1)

Country Link
CN (1) CN111190092B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112557881A (zh) * 2020-12-22 2021-03-26 上海华岭集成电路技术股份有限公司 管控集成电路测试质量的方法
CN113051115A (zh) * 2021-03-19 2021-06-29 珠海芯网测控有限公司 芯片ft与eqc一体化测试方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538439A (en) * 1965-12-07 1970-11-03 Texas Instruments Inc Method for measuring the amplitude of any point on repetitive cycles of a high frequency waveform
JP3628545B2 (ja) * 1999-03-30 2005-03-16 台湾積體電路製造股▲ふん▼有限公司 メモリー素子用内蔵自己テスト回路
TWI240084B (en) * 2004-06-03 2005-09-21 Richtek Technology Corp Testing method for integrated circuit
CN101509783B (zh) * 2009-03-24 2011-10-26 北京四维图新科技股份有限公司 应用于导航电子地图生产中的数据检查方法及装置
CN203849346U (zh) * 2014-05-21 2014-09-24 杭州互诚控制技术有限公司 一种老化测试设备
CN106019125A (zh) * 2016-07-18 2016-10-12 南通大学 32通道低频rfid晶圆测试系统及方法
CN207164208U (zh) * 2017-09-11 2018-03-30 东莞市爱协生智能科技有限公司 一种芯片的测试系统
CN107656188B (zh) * 2017-09-11 2023-12-29 深圳市爱协生科技股份有限公司 一种芯片的测试系统及其方法
CN108226751B (zh) * 2017-12-14 2020-10-02 芯海科技（深圳）股份有限公司 一种多处理器协同芯片性能评估系统及方法
CN207601265U (zh) * 2017-12-27 2018-07-10 浙江恒强科技股份有限公司 一种纺织电控设备用电磁继电器寿命的测试装置

Also Published As

Publication number Publication date
CN111190092A (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
EP1149385B1 (en) Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation
US8594826B2 (en) Method and system for evaluating a machine tool operating characteristics
JP5992092B2 (ja) 検査セル動作において複数のエンティティからの様々な要求を分離して管理する為の、検査機とマテリアルハンドリング装置との間のインタポーザ
KR101685780B1 (ko) 테스트 셀 컨트롤러의 결정 및 실행 트리의 생성 및 스케줄링
CN111190092B (zh) 一种fpga测试质量控制优化系统
KR101829956B1 (ko) Spc 룰 결정 트리의 생성, 정의 및 실행을 위한 알고리즘 및 구조
JP3099932B2 (ja) インテリジェントテストラインシステム
CN103199041A (zh) 晶圆允收测试程式的管理系统及其应用方法
CN111293048B (zh) 一种晶圆测试系统及其方法
US20140282327A1 (en) Cutter in diagnosis (cid) a method to improve the throughput of the yield ramp up process
US10656204B2 (en) Failure detection for wire bonding in semiconductors
CN103196691B (zh) 基于主对角元占优模糊关系矩阵建立相关性故障测试矩阵的方法
CN114063582A (zh) 用于监控产品测试过程的方法和装置
Appello et al. Understanding yield losses in logic circuits
TWI639907B (zh) 工具機具殘餘使用壽命預測系統及其方法
JP2007201309A (ja) シミュレーションのパラメータ更新システム
Ng et al. Improving efficiency of IC burn-In testing
Kim et al. Introduction of equipment level FDC system for semiconductor wet-cleaning equipment optimization and real-time fault detection
US9905483B2 (en) Adaptive value capture for process monitoring
O’Dougherty et al. A study of semiconductor defects within automotive manufacturing using predictive analytics
US11624775B2 (en) Systems and methods for semiconductor defect-guided burn-in and system level tests
Yu et al. Expediting Manufacturing Launch Using Integrated Data With AI/ML Analytic Solutions
CN100388453C (zh) 半导体缺陷侦测方法与系统
Sand et al. Holistic production analysis for actuator manufacturing using data mining
CN119126734A (zh) 全范围仿真环境核电dcs应用软件组态诊断系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant