CN110730048B - 一种时分复用接口的帧信息定位方法及系统 - Google Patents

一种时分复用接口的帧信息定位方法及系统 Download PDF

Info

Publication number
CN110730048B
CN110730048B CN201910833401.8A CN201910833401A CN110730048B CN 110730048 B CN110730048 B CN 110730048B CN 201910833401 A CN201910833401 A CN 201910833401A CN 110730048 B CN110730048 B CN 110730048B
Authority
CN
China
Prior art keywords
data
frame
division multiplexing
time division
multiplexing interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910833401.8A
Other languages
English (en)
Other versions
CN110730048A (zh
Inventor
孟庆晓
吴闽华
郭军勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201910833401.8A priority Critical patent/CN110730048B/zh
Publication of CN110730048A publication Critical patent/CN110730048A/zh
Application granted granted Critical
Publication of CN110730048B publication Critical patent/CN110730048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647Synchronisation among TDM nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/24Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2643Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using time-division multiple access [TDMA]
    • H04B7/2656Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using time-division multiple access [TDMA] for structure of frame, burst
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/24Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2662Arrangements for Wireless System Synchronisation
    • H04B7/2671Arrangements for Wireless Time-Division Multiple Access [TDMA] System Synchronisation
    • H04B7/2678Time synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明公开了一种时分复用接口的帧信息定位方法及系统,所述方法包括:数字信号处理器发送数据到逻辑处理器,所述数据在每个子帧的第一个时隙数据位置填上子帧号;当所述逻辑处理器接收到所述数据后,根据时分复用接口帧的同步信号分析所述第一时隙的数据内容,确定子帧在大帧中的时隙位置。本发明通过牺牲部分时隙来传递子帧信息,用直接内存存取的方式实现内存与时分复用接口之间数据的搬移,保证了传输的效率,数字信号处理器发送按帧格式组帧的数据到逻辑处理器,逻辑处理器按帧格式定位帧头信息拆帧;反之,逻辑处理器发送按帧格式组帧的数据到内存,数字信号处理器分析内存的数据确认帧头的位置来做拆帧。

Description

一种时分复用接口的帧信息定位方法及系统
技术领域
本发明涉及数据处理技术领域,尤其涉及一种时分复用接口的帧信息定位方法及系统。
背景技术
LRCK(Digital Audio 0 Serial Clock,帧同步时钟,可以理解为时分复用接口的帧的同步信号)采用标准的1/8000(根据奈奎斯特理论,只有采样频率高于原始信号最高频率的两倍时,才能把数字信号表示的信号还原成为原来信号;在数字音频领域,常用的采样率有8000Hz电话所用采样率,对于人的说话已经足够;人的声音的频率范围是300-3400HZ;时分复用接口同步信号是帧同步信号,一帧的时间是1/8000秒,等于125us;时分复用接口是时分复用系统,125us内传送X多个通道的数据(X通常是1,32,64,128,256,512),所以每个帧同步信号里面的接口时钟信号的个数是X*8个,8个时钟传一个字节),在一个时分复用接口同步信号内能根据配置传输256bits(2M),512bits(4M),1024bits(8M),2048bits(16M),4096bits(32M)数据。
现有的一款全志ARM处理器A1000(数字信号处理器)支持时分复用接口,处理器A1000时分复用接口处理能力受限,处理器A1000一个时分复用接口同步信号最大有8个slots,每个slot传送4个字节,总共一个时分复用接口同步信号能传4*8=32字节。所以在不做扩展工作之前,A1000的时分复用接口最大只有2M 32时隙的传输能力,现有技术中ARM处理器A1000的这个接口的功能受限,只能支持32时隙,2M的速率,传输速率不高。
为了适应A1000的特性,采用多个子帧的方式,将速率扩展为2N M,在1/8000=125us的时间内均匀产生N个LRCK信号,同时N个时分复用接口同步信号内BCLK也变为256*16=4096,这样一个时分复用接口同步信号传输的数据为32N字节。
由于帧信号有别于标准,标准是一帧的时间是125us,一帧只有一个帧同步信号,扩展帧的一帧时间依然是125us,只是有N个同步信号;在标准的帧里,都是帧同步信号后的8个时钟传输的是0时隙的数据,依次的后8个时钟传的是1时隙的数据;对于包含N个子帧的一个大帧却无法定位帧信息。
因此,现有技术还有待于改进和发展。
发明内容
本发明的主要目的在于提供一种时分复用接口的帧信息定位方法及系统,旨在解决现有技术中对于包含N个子帧的一个大帧无法定位帧信息的问题。
为实现上述目的,本发明提供一种时分复用接口的帧信息定位方法,所述时分复用接口的帧信息定位方法包括如下步骤:
数字信号处理器将每个DSP通道的数据按帧格式组帧,并通过直接内存存取的方式发送到时分复用接口,所述时分复用接口将所述数据发送到逻辑处理器;
所述逻辑处理器按帧格式发送所述数据到所述时分复用接口,所述时分复用接口将所述数据通过直接内存存取的方式发送到内存,所述数字信号处理器按帧格式定位帧信息,并从所述帧信息提取数据到每个DSP通道。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述数字信号处理器为A1000;
所述A1000采用多个子帧的方式将速率扩展为2N M,在1/8000=125us的时间内均匀产生N个时分复用接口同步信号,同时N个时分复用接口同步信号内接口时钟信号为256N时钟周期,当N=16时,为256*16=4096时钟周期;所述时分复用接口的一个同步信号传输的数据为32字节,N个同步信号组成的一大帧传输的数据为32N字节。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述时分复用接口的帧信息定位方法还包括:
所述数据在每个子帧的第一个时隙数据位置填上子帧号。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述数据在每个子帧的第一个时隙数据位置填上子帧号具体包括:
当N=16时,第0子帧的0时隙对应大帧的0时隙,第1子帧的0时隙对应大帧的32时隙,第2子帧的0时隙对应大帧的64时隙,直到第15子帧的0时隙对应大帧的480时隙,用于传子帧的信息。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述时分复用接口的帧信息定位方法还包括:
控制所述数字信号处理器申请2个直接内存存取通道,一个直接内存存取通道将所述数字信号处理器内存的数据传输到发送缓冲区,另一个直接内存存取通道将接收缓冲区的数据传输到所述数字信号处理器的内存。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述时分复用接口的帧信息定位方法还包括:
所述数字信号处理器按组帧规则组帧写入到内存,直接内存存取控制器将内存数据传输到所述时分复用接口,所述直接内存存取控制器根据组帧规则生成数据传送给所述时分复用接口,所述逻辑处理器按规则解析出通道数据然后做交换;
所述逻辑处理器将交换过来的数据按组帧规则生成时分复用接口物理信号,所述时分复用接口将收到的数据通过直接内存存取的方式到内存,所述数字信号处理器读取内存的内容,根据组帧规则拆帧形成每个DSP通道需要的时隙数据。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述时分复用接口的帧信息定位方法还包括:
当N=16时,在启动时,将每个子帧0时隙的数据填成子帧号,其它时隙的信息都填0xFF,组成一帧512字节,一帧的时间是125us,复制相同帧信息组成100ms的数据通过直接内存存取的方式到所述时分复用接口;
所述逻辑处理器学习数据定位子帧0与帧的同步;同时所述逻辑处理器发送相同的帧信息,所述数字信号处理器接收到数据后定位出帧头的位置。
可选地,所述的时分复用接口的帧信息定位方法,其中,所述时分复用接口的帧信息定位方法还包括:
所述数字信号处理器将每个子帧0时隙的数据填成子帧号,其它时隙的信息填实际通道信息,组成一帧512字节,一帧的时间是125us,在固定的时间组成16N帧数据通过直接内存存取的方式到所述时分复用接口,所述逻辑处理器将做时隙数据交换;
所述逻辑处理器按组帧格式将数据传到所述时分复用接口,所述时分复用接口将数据通过直接内存存取的方式到内存,所述数字信号处理器根据组帧规则拆帧取出各DSP通道的信息。
此外,为实现上述目的,本发明还提供一种时分复用接口的帧信息定位系统,其中,所述系统包括:数字信号处理器、时分复用接口和逻辑处理器;
所述数字信号处理器将每个DSP通道的数据按帧格式组帧,并通过直接内存存取的方式发送到所述时分复用接口,所述时分复用接口将所述数据发送到所述逻辑处理器;所述逻辑处理器按帧格式发送所述数据到所述时分复用接口,所述时分复用接口将所述数据通过直接内存存取的方式发送到内存,所述数字信号处理器按帧格式定位帧信息,并从所述帧信息提取数据到每个DSP通道。
本发明中,数字信号处理器发送数据到逻辑处理器,所述数据在每个子帧的第一个时隙数据位置填上子帧号;当所述逻辑处理器接收到所述数据后,根据时分复用接口帧的同步信号分析所述第一时隙的数据内容,确定子帧在大帧中的时隙位置。本发明通过牺牲部分时隙来传递子帧信息,用直接内存存取的方式实现内存与时分复用接口之间数据的搬移,保证了传输的效率,数字信号处理器发送按帧格式组帧的数据到逻辑处理器,逻辑处理器按帧格式定位帧头信息拆帧;反之,逻辑处理器发送按帧格式组帧的数据到内存,数字信号处理器分析内存的数据确认帧头的位置来做拆帧。
附图说明
图1是本发明时分复用接口的帧信息定位系统的较佳实施例的结构原理图;
图2是本发明时分复用接口的帧信息定位的较佳实施例的流程图;
图3是本发明时分复用接口的帧信息定位方法的较佳实施例中数字信号处理器和逻辑处理器交互示意图;
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明中,A1000是一个8核1.8GHZ的ARM数字信号处理器,在扩展通道的交底书上写了A1000的时分复用接口(TDM)传输能力受限的说明,因为这个接口不是专用的时分复用接口,只是8个时隙,每个时隙只能传4个字节的数据,所以最大只能传输32个字节的数据,也就是一个帧同步信号里面能传32个通道的数据,每个通道的数据是64K,32*64=2048,这个就是常说的2M速率。
首先,如图1所示,本发明较佳实施例所述的时分复用接口的帧信息定位系统,所述系统包括:数字信号处理器100、时分复用接口200和逻辑处理器300;所述数字信号处理器100将每个DSP通道的数据按帧格式组帧,并通过直接内存存取的方式发送到所述时分复用接口200,所述时分复用接口200将所述数据发送到所述逻辑处理器300;所述逻辑处理器300按帧格式发送所述数据到所述时分复用接口200,所述时分复用接口200将所述数据通过直接内存存取的方式发送到内存,所述数字信号处理器100按帧格式定位帧信息,并从所述帧信息提取数据到每个DSP通道。
进一步地,本发明较佳实施例所述的时分复用接口的帧信息定位方法,如图2所示,所述时分复用接口的帧信息定位方法包括以下步骤:
步骤S10、数字信号处理器将每个DSP(Digital Signal Processing,数字信号处理)通道的数据按帧格式组帧,并通过直接内存存取的方式发送到时分复用接口,所述时分复用接口将所述数据发送到逻辑处理器(发送方向,组帧);
步骤S20、所述逻辑处理器按帧格式发送所述数据到所述时分复用接口,所述时分复用接口将所述数据通过直接内存存取的方式发送到内存,所述数字信号处理器按帧格式定位帧信息,并从所述帧信息提取数据到每个DSP通道(接收方向,拆帧)。
具体地,所述数字信号处理器为A1000;所述A1000采用多个子帧的方式将速率扩展为2N M(N是多少个子帧的意思,一个子帧传2M数据,N个子帧传2N M的数据),在1/8000=125us的时间内均匀产生N个时分复用接口同步信号,同时N个时分复用接口同步信号内接口时钟信号为256N时钟周期,当N=16时,为256*16=4096时钟周期;所述时分复用接口的一个同步信号传输的数据为32字节,N个同步信号组成的一大帧传输的数据为32N字节(一个子帧同步信号里面传32字节,N个子帧就传32N字节,每个子帧的时间是125us/N)。
进一步地,从A1000发送数据到逻辑处理器,发送的数据在每个子帧的第一个时隙数据位置填上子帧号,当N=16时,第0子帧的0时隙对应大帧的0时隙,第1子帧的0时隙对应大帧的32时隙,第2子帧的0时隙对应大帧的64时隙,依次类推到第15子帧的0时隙对应大帧的480时隙。大帧的0,32,64,...480时隙依次传输子帧号0,1,2,...15子帧的编号用来定位时隙的位置。这些时隙就是用来传子帧的信息,逻辑处理器收到数据根据子帧的同步信号并分析此时收到子帧0时隙的数据内容就可以确定大帧中的时隙位置,也就可以和标准接口中的时隙做交换了。
另外,从逻辑处理器发送到A1000,逻辑处理器也同样遵循上述的规则在固定的时隙中发送子帧号,A1000的软件分析直接内存存取上来的内存数据来定位帧信息。
如图3所示,因为A1000的一个时分复用接口同步信号最大有8个slots(slot为时隙,但这个时隙和上面所的时隙不是一回事,这个时隙可以传4个字节,通常所说的时隙是传1个字节),每个slot传送4个字节,总共一个时分复用接口同步信号能传4*8=32字节,如果一帧(32M)要传512字节,需要A1000 16个子帧才能完成,为了定位子帧的位置,每个子帧第一个时隙(就是1个帧同步信号后的8个时钟信号传的8bits的数据是第一个时隙,就是时隙0)用来传送帧信息,数据的格式设计如图3所示,最大可以设计到16个子帧,可以根据实际需求,可以设计为N个子帧,N=1,2,4,8,16。
一帧数据的时间是125us,根据子帧的个数,一帧的数据是32N字节,最开始对发送和接收方向分别申请一个直接内存存取通道和各申请缓存500ms数据(32N*500*8字节)的循环内容,即控制所述数字信号处理器申请2个直接内存存取通道(DMA通道),一个直接内存存取通道将所述数字信号处理器内存的数据传输到发送缓冲区,另一个直接内存存取通道将接收缓冲区的数据传输到所述数字信号处理器的内存。使用直接内存存取通道,这样数据可以不用数字信号处理器干预及时与逻辑处理器交互。数字信号处理器只需要定时的完成组帧和拆帧的工作即可。
发送方向:数字信号处理器按组帧规则组帧写入到内存,直接内存存取控制器将内存数据传输到时分复用接口,时分复用接口根据组帧规则生成数据传送给所述时分复用接口,逻辑处理器按规则解析出通道数据然后做交换。
例如,数字信号处理器按组帧规则组帧写入到内存,其中,组帧规则可以为0x00,0xXX...0xXX,0x01,0xXX...0xXX,......0x0F,0xXX..0xXX;在0,32,64,...480时隙里填上0,1,2,...15子帧号;组帧:就是把每个通道的数据组成一起,在时分复用接口发送出去;拆帧:接收到一串数据,将数据提取到每个通道上去。
接收方向:逻辑处理器将交换过来的数据按组帧规则生成时分复用接口物理信号,时分复用接口将收到的数据通过直接内存存取的方式到内存,数字信号处理器读取内存的内容,根据组帧规则拆帧形成每个DSP通道需要的时隙数据。
进一步地,当N=16时,在启动时,16个2M的子帧与32M的帧同步的位置信息是没有的,数字信号处理器将每个子帧0时隙的数据填成子帧号,其它时隙的信息都填0xFF,这样组成一帧512字节,一帧的时间是125us,复制相同帧信息组成100ms的数据通过直接内存存取的方式到时分复用接口,逻辑处理器学习数据定位做子帧0与帧的同步;同时逻辑处理器也发送相同的帧信息,数字信号处理器接收到数据后定位出帧头的位置;
0x00,0xFF...0xFF,0x01,0xFF...0xFF,......0x0F,0xFF..0xFF;训练完毕后,数字信号处理器和逻辑处理器进入正常传输模式。
正常传输模式如下:
发送方向:数字信号处理器依然将每个子帧0时隙的数据填成子帧号,其它时隙的信息填实际通道信息,这样组成一帧512字节。一帧的时间是125us,数字信号处理器会在固定的时间组成16帧数据DMA到时分复用接口,逻辑处理器将做时隙数据交换;
0x00,0xXX...0xXX,0x01,0xXX...0xXX,......0x0F,0xXX..0xXX;
接收方向:逻辑处理器也是按上述的组帧格式将数据传到时分复用接口,时分复用接口将数据通过直接内存存取的方式到内存,数字信号处理器根据组帧规则拆帧取出各DSP通道的信息。拆帧的过程根据帧格式可以发现数据有误异常。
组帧拆帧的算法的应用,系统申请直接内存存取通道的内存映射到应用层记录为发送内存和接收内存;由于直接内存存取发送的内存在时分复用接口启动时就开始发送了,所以发送的偏移位置startTxPos=0;而接收的内存是逻辑处理器发送过来的,数字信号处理器根据帧格式分析接收内存去算出偏移位置startRxPos(startRxPos<32*N);DSP程序调用驱动写数据的过程数字信号处理器根据帧格式和写入数据的长度进程组帧的过程,反之读数据就是数字信号处理器拆帧的过程。一般DSP是一个打包时长20ms写一次数据,写入的长度是20/0.125=160字节的数据。由于DMA的内存是循环内存,当写入到达最大帧的时候,要从新从0帧开始写。
在数据读写之前,要将每个DSP通道的当前帧设置一个时间间隙,保证DMA的数据不覆盖内存中的数据。
本发明做出了如下改进:
帧格式定义:牺牲部分时隙来传子帧信息的方式;
用DMA的循环内存来实现组帧拆帧的方法,数据搬移的效率得到保证,并与组帧拆帧过程做到了隔离;
预设一个保护的时间间隔,保证写入的数据不覆盖DMA还没搬移出去的数据,读的数据不被DMA的数据覆盖。
综上所述,本发明提供一种时分复用接口的帧信息定位方法及系统,所述方法包括:数字信号处理器发送数据到逻辑处理器,所述数据在每个子帧的第一个时隙数据位置填上子帧号;当所述逻辑处理器接收到所述数据后,根据时分复用接口帧的同步信号分析所述第一时隙的数据内容,确定子帧在大帧中的时隙位置。本发明通过牺牲部分时隙来传递子帧信息,用直接内存存取的方式实现内存与时分复用接口之间数据的搬移,保证了传输的效率,数字信号处理器发送按帧格式组帧的数据到逻辑处理器,逻辑处理器按帧格式定位帧头信息拆帧;反之,逻辑处理器发送按帧格式组帧的数据到内存,数字信号处理器分析内存的数据确认帧头的位置来做拆帧。
当然,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关硬件(如处理器,控制器等)来完成,所述的程序可存储于一计算机可读取的存储介质中,所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (9)

1.一种时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法包括:
数字信号处理器将每个DSP通道的数据按帧格式组帧,并通过直接内存存取的方式发送到时分复用接口,所述时分复用接口将所述数据发送到逻辑处理器;
所述逻辑处理器将交换过来的数据按组帧规则处理后发送到所述时分复用接口,所述时分复用接口将所述数据通过直接内存存取的方式发送到内存,所述数字信号处理器按帧格式定位帧信息,并从所述帧信息提取数据到每个DSP通道;
所述数字信号处理器为A1000;
所述A1000采用多个子帧的方式将速率扩展为2N M,在1/8000=125us的时间内均匀产生N个时分复用接口同步信号,同时N个时分复用接口同步信号内接口时钟信号的时钟周期为256N时钟周期,当N=16时,为256*16=4096时钟周期;所述时分复用接口的一个同步信号传输的数据为32字节,N个同步信号组成的一大帧传输的数据为32N字节。
2.根据权利要求1所述的时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法还包括:
所述数据在每个子帧的第一个时隙数据位置填上子帧号。
3.根据权利要求2所述的时分复用接口的帧信息定位方法,其特征在于,所述数据在每个子帧的第一个时隙数据位置填上子帧号具体包括:
当N=16时,第0子帧的0时隙对应大帧的0时隙,第1子帧的0时隙对应大帧的32时隙,第2子帧的0时隙对应大帧的64时隙,直到第15子帧的0时隙对应大帧的480时隙,用于传子帧的信息。
4.根据权利要求1所述的时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法还包括:
控制所述数字信号处理器申请2个直接内存存取通道,一个直接内存存取通道将所述数字信号处理器内存的数据传输到发送缓冲区,另一个直接内存存取通道将接收缓冲区的数据传输到所述数字信号处理器的内存。
5.根据权利要求1所述的时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法还包括:
所述数字信号处理器按组帧规则组帧写入到内存,直接内存存取控制器将内存数据传输到所述时分复用接口,所述时分复用接口将所述内存数据发送给所述逻辑处理器,所述逻辑处理器按规则解析出通道数据然后做交换;
所述逻辑处理器将交换过来的数据按组帧规则处理后发送到所述时分复用接口,所述时分复用接口将收到的数据通过直接内存存取的方式存储到内存中,所述数字信号处理器读取内存的内容,根据组帧规则拆帧形成每个DSP通道需要的时隙数据。
6.根据权利要求1所述的时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法还包括:
当N=16时,在启动时,将每个子帧0时隙的数据填成子帧号,其它时隙的信息都填0xFF,组成一帧512字节,一帧的时间是125us,复制相同帧信息组成100ms的数据通过直接内存存取的方式到所述时分复用接口;
所述逻辑处理器定位子帧0与帧的同步;同时所述逻辑处理器发送相同的帧信息给所述时分复用接口,所述时分复用接口再发送给数字信号处理器,所述数字信号处理器接收到数据后定位出帧头的位置。
7.根据权利要求1所述的时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法还包括:
所述数字信号处理器将每个子帧0时隙的数据填成子帧号,其它时隙的信息填实际通道信息,组成一帧512字节,一帧的时间是125us,在固定的时间组成16帧数据,并通过直接内存存取的方式发送到所述时分复用接口,所述时分复用接口再将16帧数据发送给所述逻辑处理器,所述逻辑处理器根据接收到的16帧数据进行时隙数据交换;
所述逻辑处理器按组帧格式将数据传到所述时分复用接口,所述时分复用接口将数据通过直接内存存取的方式存储到内存中,所述数字信号处理器根据组帧规则拆帧取出各DSP通道的信息。
8.根据权利要求1所述的时分复用接口的帧信息定位方法,其特征在于,所述时分复用接口的帧信息定位方法还包括:
在数据读写之前,将当前帧设置一个时间间隙,用于保证直接内存存取的数据不覆盖内存中的数据。
9.一种时分复用接口的帧信息定位系统,其特征在于,所述系统包括:数字信号处理器、时分复用接口和逻辑处理器;
所述数字信号处理器将每个DSP通道的数据按帧格式组帧,并通过直接内存存取的方式发送到所述时分复用接口,所述时分复用接口将所述数据发送到所述逻辑处理器;
所述逻辑处理器将交换过来的数据按组帧规则处理后发送到所述时分复用接口,所述时分复用接口将所述数据通过直接内存存取的方式发送到内存,所述数字信号处理器按帧格式定位帧信息,并从所述帧信息提取数据到每个DSP通道;
所述数字信号处理器为A1000;
所述A1000采用多个子帧的方式将速率扩展为2N M,在1/8000=125us的时间内均匀产生N个时分复用接口同步信号,同时N个时分复用接口同步信号内接口时钟信号的时钟周期为256N时钟周期,当N=16时,为256*16=4096时钟周期;所述时分复用接口的一个同步信号传输的数据为32字节,N个同步信号组成的一大帧传输的数据为32N字节。
CN201910833401.8A 2019-09-04 2019-09-04 一种时分复用接口的帧信息定位方法及系统 Active CN110730048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910833401.8A CN110730048B (zh) 2019-09-04 2019-09-04 一种时分复用接口的帧信息定位方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910833401.8A CN110730048B (zh) 2019-09-04 2019-09-04 一种时分复用接口的帧信息定位方法及系统

Publications (2)

Publication Number Publication Date
CN110730048A CN110730048A (zh) 2020-01-24
CN110730048B true CN110730048B (zh) 2020-11-10

Family

ID=69218891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910833401.8A Active CN110730048B (zh) 2019-09-04 2019-09-04 一种时分复用接口的帧信息定位方法及系统

Country Status (1)

Country Link
CN (1) CN110730048B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111431868B (zh) * 2020-03-06 2022-05-31 深圳震有科技股份有限公司 一种tdm接口传输数据中帧头的定位方法及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101316160A (zh) * 2008-06-11 2008-12-03 南京磐能电力科技股份有限公司 多节点同步采样和数据传输方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985477B2 (en) * 1998-03-26 2006-01-10 Cisco Technology, Inc. Method and apparatus for supporting multiservice digital signal processing applications
US7170861B2 (en) * 2001-07-31 2007-01-30 Texas Instruments Incorporated Distributed device identifier numbering and total device counting algorithm with smart time division multiplexed serial port
CN100484123C (zh) * 2003-09-13 2009-04-29 华为技术有限公司 一种数字用户线接入复用设备和信号传输方法
JP4302483B2 (ja) * 2003-10-28 2009-07-29 パナソニック株式会社 データ伝送方法およびデータ伝送装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101316160A (zh) * 2008-06-11 2008-12-03 南京磐能电力科技股份有限公司 多节点同步采样和数据传输方法

Also Published As

Publication number Publication date
CN110730048A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
ES2254134T3 (es) Metodo y aparato para la comunicacion de datos isocronos.
JP2987204B2 (ja) チャンネルコントローラで可変長さのデータ送信フレームを取り扱いそしてそれらを反復性バッファメモリに書き込む方法
CN105872484B (zh) 一种监控录像异常的保护方法
JP4955243B2 (ja) VoIPネットワーク・アプリケーションで遅れて到着するパケットに対応する音声了解度を高める方法および装置
CN110730048B (zh) 一种时分复用接口的帧信息定位方法及系统
CN111431868B (zh) 一种tdm接口传输数据中帧头的定位方法及电子设备
JPH012432A (ja) デジタル・フレーム同期装置および同期方法
JPH0773275B2 (ja) コンピュ−タネットワ−クにおいて等時性と非等時性の両方のデ−タを効率的かつ同時に伝送する方法
EP3089471A1 (en) Video smoothing method and device
JP2009058995A (ja) 画像処理装置及び方法
JP3185863B2 (ja) データ多重化方法および装置
CN116483267A (zh) 一种网络存储设备的1pps+tod时间同步方法、系统及装置
CN108768811B (zh) 一种天地音视频通信同步方法及系统
TW529273B (en) Data packet processing method and video recording device
CN115037798B (zh) 一种时统报文数据包分发方法
CN112272070B (zh) Sas扩展器精确对时的方法、系统、设备及可读存储介质
CN113865620B (zh) 用于ar导航模拟的时间同步方法及装置
CN114088111B (zh) 用于ar导航模拟的时间同步方法及装置
WO2023093585A1 (zh) 授时信号转换的方法和装置、计算机可读介质
JP6519042B2 (ja) 再生装置、再生システム、及び、再生方法
JPH0770160B2 (ja) 同期回路
JPH05130064A (ja) デスタツフ回路
JPS63246044A (ja) デ−タ多重化方式
ATE445268T1 (de) Telekommunikationsnetzwerk
JP2000235564A (ja) 遠隔協調研修方法および講師端末と受講生端末の遠隔協調研修プログラムを記録した記録媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant