CN110719090A - 一种相位插值器的自动校准电路及方法 - Google Patents

一种相位插值器的自动校准电路及方法 Download PDF

Info

Publication number
CN110719090A
CN110719090A CN201810764491.5A CN201810764491A CN110719090A CN 110719090 A CN110719090 A CN 110719090A CN 201810764491 A CN201810764491 A CN 201810764491A CN 110719090 A CN110719090 A CN 110719090A
Authority
CN
China
Prior art keywords
phase
phase interpolator
interpolator
clock signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810764491.5A
Other languages
English (en)
Inventor
皮德义
刘昌�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xingang Coastal Beijing Technology Co Ltd
Original Assignee
Xingang Coastal Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xingang Coastal Beijing Technology Co Ltd filed Critical Xingang Coastal Beijing Technology Co Ltd
Priority to CN201810764491.5A priority Critical patent/CN110719090A/zh
Priority to US16/367,079 priority patent/US10749504B2/en
Publication of CN110719090A publication Critical patent/CN110719090A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种相位插值器的自动校准电路及方法，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟信号实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，调整相位插值器的输出时钟信号的相位值，最终使相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，使相位插值器产生特定的输出相位，有效提高输出信号的精度。

Description

一种相位插值器的自动校准电路及方法
技术领域
本发明涉及电路设计技术领域，更具体的说，是涉及一种相位插值器的自动校准电路及方法。
背景技术
在电路设计技术领域中，PI(phase interpolator，相位插值器)因其输出的时钟信号具有高精度、相位可控性被广泛应用于集成电路中。随着数模混合电路速度的不断提高，对PI的电路精度的要求也不断提高。一般的PI中工艺偏差、寄生电容、寄生电阻对电路的影响不能忽略，常常导致输出信号相位的偏移，因而PI的精度受到影响。
现有技术中，PI校准技术一般依赖片外其他组件进行，在小批量过程验证测试或大规模使用时，PI不能进行自校准，无法补偿工艺、电流、温度变化带来的精度损失，从而影响PI输出时钟信号的准确性。
发明内容
有鉴于此，本发明提供了一种相位插值器的自动校准电路及方法，以解决现有技术中由于相位插值器不能进行自校准，无法补偿工艺、电流、温度变化带来的精度损失，从而影响相位插值器输出时钟信号的准确性的问题。
为实现上述目的，本发明提供如下技术方案：
一种相位插值器的自动校准电路，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：
所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；
所述相位插值器接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；
通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；
所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；
在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。
进一步地，所述相位插值器包括：输入端、控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：
所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的控制端与所述相位插值器控制单元的输出端相连；
所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；
所述相位插值器校准单元的输出端与所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器控制单元进行存储。
进一步地，所述相位插值器还与所述相位插值器校准单元相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或将所述补偿信息发送至所述相位插值器控制单元进行存储。
进一步地，所述相位插值器包括：输入端、第一控制端、第二控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：
所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的第一控制端与所述相位插值器控制单元的输出端相连；
所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；
所述相位插值器校准单元的输出端分别与所述相位插值器的第二控制端和所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或，将所述补偿信息发送至所述相位插值器控制单元进行存储。
进一步地，所述相位差为所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的差值。
进一步地，所述相位插值器通过数字控制码控制电流、电阻、电容的阵列产生权重值，生成所述相位插值器的输出时钟信号。
一种相位插值器的自动校准方法，应用于相位插值器的自动校准，该方法包括：
根据参考时钟信号生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储；
在所述相位插值器正常工作时，根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。
进一步地，所述根据参考时钟信号生成达到所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储的步骤，包括：
接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；
比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的相位差；
根据所述相位差得到所述相位插值器的输出时钟实际相位与理想相位的差值；
根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储。
经由上述的技术方案可知，与现有技术相比，本发明公开了一种相位插值器的自动校准电路及方法，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，进而调整相位插值器的输出时钟信号的相位值，最终使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，从而使得相位插值器产生特定的输出相位，有效提高了输出信号的精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种相位插值器的自动校准电路示意图；
图2为本发明实施例提供的一种相位插值器的自动校准电路信号流程图；
图3为本发明实施例提供的另一种相位插值器的自动校准电路示意图；
图4为本发明实施例提供的另一种相位插值器的自动校准电路信号流程图；
图5为本发明实施例提供的一种相位插值器的自动校准方法流程示意图；
图6为本发明实施例提供的步骤S501的一种具体实施方式流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明在片上根据环境的不同，可以进行相位插值器自校准工作，引入PD(phasedetector，鉴相器)、相位插值器校准单元和相位插值器控制单元，根据不同数字控制码下相位插值器输出时钟的相位值，通过鉴相器得知参考时钟信号的相位值和输出时钟相位的相位值的差值，进而得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，并进行存储。从而在相位插值器工作时调整其输出时钟信号的相位值，使输出时钟信号的相位值校准为达到或接近PI理想相位，确保相位插值器输出时钟信号的准确性。
如图1所示，本发明实施例提供了一种相位插值器的自动校准电路，该电路具体包括：相位插值器1、鉴相器2、相位插值器校准单元3和相位插值器控制单元4，其中：
相位插值器1分别与鉴相器2和相位插值器控制单元4相连，相位插值器校准单元3与相位插值器控制单元4相连，鉴相器2与相位插值器校准单元3相连；
相位插值器1接收参考时钟信号Clk1，通过数组控制码控制输出相位产生相位插值器1的输出时钟信号Clk2；
通过鉴相器2比较参考时钟信号Clk1和相位插值器的输出时钟信号Clk2，经过信息处理产生参考时钟信号Clk1的相位值和相位插值器的输出时钟信号Clk2的相位值的相位差F0，并将相位差F0发送至相位插值器校准单元3；
相位插值器校准单元3根据相位差F0得到相位插值器1的输出时钟信号的实际相位与理想相位的差值，根据差值生成达到与理想相位的相位值一致的补偿信息F1，并将补偿信息F1发送至相位插值器控制单元进行存储；
在相位插值器1正常工作时，相位插值器控制单元4根据补偿信息F1经过处理产生控制信号Is，从而调整相位插值器1的输出时钟信号Clk2的相位值，使得相位插值器1的输出时钟信号Clk2的相位值校准为达到或接近理想相位。
进一步地，如图2所示，该相位插值器的自动校准电路的具体结构可以描述一下：相位插值器1包括：输入端、控制端以及输出端，鉴相器2包括：第一输入端、第二输入端和输出端，相位插值器校准单元3包括：输入端和输出端，相位插值器控制单元4包括：输入端和输出端，其中：
相位插值器1的输入端接收参考时钟信号Clk1，相位插值器1的控制端与相位插值器控制单元4的输出端相连；
鉴相器2的第一输入端接收参考时钟信号Clk1，鉴相器2的第二输入端与相位插值器1的输出端相连，接收相位插值器1的输出时钟信号Clk2，鉴相器2的输出端与相位插值器校准单元3的输入端相连；
相位插值器校准单元3的输出端与相位插值器控制端单元4的输入端相连，相位插值器校准单元将补偿信息F1发送至相位插值器控制单元4进行存储。
需要说明的是，相位差为参考时钟信号的相位值和相位插值器的输出时钟信号的相位值的差值。上述涉及的相位插值器1可以通过数字控制码控制电流、电阻、电容的阵列产生权重值，生成相位插值器的输出时钟信号。
可以理解的，参考时钟信号Clk1输入到相位插值器1中，相位插值器1通过数字控制码控制输出相位，从而产生输出时钟信号Clk2。参考时钟信号Clk1和相位插值器1的输出时钟信号Clk2同时输入到鉴相器2中，鉴相器2经过信息处理并比较，产生参考时钟信号Clk1的相位值和输出时钟信号Clk2的相位值的相位差F0，相位插值器校准单元3根据接收到的相位差F0，得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，从而生成达到与相位插值器理想相位的相位值一致的补偿信息F1，将补偿信息F1发送至相位插值器控制单元进行相应的存储。
在相位插值器正常工作时，相位插值器控制单元根据补偿信息F1经过处理产生控制信号Is，从而调整相位插值器的输出时钟信号Clk2的相位值，使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，最终使得输出时钟信号Clk2与相位插值器理想相位输出一致，从而使得正常工作时相位插值器产生特定的输出相位，有效提高了输出信号的精度。
本发明实施例提供了一种相位插值器的自动校准电路，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，进而调整相位插值器的输出时钟信号的相位值，最终使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，从而使得相位插值器产生特定的输出相位，有效提高了输出信号的精度。
如图3所示，本发明实施例提供了另一种相位插值器的自动校准电路，该电路具体包括：相位插值器1、鉴相器2、相位插值器校准单元3和相位插值器控制单元4，其中：
相位插值器1分别与鉴相器2、相位插值器校准单元3和相位插值器控制单元4相连，相位插值器校准单元3与相位插值器控制单元4相连，鉴相器2与相位插值器校准单元3相连；
相位插值器1接收参考时钟信号Clk1，通过数组控制码控制输出相位产生相位插值器1的输出时钟信号Clk2；
通过鉴相器2比较参考时钟信号Clk1和相位插值器的输出时钟信号Clk2，经过信息处理产生参考时钟信号Clk1的相位值和相位插值器的输出时钟信号Clk2的相位值的相位差F0，并将相位差F0发送至相位插值器校准单元3；
相位插值器校准单元3根据相位差F0得到相位插值器1的输出时钟信号的实际相位与理想相位的差值，根据差值生成达到与理想相位的相位值一致的补偿信息F1，并将补偿信息F1发送至相位插值器1和相位插值器控制单元4进行存储，或，将补偿信息F1发送至相位插值器控制单元进行存储；
在相位插值器1正常工作时，相位插值器控制单元4根据补偿信息F1经过处理产生控制信号Is，从而调整相位插值器1的输出时钟信号Clk2的相位值，使得相位插值器1的输出时钟信号Clk2的相位值校准为达到或接近理想相位。
进一步地，如图4所示，该相位插值器的自动校准电路的具体结构可以描述一下：相位插值器1包括：输入端、第一控制端、第二控制端以及输出端，鉴相器2包括：第一输入端、第二输入端和输出端，相位插值器校准单元3包括：输入端和输出端，相位插值器控制单元4包括：输入端和输出端，其中：
相位插值器1的输入端接收参考时钟信号Clk1，相位插值器1的第一控制端与相位插值器控制单元4的输出端相连；
鉴相器2的第一输入端接收参考时钟信号Clk1，鉴相器2的第二输入端与相位插值器1的输出端相连，接收相位插值器1的输出时钟信号Clk2，鉴相器2的输出端与相位插值器校准单元3的输入端相连；
相位插值器校准单元3的输出端分别与相位插值器1的第二控制端和相位插值器控制端单元4的输入端相连，相位插值器校准单元将补偿信息F1发送至相位插值器1和相位插值器控制单元4进行存储，或，将补偿信息F1发送至相位插值器控制单元4进行存储。
需要说明的是，相位差为参考时钟信号的相位值和相位插值器的输出时钟信号的相位值的差值。上述涉及的相位插值器1可以通过数字控制码控制电流、电阻、电容的阵列产生权重值，生成相位插值器的输出时钟信号。
可以理解的，参考时钟信号Clk1输入到相位插值器1中，相位插值器1通过数字控制码控制输出相位，从而产生输出时钟信号Clk2。参考时钟信号Clk1和相位插值器1的输出时钟信号Clk2同时输入到鉴相器2中，鉴相器2经过信息处理并比较，产生参考时钟信号Clk1的相位值和输出时钟信号Clk2的相位值的相位差F0，相位插值器校准单元3根据接收到的相位差F0，得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，从而生成达到与相位插值器理想相位的相位值一致的补偿信息F1，将补偿信息F1发送至相位插值器控制单元和相位插值器进行存储，或，将补偿信息F1发送至相位插值器控制单元进行相应的存储。
在相位插值器正常工作时，相位插值器控制单元根据补偿信息F1经过处理产生控制信号Is，从而调整相位插值器的输出时钟信号Clk2的相位值，使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，最终使得输出时钟信号Clk2与相位插值器理想相位输出一致，从而使得正常工作时相位插值器产生特定的输出相位，有效提高了输出信号的精度。
本发明实施例提供了一种相位插值器的自动校准电路，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元和相位插值器进行存储，或，发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，进而调整相位插值器的输出时钟信号的相位值，最终使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，从而使得相位插值器产生特定的输出相位，有效提高了输出信号的精度。
如图5所示，本发明实施例提供了一种相位插值器的自动校准方法，应用于相位插值器的自动校准，该方法具体包括如下步骤：
S501、根据参考时钟信号生成达到与理想相位的相位值一致的补偿信息，并将补偿信息进行存储。
本发明实施例中，需要说明的是，预先根据参考时钟信号Clk1对相位插值器进行校准，使其输出时钟信号的相位值达到理想相位。
如图6所示，为本发明实施例提供的步骤S501的一种具体实现方式。
具体的，根据参考时钟信号生成达到与理想相位的相位值一致的补偿信息，并将补偿信息进行存储的步骤，包括如下步骤：
S601、接收参考时钟信号，通过数组控制码控制输出相位产生相位插值器的输出时钟信号；
S602、比较参考时钟信号和相位插值器的输出时钟信号，经过信息处理产生参考时钟信号的相位值和相位插值器的输出时钟信号的相位值的相位差；
S603、根据相位差得到相位插值器的输出时钟实际相位与理想相位的差值；
S604、根据差值生成达到与理想相位的相位值一致的补偿信息，并将补偿信息进行存储。
S502、在相位插值器正常工作时，根据补偿信息经过处理产生控制信号，从而调整相位插值器的输出时钟信号的相位值，使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位。
需要说明的是，相位插值器根据参考时钟信号进行校验，将相位插值器的校验得到的补偿信息存储在相位插值器和相位插值器控制单元，或，将补偿信息存储在相位插值器控制单元中，在相位插值器正常工作时，相位插值器根据存储的补偿信息进行相位的补偿，使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位。
本发明实施例提供了一种相位插值器的自动校准方法，应用于相位插值器的自动校准，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，进而得到相位插值器的输出时钟信号实际相位与理想相位的差值再通过相位插值器校准单元进行补偿，从而生成达到与理想相位的相位值一致的补偿信息并进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，进而调整相位插值器的输出时钟信号的相位值，最终使得相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，从而使得相位插值器产生特定的输出相位，有效提高了输出信号的精度。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上结合附图对本发明所提出的电路及方法进行了示例性描述，以上实施例的说明只是用于帮助理解本发明的核心思想。对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，如前后桥都有电机参与驱动的混合动力系统等。综上所述，本说明书内容不应理解为对本发明的限制。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种相位插值器的自动校准电路，其特征在于，包括：相位插值器、鉴相器、相位插值器校准单元和相位插值器控制单元，其中：
所述相位插值器分别与所述鉴相器和所述相位插值器控制单元相连，所述相位插值器校准单元与所述相位插值器控制单元相连，所述鉴相器与所述相位插值器校准单元相连；
所述相位插值器接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；
通过所述鉴相器比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号相位值的相位差，并将所述相位差发送至所述相位插值器校准单元；
所述相位插值器校准单元根据所述相位差得到所述相位插值器的输出时钟信号的实际相位与理想相位的差值，根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息发送至所述相位插值器控制单元进行存储；
在所述相位插值器正常工作时，所述相位插值器控制单元根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。
2.根据权利要求1所述的电路，其特征在于，所述相位插值器包括：输入端、控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：
所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的控制端与所述相位插值器控制单元的输出端相连；
所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；
所述相位插值器校准单元的输出端与所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器控制单元进行存储。
3.根据权利要求1所述的电路，其特征在于，所述相位插值器还与所述相位插值器校准单元相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或将所述补偿信息发送至所述相位插值器控制单元进行存储。
4.根据权利要求3所述的电路，其特征在于，所述相位插值器包括：输入端、第一控制端、第二控制端以及输出端，所述鉴相器包括：第一输入端、第二输入端和输出端，所述相位插值器校准单元包括：输入端和输出端，所述相位插值器控制单元包括：输入端和输出端，其中：
所述相位插值器的输入端接收所述参考时钟信号，所述相位插值器的第一控制端与所述相位插值器控制单元的输出端相连；
所述鉴相器的第一输入端接收所述参考时钟信号，所述鉴相器的第二输入端与所述相位插值器的输出端相连，接收所述相位插值器的输出时钟信号，所述鉴相器的输出端与所述相位插值器校准单元的输入端相连；
所述相位插值器校准单元的输出端分别与所述相位插值器的第二控制端和所述相位插值器控制端单元的输入端相连，所述相位插值器校准单元将所述补偿信息发送至所述相位插值器和所述相位插值器控制单元进行存储，或，将所述补偿信息发送至所述相位插值器控制单元进行存储。
5.根据权利要求1所述的电路，其特征在于，所述相位差为所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的差值。
6.根据权利要求1-5任意一项所述的电路，其特征在于，所述相位插值器通过数字控制码控制电流、电阻、电容的阵列产生权重值，生成所述相位插值器的输出时钟信号。
7.一种相位插值器的自动校准方法，其特征在于，应用于相位插值器的自动校准，该方法包括：
根据参考时钟信号生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储；
在所述相位插值器正常工作时，根据所述补偿信息经过处理产生控制信号，从而调整所述相位插值器的输出时钟信号的相位值，使得所述相位插值器的输出时钟信号的相位值校准为达到或接近所述理想相位。
8.根据权利要求7所述的方法，其特征在于，所述根据参考时钟信号生成达到所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储的步骤，包括：
接收参考时钟信号，通过数组控制码控制输出相位产生所述相位插值器的输出时钟信号；
比较所述参考时钟信号和所述相位插值器的输出时钟信号，经过信息处理产生所述参考时钟信号的相位值和所述相位插值器的输出时钟信号的相位值的相位差；
根据所述相位差得到所述相位插值器的输出时钟实际相位与理想相位的差值；
根据所述差值生成达到与所述理想相位的相位值一致的补偿信息，并将所述补偿信息进行存储。
CN201810764491.5A 2018-07-12 2018-07-12 一种相位插值器的自动校准电路及方法 Pending CN110719090A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810764491.5A CN110719090A (zh) 2018-07-12 2018-07-12 一种相位插值器的自动校准电路及方法
US16/367,079 US10749504B2 (en) 2018-07-12 2019-03-27 Circuit and method for automatically calibrating phase interpolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810764491.5A CN110719090A (zh) 2018-07-12 2018-07-12 一种相位插值器的自动校准电路及方法

Publications (1)

Publication Number Publication Date
CN110719090A true CN110719090A (zh) 2020-01-21

Family

ID=69138910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810764491.5A Pending CN110719090A (zh) 2018-07-12 2018-07-12 一种相位插值器的自动校准电路及方法

Country Status (2)

Country Link
US (1) US10749504B2 (zh)
CN (1) CN110719090A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052705A1 (zh) * 2020-09-11 2022-03-17 杭州集益威半导体有限公司 相位插值器的非线性度校准方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11159151B1 (en) * 2020-10-28 2021-10-26 Microsoft Technology Licensing, Llc Calibrating a phase interpolator by amplifying timing differences

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404247B1 (en) * 1995-11-13 2002-06-11 Industrial Technology Research Institute All digital phase-locked loop
US6847241B1 (en) * 2003-07-25 2005-01-25 Xilinx, Inc. Delay lock loop using shift register with token bit to select adjacent clock signals
US9614533B2 (en) * 2015-06-19 2017-04-04 Intel Corporation Digital phase control with programmable tracking slope
CN105959003B (zh) * 2016-04-25 2019-02-26 华为技术有限公司 数字分频锁相环

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052705A1 (zh) * 2020-09-11 2022-03-17 杭州集益威半导体有限公司 相位插值器的非线性度校准方法
CN114257220A (zh) * 2020-09-11 2022-03-29 杭州集益威半导体有限公司 相位插值器的非线性度校准方法

Also Published As

Publication number Publication date
US10749504B2 (en) 2020-08-18
US20200021277A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
JP3949643B2 (ja) Ｍａｓｔｅｒ／Ｓｌａｖｅ方式ディジタルＤＬＬおよびその制御方法
US8228105B2 (en) Clock signal correction
CN105743463A (zh) 时钟占空比校准及倍频电路
US6867647B2 (en) Operational amplifier arrangement including a quiescent current control circuit
CN110719090A (zh) 一种相位插值器的自动校准电路及方法
US11777507B2 (en) Phase-locked loop (PLL) with direct feedforward circuit
CN115575718A (zh) 一种基于延迟锁相环路的电容检测方法及电容检测电路
CN115575719A (zh) 一种基于延迟锁相环路的电容检测方法及电容检测电路
JP2005287022A (ja) 位相同期ループ、および、周波数制御可能な発振器の位相補正方法
CN112753071A (zh) 双功率i/o接收器
JP4357674B2 (ja) 周波数シンセサイザ
US6529571B1 (en) Method and apparatus for equalizing propagation delay
US11121851B2 (en) Differential sensing circuit for clock skew calibration relative to reference clock
US7245245B2 (en) Digitizer and related charge pump circuit
EP3724670B1 (en) Adaptive voltage scaling of receiver
JP4735632B2 (ja) Ｐｌｌ回路
EP4152613B1 (en) Pin state configuration circuit, configuration method and electronic device
WO2009065050A1 (en) Data-dependet voltage regulator
CN106992771A (zh) 输出恒定占空比信号的电路及时钟信号生成装置
US20200244272A1 (en) Clock and data recovery and associated signal processing method
CN101609349A (zh) 时钟产生器
EP3954046B1 (en) Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
EP4203311A1 (en) Feedback oscillator with multiple switched capacitors
JPH1140749A (ja) 基準電圧発生回路
US8019033B2 (en) Data transmission system, controller, and its method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination