CN110707195A - 倒装发光二极管芯片 - Google Patents
倒装发光二极管芯片 Download PDFInfo
- Publication number
- CN110707195A CN110707195A CN201910988043.8A CN201910988043A CN110707195A CN 110707195 A CN110707195 A CN 110707195A CN 201910988043 A CN201910988043 A CN 201910988043A CN 110707195 A CN110707195 A CN 110707195A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- flip
- light emitting
- platform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000003892 spreading Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 61
- 238000002955 isolation Methods 0.000 claims description 34
- 238000002310 reflectometry Methods 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本申请提供一种倒装发光二极管芯片。所述倒装发光二极管芯片从发光层出射的光，一部分直接射出所述衬底。一部分射向电流扩展层，经过反射层反射后射出所述衬底。由于光线在射出所述衬底时容易发生全反射，此部分光有机会经过所述反射层而后射出所述衬底。所述平台将所述衬底边缘设置的多个所述凸起结构覆盖。也就是说所述平台设置在所述反射层和所述凸起结构之间，使得所述反射层靠近所述衬底的表面为平坦结构，可以解决由图案化微结构导致的所述反射层起伏不平问题。从而，通过所述平台使得所述反射层靠近所述衬底的表面为平坦结构，提高了所述反射层的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片的发光效率。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种倒装发光二极管芯片。
背景技术
发光二极管(Light Emitting Diode，LED)将电能转化为光能，发光黄、绿、蓝等各种颜色的可见光以及红外和紫外不可见光。与白炽等和氖灯相比，LED具有工作电压和电流低、可靠性高、寿命长且方便调节发光亮度等优点。
随着LED灯市场爆发的日益临近，LED封装技术的研发竞争也十分激烈。倒装发光二极管芯片可以解决正装LED芯片由于电流拥挤衍生的散热问题。但是，传统的倒装发光二极管芯片由于设置有图案化蓝宝石衬底结构，使得倒装覆盖在隔离槽上的反射层起伏不平，进而使得光照射到反射层时会发生不可控的各个方向的反射，降低了反射层的反射率，从而不能有效的反射射到此处的光线，降低了传统倒装发光二极管芯片的发光效率。
发明内容
基于此，有必要针对传统的倒装发光二极管芯片的发光效率偏低的问题，提供一种提高了光提取效率的倒装发光二极管芯片。
本申请提供一种倒装发光二极管芯片包括衬底、缓存层、第一半导体层、平台以及反射层。所述衬底具有相对的第一表面。所述第一表面图案化设置有多个凸起结构，形成图案化衬底。所述缓存层设置于所述第一表面的中部区域，并位于所述多个凸起结构远离所述第一表面的表面。所述第一半导体层设置于所述缓存层远离所述多个凸起结构的表面。所述平台位于所述第一表面的边缘，与所述缓存层和所述第一半导体层相邻设置，所述平台覆盖于所述凸起结构远离所述第一表面的表面。所述反射层设置于所述平台远离所述凸起结构的表面。
在一个实施例中，所述第一半导体层的边缘、所述缓存层的边缘与所述第一表面包围形成隔离槽。所述平台设置于所述隔离槽。所述隔离槽内设置有所述凸起结构。所述平台将所述隔离槽内的多个所述凸起结构覆盖。
在一个实施例中，所述平台、所述缓存层以及所述第一半导体层一体成型。
在一个实施例中，所述缓存层朝所述第一表面边缘延伸，形成所述平台。
在一个实施例中，所述第一表面远离所述平台的一侧边缘未设置所述凸起结构。
在一个实施例中，所述第一半导体层远离所述缓存层表面设置有第一半导体平台。所述第一半导体平台设置有第一电极。所述第一半导体层远离所述缓存层表面依次设置有发光层、第二半导体层以及电流扩展层。且所述第一电极与所述发光层间隔设置于所述第一半导体层表面，用以将所述第一电极露出。
在一个实施例中，所述电流扩展层远离所述第二半导体层的表面设置有第二电极。
在一个实施例中，所述反射层设置于所述平台、所述电流扩展层远离所述第二半导体层的表面以及所述第一半导体层，用以将所述第一电极与所述第二电极露出。
在一个实施例中，所述倒装发光二极管芯片还包括第一电极焊盘。所述第一电极焊盘设置于所述第一电极表面，且将所述第一电极覆盖实现电连接。
在一个实施例中，所述倒装发光二极管芯片还包括第二电极焊盘。所述第二电极焊盘设置于所述第二电极表面，且将所述第二电极覆盖实现电连接。
本申请提供一种上述倒装发光二极管芯片。所述倒装发光二极管芯片从发光层出射的光，一部分直接射出所述衬底。一部分射向电流扩展层，经过反射层反射后射出所述衬底。由于光线在射出所述衬底时容易发生全反射，此部分光有机会经过所述反射层而后射出所述衬底。所述平台将所述衬底边缘设置的多个所述凸起结构覆盖。也就是说所述平台设置在所述反射层和所述凸起结构之间，使得所述反射层靠近所述衬底的表面为平坦结构，可以解决由图案化微结构导致的所述反射层起伏不平问题。从而，通过所述平台使得所述反射层靠近所述衬底的表面为平坦结构，提高了所述反射层的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片的发光效率。
附图说明
图1为本申请提供的一个实施例中倒装发光二极管芯片的整体结构示意图；
图2为本申请提供的图1中A位置处的局部结构示意图；
图3为本申请提供的另一个实施例中倒装发光二极管芯片的整体结构示意图；
图4为本申请提供的又一个实施例中倒装发光二极管芯片的整体结构示意图；
图5为本申请提供的又一个实施例中倒装发光二极管芯片的整体结构示意图。
附图标记说明
倒装发光二极管芯片100、衬底10、缓存层20、第一半导体层30、平台60、反射层40、第一表面110、第二表面120、凸起结构130、隔离槽50、第一半导体平台311、第一电极310、发光层320、第二半导体层330、电流扩展层340、第二电极341、第一电极焊盘710、第二电极焊盘720。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
请参见图1，本申请提供一种倒装发光二极管芯片100包括衬底10、缓存层20、第一半导体层30、平台60以及反射层40。所述衬底10具有相对的第一表面110和第二表面120。所述第一表面110图案化设置有多个凸起结构130，形成图案化衬底。所述缓存层20设置于所述第一表面110的中部区域，并位于所述多个凸起结构130远离所述第一表面110的表面。所述缓存层20设置于部分所述多个凸起结构130。所述第一半导体层30设置于所述缓存层20远离所述多个凸起结构130的表面。所述平台60设置于所述第一表面110边缘，与所述缓存层20和所述第一半导体层30相邻设置。所述平台60覆盖于所述凸起结构130远离所述第一表面110的表面。且所述平台60将所述衬底10边缘设置的多个所述凸起结构130覆盖。所述反射层40设置于所述平台60远离所述凸起结构130的表面。
所述倒装发光二极管芯片100从发光层320出射的光，一部分直接射出所述衬底10。一部分射向电流扩展层340，经过反射层反射后射出所述衬底10。由于光线在射出所述衬底10时容易发生全反射，此部分光有机会经过所述反射层40而后射出所述衬底10。所述平台60将所述衬底10边缘设置的多个所述凸起结构130覆盖。也就是说所述平台60设置在所述反射层40和所述凸起结构130之间，使得所述反射层40靠近所述衬底10的表面为平坦结构，可以解决由图案化微结构导致的所述反射层40起伏不平带来的膜层反射能力差的问题。从而，通过所述平台60使得所述反射层40靠近所述衬底10的表面为平坦结构，提高了所述反射层40的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片100的发光效率。
在一个实施例中，所述平台60的材质可以为氧化硅或氮化硅材质。通过所述平台60可以使得覆盖在所述平台60上方的所述反射层40的各膜层为平坦结构。
请参见图1-2，在一个实施例中，所述第一半导体层30的边缘、所述缓存层20的边缘与所述第一表面110包围形成隔离槽50。所述平台60设置于所述隔离槽50。所述隔离槽50内设置有所述凸起结构130，所述平台60将所述隔离槽50内的多个所述凸起结构130覆盖。
具体地，所述缓存层20可以设置在所述衬底10中间部位，此时，所述第一半导体层30边缘、所述缓存层20边缘与所述第一表面110包围形成隔离槽成四周形状。所述缓存层20也可以靠近所述衬底10一侧边缘进行设置，此时，所述第一半导体层30边缘、所述缓存层20边缘与所述第一表面110包围形成的隔离槽靠近一侧边缘设置。
所述平台60设置于所述隔离槽50。所述平台60将所述隔离槽50内的多个所述凸起结构130覆盖。
由于所述缓存层20将大部分所述凸起结构130覆盖，此时在刻蚀至所述衬底10形成所述隔离槽50时，会使得所述隔离槽50位置处的所述凸起结构130露出。若通过所述反射层40将所述凸起结构130覆盖，会使得所述反射层40靠近所述衬底10一侧的表面形成凹凸不平的反射层，进而会使得所述反射层40的膜层反射能力偏差。因此，通过将所述平台60设置于所述隔离槽50，将所述隔离槽50内的多个所述凸起结构130覆盖。并且，所述反射层40将所述平台60覆盖，此时所述反射层40靠近所述衬底10一侧的表面直接与所述平台60接触，不会形成凹凸不平的反射层，进而可以提高所述反射层40的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片100的发光效率。
请参见图3-4，在一个实施例中，所述平台60、所述缓存层20以及所述第一半导体层30一体成型。
所述平台60、所述缓存层20以及所述第一半导体层30一体成型，此时可以理解为在制备所述倒装发光二极管芯片100时，在芯片四周部分区域形成所述隔离槽50时，刻蚀至所述第一半导体层30。此时，所述第一半导体层30依次将所述缓存层20和对应的所述凸起结构130覆盖。此时，所述反射层40设置在所述第一半导体层30表面，进而避免了所述反射层40直接与所述凸起结构130接触形成起伏不平的膜层。因此，所述反射层40靠近所述衬底10的表面为平坦结构，可以解决由图案化微结构导致的所述反射层40起伏不平带来的膜层反射能力差的问题。从而，通过所述平台60使得所述反射层40靠近所述衬底10的表面为平坦结构，提高了所述反射层40的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片100的发光效率。
在一个实施例中，所述平台60包括所述缓存层20与所述第一半导体层30。
所述平台60包括所述缓存层20与所述第一半导体层30，可以理解为在芯片四周部分区域形成所述隔离槽50时，刻蚀至所述第一半导体层30。此时，所述平台60包括所述缓存层20与所述第一半导体层30。此时，所述反射层40直接与所述第一半导体层30接触，进而避免了所述反射层40直接与所述凸起结构130接触形成起伏不平的膜层。
并且，所述平台60包括所述缓存层20与所述第一半导体层30，可以理解为在芯片四周部分区域形成所述隔离槽50时，刻蚀至所述第一半导体层30。此时，所述隔离槽50位置处只刻蚀到所述第一半导体层30，不会过度侵占芯片周围的发光面积，减小对发光面的侵占，增加了芯片的发光面积，提高了发光效率。
在一个实施例中，所述缓存层20朝所述第一表面110边缘延伸，形成所述平台60。即，所述平台60为所述缓存层20，也就是说在芯片四周部分区域形成所述隔离槽50时，刻蚀至所述缓存层20。此时，所述反射层40设置在所述缓存层20表面，也可以避免所述反射层40直接与所述凸起结构130接触形成起伏不平的膜层。从而，通过所述平台60使得所述反射层40靠近所述衬底10的表面为平坦结构，提高了所述反射层40的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片100的发光效率。
在一个实施例中，所述第一表面110远离所述平台60的一侧边缘未设置所述凸起结构130。
通过所述平台60使得所述反射层40靠近所述衬底10的表面为平坦结构。同时，在所述第一表面110远离所述平台60的一侧边缘未设置所述凸起结构130，即在没有设置所述平台60的所述隔离槽50的位置处不设置所述凸起结构130。也可以理解为，在制备所述平台60时，如果刻蚀到所述第一半导体层30，可以在对应的位置设置所述凸起结构130。在未设置所述平台60的所述隔离槽50的位置处，刻蚀到所述衬底10的位置处不设置图案化结构，即在对应的位置不设置所述凸起结构130。
此时，所述反射层40覆盖在所述隔离槽50和所述平台60时，所述反射层40直接与所述衬底10、所述平台60接触，批覆在两处的所述反射层40的各膜层都为平坦结构，进而可以避免所述反射层40直接与所述凸起结构130接触形成起伏不平的膜层。从而，通过所述平台60使得所述反射层40靠近所述衬底10的表面为平坦结构，提高了所述反射层40的反射率，更加有效的反射射到此处的光线，提高了所述倒装发光二极管芯片100的发光效率。
在一个实施例中，在外延生长之前，在制作图案化蓝宝石衬底(PatternedSapphire Substrate，PSS)时，根据芯片的图形，在切割道位置(隔离槽50位置)不刻蚀PSS图形化结构。使用SiO2或TiO2材料制作PSS衬底，在后续芯片制程中，再将切割道处的SiO2或TiO2图形化结构移除。
可以理解为在所述倒装发光二极管芯片100的切割道处(隔离槽50位置处)对应的所述衬底10无图形化结构，覆盖在其上方的所述反射层40的各膜层为平坦结构。在所述倒装发光二极管芯片100切割道(隔离槽50位置处)只刻蚀到所述第一半导体层30，可以使得所述反射层40的各膜层在两个位置都为平坦结构，且解决了倒装芯片切割道占据发光面积过大的问题，提升了发光效率。
请参见图5，在一个实施例中，在所述倒装发光二极管芯片100切割道(隔离槽50位置处)均未设置所述凸起结构130。因此，所述反射层40设置在所述隔离槽50位置时，可以将切割道位置处的所述衬底10覆盖，避免了所述反射层40直接与所述凸起结构130接触形成起伏不平的膜层。
在一个实施例中，所述第一半导体层30远离所述缓存层20表面设置有第一半导体平台311。所述第一半导体平台311设置有第一电极310。所述第一半导体层30远离所述缓存层20表面依次设置有发光层320、第二半导体层330以及电流扩展层340。且所述第一电极310与所述发光层320间隔设置于所述第一半导体层30表面，用以将所述第一电极310露出。所述电流扩展层340远离所述第二半导体层330的表面设置有第二电极341。
在一个实施例中，所述反射层40设置于所述平台60、所述电流扩展层340远离所述第二半导体层330的表面以及所述第一半导体层30，用以将所述第一电极310与所述第二电极341露出。
通过所述平台60，可以使得所述反射层40在设置于所述平台60时形成平坦结构，避免了所述反射层40直接与所述凸起结构130接触形成起伏不平的膜层。同时，将所述第一电极310与所述第二电极341露出，用于实现与外界的电连接。
在一个实施例中，所述倒装发光二极管芯片100还包括第一电极焊盘710、第二电极焊盘720。所述第一电极焊盘710设置于所述第一电极310表面，且将所述第一电极310覆盖实现电连接。所述第二电极焊盘720设置于所述第二电极341表面，且将所述第二电极341覆盖实现电连接。
在一个实施例中，所述反射层40可以为SiO2、SiN等绝缘层，也可以为分布式布拉格反射层(distributed Bragg reflector，DBR)。所述反射层40也可以为SiO2、SiN和DBR按照特定比例形成的多膜层结构。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装发光二极管芯片，其特征在于，包括：
衬底(10)，具有第一表面(110)，所述第一表面(110)图案化设置有多个凸起结构(130)；
缓存层(20)，设置于所述第一表面(110)的中部区域，并位于所述多个凸起结构(130)远离所述第一表面(110)的表面；
第一半导体层(30)，设置于所述缓存层(20)远离所述多个凸起结构(130)的表面；
平台(60)，位于所述第一表面(110)的边缘，与所述缓存层(20)和所述第一半导体层(30)相邻设置，所述平台(60)覆盖于所述凸起结构(130)远离所述第一表面(110)的表面；
反射层(40)，设置于所述平台(60)远离所述凸起结构(130)的表面。
2.如权利要求1所述的倒装发光二极管芯片，其特征在于，所述第一半导体层(30)的边缘、所述缓存层(20)的边缘与所述第一表面(110)包围形成隔离槽(50)，所述平台(60)设置于所述隔离槽(50)，所述隔离槽(50)内设置有所述凸起结构(130)，所述平台(60)将所述隔离槽(50)内的多个所述凸起结构(130)覆盖。
3.如权利要求2所述的倒装发光二极管芯片，其特征在于，所述平台(60)、所述缓存层(20)以及所述第一半导体层(30)一体成型。
4.如权利要求3所述的倒装发光二极管芯片，其特征在于，所述缓存层(20)朝所述第一表面(110)边缘延伸，形成所述平台(60)。
5.如权利要求1所述的倒装发光二极管芯片，其特征在于，所述第一表面(110)远离所述平台(60)的一侧的边缘未设置所述凸起结构(130)。
6.如权利要求2所述的倒装发光二极管芯片，其特征在于，所述第一半导体层(30)远离所述缓存层(20)表面设置有第一半导体平台(311)，所述第一半导体平台(311)设置有第一电极(310)；
所述第一半导体层(30)远离所述缓存层(20)表面依次设置有发光层(320)、第二半导体层(330)以及电流扩展层(340)，且所述第一电极(310)与所述发光层(320)间隔设置于所述第一半导体层(30)表面。
7.如权利要求6所述的倒装发光二极管芯片，其特征在于，所述电流扩展层(340)远离所述第二半导体层(330)的表面设置有第二电极(341)。
8.如权利要求7所述的倒装发光二极管芯片，其特征在于，所述反射层(40)设置于所述平台(60)、所述电流扩展层(340)远离所述第二半导体层(330)的表面以及所述第一半导体层(30)，用以将所述第一电极(310)与所述第二电极(341)露出。
9.如权利要求8所述的倒装发光二极管芯片，其特征在于，所述倒装发光二极管芯片还包括：
第一电极焊盘(710)，设置于所述第一电极(310)表面，且将所述第一电极(310)覆盖实现电连接。
10.如权利要求8所述的倒装发光二极管芯片，其特征在于，所述倒装发光二极管芯片还包括：
第二电极焊盘(720)，设置于所述第二电极(341)表面，且将所述第二电极(341)覆盖实现电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910988043.8A CN110707195A (zh) | 2019-10-17 | 2019-10-17 | 倒装发光二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910988043.8A CN110707195A (zh) | 2019-10-17 | 2019-10-17 | 倒装发光二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110707195A true CN110707195A (zh) | 2020-01-17 |
Family
ID=69200481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910988043.8A Pending CN110707195A (zh) | 2019-10-17 | 2019-10-17 | 倒装发光二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707195A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023221765A1 (zh) * | 2022-05-16 | 2023-11-23 | 高创(苏州)电子有限公司 | 发光组件、背光模组及其驱动方法、显示装置 |
-
2019
- 2019-10-17 CN CN201910988043.8A patent/CN110707195A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023221765A1 (zh) * | 2022-05-16 | 2023-11-23 | 高创(苏州)电子有限公司 | 发光组件、背光模组及其驱动方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108352429B (zh) | 发光器件和包括发光器件的发光器件封装 | |
| CN111081841B (zh) | 发光二极管 | |
| US20190115511A1 (en) | Light Emitting Diode and Fabrication Method Thereof | |
| US9287479B2 (en) | Luminous devices, packages and systems containing the same, and fabricating methods thereof | |
| KR102357289B1 (ko) | 발광 소자 | |
| US9368691B2 (en) | Light emitting device and light emitting device package including the same | |
| TWI488284B (zh) | 發光元件 | |
| KR101039610B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN113851564B (zh) | 发光二极管及其制作方法 | |
| JP2004071644A (ja) | 窒化物半導体発光素子 | |
| KR20160149827A (ko) | 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법 | |
| JP7500556B2 (ja) | 発光ダイオード | |
| US11545595B2 (en) | Contact structures for light emitting diode chips | |
| KR20160036862A (ko) | 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자 | |
| KR20160015685A (ko) | 보호 소자를 포함하는 발광 다이오드 칩 및 이를 포함하는 발광 장치 | |
| CN110707195A (zh) | 倒装发光二极管芯片 | |
| CN210668408U (zh) | 倒装发光二极管芯片 | |
| KR102529364B1 (ko) | 반도체 소자, 발광 소자 및 이를 구비한 조명 장치 | |
| CN209747544U (zh) | 发光二极管芯片 | |
| TWI854463B (zh) | 用於電流注入之led晶片的接觸結構 | |
| CN114050209B (zh) | 发光二极管 | |
| KR102170219B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR102362307B1 (ko) | 발광 소자 | |
| KR101575014B1 (ko) | 반도체 발광 소자 칩 | |
| KR20160001209A (ko) | 발광 다이오드 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |