KR101575014B1 - 반도체 발광 소자 칩 - Google Patents

반도체 발광 소자 칩 Download PDF

Info

Publication number
KR101575014B1
KR101575014B1 KR1020140035770A KR20140035770A KR101575014B1 KR 101575014 B1 KR101575014 B1 KR 101575014B1 KR 1020140035770 A KR1020140035770 A KR 1020140035770A KR 20140035770 A KR20140035770 A KR 20140035770A KR 101575014 B1 KR101575014 B1 KR 101575014B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
semiconductor
electrode
light emitting
emitting device
Prior art date
Application number
KR1020140035770A
Other languages
English (en)
Other versions
KR20150113239A (ko
Inventor
박준천
백승호
김태현
전수근
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020140035770A priority Critical patent/KR101575014B1/ko
Publication of KR20150113239A publication Critical patent/KR20150113239A/ko
Application granted granted Critical
Publication of KR101575014B1 publication Critical patent/KR101575014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 효율이 높고, 패키지 단에서 열에 의한 성능 저하를 최소화할 수 있는 반도체 발광 소자 칩을 제공한다. 본 발명의 제1 실시예에 따른 반도체 발광 소자 칩은, 제1 도전성을 갖는 제1 반도체층과, 상기 제1 반도체층 상부에 위치하고, 전자와 정공의 결합에 의해 빛을 생성하는 활성층을 포함하는 제2 반도체층과, 상기 제2 반도체층 상부에 위치하고, 상기 제1 도전성과 반대의 도전성인 제2 도전성을 갖는 제3 반도체층;을 포함하는 반도체 발광 소자 칩에 있어서, 상기 제2 반도체층과 상기 제3 반도체 층이 제거되어 상기 제1 반도체층의 일부가 노출되도록 형성되되, 기설정된 제1 패턴으로 형성된 캐비티; 상기 제3 반도체층 상부에 형성된 투명 도전막; 상기 투명 도전막 상부의 일 영역에 기설정된 제2 패턴으로 설치된 제1 전극; 및 상기 캐비티에 상치 노출된 제1 반도체층과 접촉되도록 상기 제1 패턴으로 설치된 제2 전극;을 포함하고, 상기 제2 전극 중 일부의 측벽이, 상기 제1 반도체층의 상부면과 기설정된 각도로 경사지도록 형성된 것을 특징으로 한다.

Description

반도체 발광 소자 칩{Light Emitting Diode Chip}
본 발명은, 반도체 발광 소자의 칩에 관한 기술로서, 구체적으로는 칩 단위 및 패키지 단위에서의 발광 효율 및 열 효율을 높일 수 있는 전극 및 금속 구조를 갖는 반도체 발광 소자 칩에 관한 기술이다.
최근 디스플레이, 조명 등에 관한 기술이 발전함에 따라서, 발광다이오드(Light Emitting Diode, LED)는 소자의 소형, 저소비전력, 고신뢰성 등의 큰 장점에 따라서, 스마트폰, 조명, 티비 등을 포함하여 표시용 광원 및 조명용 광원으로도 널리 이용되고 있다.
실용화되고 있는 엘이디의 재료, 즉 P형 반도체 및 N형 반도체를 포함하여 활성층의 반도에 층에 사용죄는 재료로는 AlGaAs, GaSlP, GaP, InGaAlP 등의 5족 원소로서, As, P를 사용한 3-5족 화합물 반도체가 적색, 황색, 녹색의 발광용으로서 이용되고 있으며, 특히 녹색 및 청색용으로는 최근 질화물계, 대표적으로 질화 갈륨(GaN)계 화합물 반도체가 사용되고 있다.
질화 갈륨계 반도체를 사용한 엘이디는, N형 반도체층, 활성층, P형 반도체층 및 N, P형 반도체층 각각에 설치된 N형 전극 및 P형 전극으로 구성되어 있다. 이에 따라서 양공(Positive Hole)을 제공하는 P형 반도체와 전자(Electron)을 제공하는 N형 반도체의 순방향 접합으로 이루어진다.
반도체 소자 중, 수평형 반도체 소자(Lateral LED Chip)은, 반도체층을 메사식각하여, N형 반도체층을 노출시켜 노출된 부분에 N형 전극을 설치하여 이루어진다.
도 1은 기존의 수평형 반도체 소자 칩의 일부에 관한 측단면도이다. 도 1을 참조하면, 상기 언급한 바와 같이 수평형 반도체 소자는 베이스 기판(1)에 순차적으로 N형 반도체층(2), 활성층(3) 및 P형 반도체층(4)이 적층된 반도체층을 포함하고 있으며, 이때 반도체층을 메사식각하여 N형 반도체층(2)이 노출된 부분에 N형 전극(7)이 설치되고, P형 반도체층(4)의 상부에는 전류의 확산을 돕기 위해 일반적으로 투명 도전막(5)이 형성되며, 투명 도전막(5) 상부에 P형 전극(6)이 위치된다.
도 1과 같은 수평형 반도체 소자에 전기가 인가되면, 전자는 N형 전극(7)을 통해 전기적인 자극을 인가받아 N형 반도체층(2)에서 P형 반도체층(4)을 향해 이동되며, P형 전극(6)을 통해 이동하게 된다. 이때 활성층(3) 등에서 발광이 이루어진다.
그러나 도 1과 같은 수평형 반도체 소자는, 활성층(3)에서 발광된 빛이, N형 전극(7)에 반사된 뒤 다시 N형 반도체층(2), 활성층(3) 또는 P형 반도체층(4)으로 입사될 수 있어, 활성층(3)에서 발광된 빛이 발광을 위해 외부로 조사되는 효율이 낮은 문제점이 있다.
한편, 도 2는 기존의 수평형 반도체 발광 소자 칩의 평면도이다. 구체적으로, 도 2는 기존의 수평형 발광 소자를 이용 시, 발광 소자 칩에 형성될 수 있는 전극의 패턴에 대하여 도시한 것이다.
기판(1) 위에 P형 전극(6)과 N형 전극(7)이 형성되며, 전극(6, 7)이 형성된 부분 이외의 활성층(식별번호 생략)에서 빛이 발생하여 외부로 조사되어야 한다. 그러나, 반도체층 및 활성층과 외부의 굴절률의 차이에 의해, 빛이 상부로, 즉 발광이 되어야 하는 방향으로 발생하지 않고, 굴절에 의해 빛이 측면으로 조사되는 비율이 존재하여, 발광 소자 칩의 발광 효율이 저하되는 문제점이 지적되어 왔다.
특히, 발광 소자 칩을 기판에 설치하고 형광물질을 도포하여 패키지를 생성했을 때, 상기와 같이 전극(6, 7)에 의해 칩의 내부로 반사되는 빛과 함께, 측면으로 조사되는 빛이 형광 물질 등에 의해 전반사되어 다시 칩으로 입사되는 경우, 입사된 빛이 그대로 칩 내부로 입사됨에 따라 발광 소자 칩에 열이 가해져, 전반적으로 발광 소자 칩의 발광 효율이 크게 저하되는 문제점이 지적되어 왔다.
이에 본 발명은, 기존의 수평형 반도체 발광 소자 칩에 비하여, 발광 효율이 높은 구조를 갖는 반도체 발광 소자 칩을 제공하는 데 그 목적이 있다. 또한, 반도체 발광 소자 칩이 설치된 패키지 단에서, 발광 효율을 높일 수 있고 열에 의한 반도체 발광 소자 칩의 효율성 감소를 방지할 수 있는 반도체 발광 소자 칩을 제공하는 데 다른 목적이 있다.
상기 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 반도체 발광 소자 칩은, 제1 도전성을 갖는 제1 반도체층과, 상기 제1 반도체층 상부에 위치하고, 전자와 정공의 결합에 의해 빛을 생성하는 활성층을 포함하는 제2 반도체층과, 상기 제2 반도체층 상부에 위치하고, 상기 제1 도전성과 반대의 도전성인 제2 도전성을 갖는 제3 반도체층;을 포함하는 반도체 발광 소자 칩에 있어서, 상기 제2 반도체층과 상기 제3 반도체 층이 제거되어 상기 제1 반도체층의 일부가 노출되도록 형성되되, 기설정된 제1 패턴으로 형성된 제1 캐비티; 상기 제3 반도체층 상부에 형성된 투명 도전막; 상기 투명 도전막 상부의 일 영역에 기설정된 제2 패턴으로 설치된 제1 전극; 상기 제1 캐비티에 상치 노출된 제1 반도체층과 접촉되도록 상기 제1 패턴으로 설치된 제2 전극; 상기 반도체 발광 소자 칩의 최 외곽에 상기 제2 반도체층과 상기 제3 반도체 층이 제거되어 상기 제1 반도체층의 일부가 노출되도록 형성된 제2 캐비티; 및 상기 제2 캐비티에 형성되되, 상기 제1 반도체층의 상부면과 기설정된 각도로 경사지도록 형성된 반사층;을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 발광 소자 칩은, 제1 도전성을 갖는 제1 반도체층과, 상기 제1 반도체층 상부에 위치하고, 전자와 정공의 결합에 의해 빛을 생성하는 활성층을 포함하는 제2 반도체층과, 상기 제2 반도체층 상부에 위치하고, 상기 제1 도전성과 반대의 도전성인 제2 도전성을 갖는 제3 반도체층;을 포함하는 반도체 발광 소자 칩에 있어서, 상기 제2 반도체층과 상기 제3 반도체 층이 제거되어 상기 제1 반도체층의 일부가 노출되도록 형성되되, 기설정된 제1 패턴으로 형성된 캐비티; 상기 제3 반도체층 상부에 형성된 투명 도전막; 상기 투명 도전막 상부의 일 영역에 기설정된 제2 패턴으로 설치된 제1 전극; 및 상기 캐비티에 상치 노출된 제1 반도체층과 접촉되도록 상기 제1 패턴으로 설치된 제2 전극;을 포함하고, 상기 제2 전극 중 일부의 측벽이, 상기 제1 반도체층의 상부면과 기설정된 각도로 경사지도록 형성된 것을 특징으로 한다.
본 발명에 의하면, 제2 전극 또는 반사층이 제1 반도체층의 상부면과 경사지도록 형성됨에 따라서, 활성층에서 제3 반도체층 및 제1 반도체층의 상부면과 수직되지 않도록, 즉 측방향으로 발생된 빛이 전극 등에 반사되어 칩 내부로 입사되는 것을 방지할 수 있어, 발광 효율을 높일 수 있는 효과가 있다.
또한, 패키지 단에 있어서, 형광 물질에 의해 전반사된 빛이 패키지의 외벽에 반사된 결과, 반도체 발광 소자 칩 내부로 입사하는 빛이, 외곽의 제2 전극 또는 반사층의 경사면에 의해 상부로 반사되어 외부로 조사되도록 하기 때문에, 패키지 단에 있어서의 발광 효율을 높일 수 있고, 패키지에서 칩에 빛이 조사되어 칩이 가열됨에 따른 성능 저하를 방지할 수 있는 효과가 있다.
도 1은 기존의 수평형 반도체 소자 칩의 일부에 관한 측단면도.
도 2는 기존의 수평형 반도체 발광 소자 칩의 평면도.
도 3은 본 발명의 제1 실시예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도.
도 4는 본 발명의 제1 실시예의 변형 예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도.
도 5는 본 발명의 제1 실시예에 따른 반도체 발광 소자 칩의 평면도.
도 6은 본 발명의 제2 실시예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도.
도 7는 본 발명의 제2 실시예의 다른 구현 예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도.
도 8는 본 발명의 제2 실시예에 따른 반도체 발광 소자 칩의 평면도.
도 9은 본 발명의 제2 실시예에 따라 빛이 반사되는 예를 나타내기 위한 반도체 발광 소자 칩의 측단면도.
도 10은 본 발명의 제2 실시예에 따라 빛이 반사되는 예를 나타내기 위한 반도체 발광 소자 칩이 설치된 패키지의 측단면도.
이하, 첨부된 도면들을 참조하여 본 발명의 제1 및 제2 실시예에 따른 수평형 반도체 발광 소자 및 그 제조 방법에 대하여 설명하기로 한다.
이하의 설명에서 본 발명에 대한 이해를 명확히 하기 위하여, 본 발명의 특징에 대한 공지의 기술에 대한 설명은 생략하기로 한다. 이하의 실시 예는 본 발명의 이해를 돕기 위한 상세한 설명이며, 본 발명의 권리 범위를 제한하는 것이 아님은 당연할 것이다. 따라서, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것이다.
이하의 설명에서 동일한 식별 기호는 동일한 구성을 의미하며, 불필요한 중복적인 설명은 생략하기로 한다.
또한, 본 발명에 대한 설명에서 도 1 및 도 2에 대한 설명은 상기의 발명의 배경이 되는 기술에 대한 설명에서 언급하였으므로 이를 생략하기로 하나, 기존의 수평형 반도체 발광 소자에 대한 공지의 기술에 대한 설명은 생략하기로 한다.
한편, 첨부된 도면에서 각 구성의 넓이, 높이 및 크기 등은 본원발명에 대한 설명을 위해 과장되게 도시된 것으로, 실제 구현 시에는 이와 다르게 구현될 수 있는 것으로 당연히 이해될 것이다.
또한, 첨부된 도면 중 측단면도에서는, 도시된 측단면도의 하부가 지면을 향하는 부분이며, 상부가 지면과 반대 방향을 향하는 부분으로 설명될 것이다. 예를 들어, 제1 구성의 상부라 함은, 첨부된 측단면도에서 제1 구성의 윗부분을 의미한다. 그러나 이는 각 구성의 상대적인 위치를 설명하기 위한 예시일뿐, 실제 소자의 설치 및 제조 방향에 따라서 달라질 수 있음은 당연할 것이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 반도체 발광 소자 칩은, 하부에서부터 순차적으로, 기판(10), 제1 반도체층(20), 제2 반도체층(30) 및 제3 반도체층(40)을 포함하고, 제3 반도체층(40) 상부의 투명 도전막(50) 및 제1 전극(60)과, 제2 반도체층(30) 및 제3 반도체층(40)이 제거되어 제1 반도체층(20)의 일부가 노출되도록 형성된 영역인 캐비티(80) 및 제2 전극(70)을 포함하여 구성된 것을 특징으로 한다.
기판(10)은 본원발명에서 반도체 발광 소자를 형성하기 위한 베이스 기판(10)을 의미한다. 본 발명의 제1 실시예에서 기판(10)은 사파이어(Al2O3) 재질의 기판이 사용될 수 있으나, 수평형 반도체 발광 소자를 형성하기 위한 재질이라면 어느 것이나 사용될 수 있고, 상기의 재질에 제한되지 않을 것이다.
제1 반도체층 내지 제3 반도체층(20, 30, 40)은, 전류의 흐름에 따라서 발광되는 반도체 층으로서, 상기 도 1에 대한 설명에서 언급한 바와 같이, 양공(Positive Hole)을 제공하는 P형 반도체와 전자(Electron)을 제공하는 N형 반도체의 순방향 접합으로 구성되는 일반적인 질화 갈륨계 반도체의 구조와 동일한 구조를 가질 수 있다.
바람직하게는, 제1 반도체층(20)은 질화 갈륨계 반도체를 구성하는 복수의 반도체 층 중 N형 반도체이며, 제2 반도체층(30)은 빛을 발광하는 활성층, 제3 반도체층(40)은 P형 반도체이나, 이에 제한되지는 않을 것이다.
또한, 본 발명의 제1 실시예에 대한 설명에서는 제1 내지 제3 반도체층(20, 30, 40)은 질화 갈륨계 반도체층을 예로 들어 설명하고 있으나, 본 발명의 반도체 구조를 형성할 수 있는 재질은 이에 한정되지 않을 것이다. 예를 들어, 적색 반도체 발광 소자의 경우, GaAlAs, GaAsP, InGAlP, 녹색 반도체 발광 소자의 경우 AlP, GaP, 청색 반도체 발광 소자의 경우 SiC, ZnSe 등이 사용될 수 있을 것이다.
캐비티(80)는 제2 반도체층(30)과 제3 반도체층(40)이 제거되어, 제1 반도체층(20)의 일부가 노출되도록 형성된 영역을 의미한다. 캐비티(80)는 후술하는 바와 같이 제2 전극(70)이 설치되는 영역이며, 이에 따라 제2 전극(70)이 반도체 발광 소자 칩에서 설치되는 패턴인 기설정된 제1 패턴으로 형성된다.
캐비티(80)는 도 1과 비교하면, N형 전극이 설치되는 영역을 형성하기 위한 방법으로서, 메사 식각(Mesa Wet Etching) 공정을 동일하게 적용하여 형성될 수 있다. 그러나 메사 식각 공정 이외에 도시된 캐비티(80)를 기설정된 패턴으로 형성할 수 있는 방법이라면 어느 공정이나 사용될 수 있을 것이다.
캐비티(80)는 도 3에 도시된 바와 같이, 측면과 하부면으로 구성되며, 적어도 상부는 오픈되는 구조로 형성될 수 있다.
한편, 제3 반도체층(40) 상부에는 투명 도전막(50)이 형성될 수 있다. 투명 도전막(50) 상부에는 제1 전극(60)이 설치된다. 이에 따라서, 제1 전극(60)이 제3 반도체층(40)과 투명 도전막(50)을 통해 전기적으로 접촉됨으로써, 제3 반도체층(40)이 제1 전극(60)과 전기적으로 연결되는 영역을 넓혀주어, 반도체층에 골고루 전류가 흐를 수 있도록 하는 기능을 수행한다. 제1 전극(60)은 기설정된 제1 패턴을 형성하며 설치될 수 있다.
투명 도전막(50)은 일반적으로 ITO(Indium Tin Oxide)가 사용될 수 있다. 그러나 최근 ITO를 대체하기 위해 사용되는 재료들로서, ZnO, ATO(SnO2:Sb), FTO(SnO2:F), TNO 등 역시 사용될 수 있을 것이다.
본 발명에서는 생략하였으나, 투명 도전막(50)은 재료를 해당 영역에 도포한 후, 열처리 공정을 통해 형성될 수 있다.
한편, 투명 도전막(50)이 제1 전극(60)과 접촉되는 영역을 제외하고, 제1 전극(60)이 후술할 제2 전극(70)과 절연되어 양 전극 사이의 전기적인 쇼트가 방지되도록, 절연층이 형성될 수 있다. 절연층의 형성에 관하여는 반도체 발광 소자 칩의 제조에 관한 일반적인 기술이 사용될 수 있는바, 이에 대한 설명은 생략하기로 한다.
제2 전극(70)은 캐비티(80)의 하부면, 즉 제1 반도체층(20)과 접촉되도록 설치될 수 있다. 바람직하게는, 전기적인 쇼트를 방지하기 위해, 제2 반도체층(30) 및 제3 반도체층(40)과 절연되도록 설치될 수 있다.
제2 전극(70)은 도 3에 도시된 바와 같은 구조를 갖도록 형성되기 때문에, 캐비티(80)가 형성된 기설정된 제1 패턴과 동일한 패턴으로 설치된다.
제1 전극(60) 및 제2 전극(70)은 동일하거나 서로 다른 재질로 구성될 수 있다. 일반적으로 반도체 발광 소자에 사용되는 전극 구조를 포함할 수 있다. 예를 들어, 하부에서 순차적으로 Cr, Al, Ni, Au가 적층된 구조로 이루어질 수 있다. 그러나 예를 들어 이러한 구조 이외에, Ti이 Cr, Ni을 대신하여, Ag 가 Al을 대신하여 사용되는 등 다양한 구조가 사용될 수 있을 것이다. 또한 전극들 중 N형 반도체층과 접촉되는 전극은, Cr, Au가 순차적으로 적층된 단순한 구조의 전극 역시 사용될 수 있다.
상기 언급한 바와 같이 바람직하게는 제1 반도체층(20)이 N형 반도체층이기 때문에, 제2 전극(70)은 N형 전극이 됨이 바람직하다. 이 경우, 제1 전극(60)은 P형 전극이 된다. 그러나 제1 전극(60) 및 이에 상응하는 제2 전극(70)의 극성은 이에 제한되지는 않을 것이며, 제1 반도체층(20)과 제3 반도체층(40)의 도전성에 따라서 달라질 수 있다.
제2 전극(70)은 도 3에 도시된 바와 같이 측벽과 상부면, 그리고 제1 반도체층(20)과 접촉되는 하부면으로 구성될 수 있는데, 본 발명의 제1 실시예에서, 제2 전극(70) 중 일부의 측벽은, 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성되는 것을 특징으로 한다.
이때 제2 전극(70) 전체의 측벽이 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성될 수 있으나, 본 발명의 제1 실시예의 구현에 따라서, 반도체 발광 소자 칩의 최 외곽에 설치된 제2 전극(70)의 측벽이 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성될 수 있다. 이에 대해서는 도 4에 대한 설명에서 후술하기로 한다.
기설정된 각도는 바람직하게는 45도이나, 제1 반도체층(20)의 상부면과 수직된 각도를 제외한 각도라면 어느것이나 가능하다.
또한, 반사 효율을 높이기 위해, 본 발명의 제1 실시예에 따라서 측벽이 제1 반도체층(20)의 상부면과 경사지도록 형성된 제2 전극(70)의 높이가 적어도 제3 반도체층(40)의 상부면보다 높은 것이 바람직하다.
본 발명의 제1 실시예에서 제2 전극(70)을 제1 반도체층(20)의 상부면과 경사지도록 형성하는 것은, 본 발명의 일 목적을 달성하기 위함이다. 즉, 활성층인 제2 반도체층(30) 및 제3 반도체층(40)에서 빛이 발생할 때, 도 3과 같은 칩의 구조 상, 제3 반도체층(40)의 상부면을 향해 빛이 발생할 수 있으나, 일부의 빛은, 제2 반도체층(30) 및 제3 반도체층(40)에서 캐비티(80)의 방향으로, 즉 도 3을 기준으로 측면으로 발생할 수 있다. 또한, 제3 반도체층(40)의 상부면을 향해 발생한 빛이라도, 제1 전극(60)에 의해 반사되어 캐비티(80)의 방향으로 발생할 수 있다.
이 경우, 제2 전극(70)이 제1 반도체층(20)의 상부면과 수직이 되도록 형성되어 있다면, 캐비티(80)의 방향, 즉 측면으로 발생하여 이동하는 빛이 제2 전극(70)에 의해 외부로 반사되지 않고 반도체층(20, 30, 40)으로 입사될 수 있다. 이러한 빛은 손실되는 빛이 될 수 밖에 없어, 발광 효율이 저하된다.
그러나 본 발명의 제1 실시예에 의하면, 제2 전극(70)의 측벽이 제1 반도체층(20)의 상부면과 경사지도록 각도를 형성하기 때문에, 기존의 전극 구조에 비하여 측면으로 이동하는 빛이 상부, 즉 외부를 향해 이동하여 조사되도록 할 확률이 크게 증가하게 된다. 이는 바람직하게는 각도가 45도를 형성할 때 가장 큰 효율을 보일 것이다.
도 4는 본 발명의 제1 실시예의 변형 예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도이다. 도 4에 대한 설명에 있어서, 도 3과 동일한 부분은 이를 생략하기로 한다.
도 4를 참조하면, 도 3의 실시예와 동일하게 기판(10), 제1 내지 제3 반도체층(20, 30, 40), 투명 도전막(50) 및 제1 전극(60)이 설치된다.
이때 도 3의 실시예와 달리, 제2 전극(71, 72) 중 반도체 발광 소자 칩의 최 외곽에 설치된 제2 전극(72)의 측벽이 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성된 것을 확인할 수 있다.
제1 전극(60) 및 제2 전극(71, 72)은 상기 언급한 바와 같이 각각 제2 패턴 및 제1 패턴을 형성하며 설치될 수 있다. 설치되는 패턴에 따라서, 반도체 발광 소자 칩의 중심부 또는 외곽부에 각 전극(60, 71, 72)이 설치될 수 있다.
이때, 본 발명의 제1 실시예의 변형예에서는, 제2 전극(71, 72) 중, 반도체 발광 소자 칩의 최 외곽(90)에 설치된 제2 전극(72)의 측벽을 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성하도록 할 수 있다.
최 외곽(90)에 설치된 제2 전극(72)이 아닌 제2 전극(71)의 경우, 수직으로 형성하더라도, 측면으로 이동하는 빛이 내부를 통해 최외곽(90)을 향하게 될 수 있으며, 이때, 최 외곽(90)에 설치된 제2 전극(72)만을 경사지도록 형성하여 상기의 도 3에 대한 설명에서 언급한 바와 같이 상부를 향해 빛이 이동하도록 할 수 있기 때문이다.
또한, 도 4에서 제2 전극(73)의 양 측벽이 경사지도록 형성되어 있으나, 다른 실시예에서는, 최 외곽(90)에 제2 전극(72)의 양 측벽 중, 제1 전극(60)을 향하는 방향의 측벽이 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성할 수 있다.
최 외곽(90)에 설치된 제2 전극(72)은 한쪽에만 제1 전극(60)이 존재할 수 있다.
이러한 경우에는, 제1 전극(60)이 존재하는 방향에서 발생하는 빛이 더 많을 수 있고, 그 외의 방향에서는 빛이 발생하지 않을 확률이 크기 때문에, 이 경우 제2 전극(72)의 양 측벽 중 제1 전극(60)이 존재하는 방향에 해당하는 측벽만을 경사지도록 형성할 수 있다.
그러나 상기의 예는 공정에 따라서 달라질 수 있을 것이며, 공정의 단순화를 위해 제2 전극(72)의 양 측벽을 모두 제1 반도체층(20)과 경사지도록 형성할 수 있음은 당연할 것이다. 특히, 도 4의 실시예에서 모든 제2 전극(71, 72)의 측벽을 경사지도록 형성하는 경우, 제1 전극(60)이 양 측벽에 존재하는 제2 전극(71)은 양 측벽 모두를 경사지도록 할 수 있다.
이러한 제2 전극(70)의 구조에 의하면, 상기 언급한 바와 같이 측면을 향해 발생하는 빛이 반사되어 다시 반도체층(20, 30, 40)에 입사할 확률을 최소화시키고, 내부에서 최외곽(90)으로 발생함으로써 반도체 발광 소자 칩의 측면으로 빛이 발생함에 따라서 손실될 수 있는 빛을 외부를 향해 빛이 조사되도록 할 수 있어, 발광 효율을 극대화시킬 수 있는 효과가 있다.
도 5는 본 발명의 제1 실시예에 따른 반도체 발광 소자 칩(100)의 평면도이다.
도 5를 참조하면, 반도체 발광 소자 칩(100)의 상부면에는, 각 전극의 와이어 본딩 영역(101, 102)을 통해 전기적으로 전극이 연결되며, 예를 들어 제1 전극은 제2 패턴(104)을 형성하며 설치되고, 제2 전극은 제1 패턴(103)을 형성하며 설치될 수 있다.
이 경우, 제1 패턴(103)으로 설치된 제2 전극의 측벽을 반도체 발광 소자 칩(100)의 상부면, 즉 상기 언급한 제1 반도체층의 상부면과 경사지도록 형성함에 따라서, 제1 패턴(103) 및 제2 패턴(104) 사이에서 발생하는 빛이 내부로 다시 입사하거나 측면으로 발광하여 빛이 손실되는 것을 방지하여, 상부면을 향해 빛이 이동하도록 할 확률을 높일 수 있는 것이다.
도 6은 본 발명의 제2 실시예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도이다. 이하의 설명에서 도 3 내지 5에 대한 설명과 중복되는 부분에 대해서는 설명을 생략하기로 한다.
도 6을 참조하면, 도 3과 동일하게, 하부에서부터 순차적으로, 기판(10), 제1 반도체층(20), 제2 반도체층(30) 및 제3 반도체층(40)을 포함하고, 제3 반도체층(40) 상부의 투명 도전막(50) 및 제1 전극(60)과, 제2 반도체층(30) 및 제3 반도체층(40)이 제거되어 제1 반도체층(20)의 일부가 노출되도록 형성된 영역인 제1 캐비티(81) 및 제2 전극(73)을 포함하여 구성된다.
이때, 도 6에 도시된 본 발명의 제2 실시예는, 도 3에 도시된 본 발명의 제1 실시예와 달리, 제1 캐비티(81) 이외에 제2 캐비티(82)가 별도로 존재하며, 제2 캐비티(82)에 설치된 반사층(74)을 포함하는 것을 특징으로 한다.
도 3에 도시된 본 발명의 제1 실시예에서는 도 6에 도시된 구성들 중, 제2 전극(73)이 제1 반도체층(20)의 상부면과 기설정된 각도로 경사지도록 형성된 것을 특징으로 하고 있다.
그러나 도 6에는, 제1 전극(60)과 제2 전극(73)은 일반적인 반도체 발광 소자 칩의 구조를 갖고, 별도로 반사층(74)을 구비하는 것을 특징으로 한다. 이에 따라서 반사층(74)을 설치하기 위한 별도의 캐비티로서, 제2 캐비티(82)가 형성된다. 제1 캐비티(81)는 도 1 및 도 3에서 제2 전극이 설치되는 위치에 형성된 영역을 의미한다.
도 6의 실시예에서, 제1 전극(60)은 상기 언급한 바와 같이 제2 패턴으로 설치되어 있으며, 제2 전극(73)은 제1 캐비티(81)가 형성된 패턴으로서 제1 패턴과 동일한 패턴으로 형성되어 있다.
이때, 도 6의 실시예에서 형성되는 제2 캐비티(82)는, 반도체 발광 소자 칩의 최 외곽에 형성된 캐비티로서, 전극의 패턴과 무관하게 반도체 발광 소자 칩의 최 외곽을 포함하도록 형성되어 있다. 예를 들어, 반도체 발광 소자 칩이 사각형의 구조라면, 제2 캐비티(82)는 반도체 발광 소자 칩의 최 외곽의 4변을 따라 형성되는 패턴을 갖고 있다.
반사층(74)은 제2 캐비티(82)에 형성되며, 도 3에 대한 설명에서 언급한 바와 같이, 제1 반도체층(20)의 상부면과 기설정된 각도록 경사지도록 형성된다. 반사층(74)은 바람직하게는 약 3 내지 10 마이크로미터(um)의 두께로 형성될 수 있으나, 이에 제한되지는 않을 것이다.
상기 언급한 바와 같이 반도체 발광 소자에서 발생하는 빛은, 외부, 즉 제3 반도체층(40)의 상부로 이동할 수 있으나, 측면으로 발생할 수 있다. 이 경우, 반도체 발광 소자 칩의 최 외곽에서 반도체 발광 소자 칩의 측면으로 발생하는 빛은 패키지 생성 시 손실될 가능성이 매우 크다,
이 경우, 반사층(74)이 측면을 향해 이동하는 빛의 경로를 반사에 의해 반도체 발광 소자 칩의 상부로 향하도록 할 수 있기 때문에, 빛이 손실되는 것을 최소화하여 발광 효율을 높일 수 있는 것이다.
한편, 반사층(74)은 도 6에 도시된 바와 같이 연속적인 바 형태로 형성될 수 있으나, 빛의 반사뿐 아니라 산란을 촉진하여 외부에 조사되는 빛의 양을 조절하기 위해, 비연속적인 형태로 형성될 수 있다. 예를 들어, 제2 캐비티(82)가 형성된 경로를 따라서, 도트(dot) 형태로 형성되어 있거나, 대쉬(Dash)형태로 형성될 수 있다.
도 7는 본 발명의 제2 실시예의 다른 구현 예에 따른 반도체 발광 소자 칩의 일부에 관한 측단면도이다. 구체적으로, 도 7은 도 6에 관한 설명을 더욱 명확하게 하기 위한 다른 구현 예를 도시한 것이다. 이하의 설명에서 도 3 내지 6에 관한 설명과 중복되는 부분은 이를 생략하기로 한다.
도 6에서는 제1 캐비티(81)와 제2 캐비티(82)가 서로 인접해 있는 경우의 구현 예에 따라 가질 수 있는 구조에 관하여 도시한 것이다. 즉, 반도체 발광 소자 칩에서 최 외곽과 인접한 영역에 제2 전극(73)이 설치되는 경우를 의미한다.
한편, 반도체 발광 소자 칩의 최 외곽과 이격된 내부 영역에만 전극(60, 73)이 설치된 경우에는, 반도체층(20, 30, 40)이 기판(10)에 형성되어 있고, 투명 도전막(50)과 제1 전극(60)이 차례로 형성된다. 이때, 제1 캐비티(81)에는 제2 전극(73)이 설치될 것이다.
도 7에 도시된 제2 실시예의 다른 구현예에서는, 반도체 발광 소자 칩의 최 외곽에 상기 언급한 바와 같이 별도의 제2 캐비티(82)를 형성할 수 있다. 이후, 상기 언급한 바와 같이 반사층(74)을 제2 캐비티(82) 내에 설치하게 된다.
도 3 내지 5에 대한 설명에서 언급한 바와 유사하게, 반사층은 제1 반도체 층의 상부면과 수직된 각도를 제외한 각도로 경사지도록 형성될 수 있으며, 바람직하게는 45도의 각도를 이루도록 형성될 수 있다.
한편, 반사 효율을 높이기 위해, 반사층(74)의 높이는 적어도 제3 반도체층(40)의 상부면보다 높도록 형성될 수 있다.
한편, 반사층(74)의 양 측벽 중, 반도체 발광 소자 칩의 내부를 향하는 방향의 측벽만을 경사지도록 형성할 수 있으나, 이후의 도 9 및 10에 대한 설명에서 후술하는 바와 같이, 양 측벽을 경사지도록 형성함이 바람직하다.
도 6 및 7에서 설치되는 반사층(74)은 제1 전극(60) 및 제2 전극(73)과 동일한 물질을 포함하여 형성될 수 있다. 이에 따라서 제조 시, 반사층(74)과 제1 전극(60) 및 제2 전극(73)은 동일한 공정에 의해 설치될 수 있다. 그러나, 반사층(74)의 기능을 고려하여, 전도성보다 반사 특성이 높은 물질을 포함하여 이루어지도록 형성될 수 있다.
예를 들어, 반사층(74)은 유전체를 포함하여 이루어질 수 있다. 예를 들어 SiO2, TiO2 등의 물질로 구성될 수 있다. 본 발명의 실시예에서는 SiO2와 TiO2의 혼합물로 구성될 수 있다. 이하 도 10에서 후술할 패키지에 있어서, 반도체 발광 소자 칩의 상부에는 형광 물질(봉지재)이 도포될 수 있다. 이때 일반적으로 형광 물질은 SiO2로 구성될 수 있다.
이때 반사층(74)은 형광 물질과의 굴절률 차이를 통해 더욱 많은 빛을 산란하여 외부에 조사시키기 위해서, 형광 물질과 굴절률이 다른 굴절률을 갖도록 구성될 수 있다. SiO2는 1.4의 굴절률을 갖는 것이 일반적인데, 반사층(74)은 형광 물질과의 굴절률 차이를 위해 SiO2보다 굴절률이 작거나 크도록 SiO2 및 TiO2의 혼합물로 구성될 수 있다.
도 8는 본 발명의 제2 실시예에 따른 반도체 발광 소자 칩(110)의 평면도이다.
도 8을 참조하면, 제1 전극(60)은 와이어 본딩 영역(111)을 통해 형성되어 제2 패턴을 형성하면서 설치되며, 제2 전극(73)은 와이어 본딩 영역(112)을 통해 형성되어 제1 패턴을 형성하면서 설치된다. 이때, 반도체 발광 소자 칩(110)의 최 외곽에 제2 캐비티(82)가 형성되며, 제2 캐비티(82) 내부에 반사층(74)이 설치되어 반도체 발광 소차 칩(110)의 최 외곽 방향(측면)을 향하도록 발생하는 빛이 상부를 향하도록 하여, 발광 효율을 최대화할 수 있다.
도 9은 본 발명의 제2 실시예에 따라 빛이 반사되는 예를 나타내기 위한 반도체 발광 소자 칩의 측단면도이다. 도 9는 구체적으로, 도 7의 실시예에서 반사층(74)이 설치된 제2 캐비티의 영역을 구체화하여 도시한 것이다.
도 9를 참조하면, 기판(10), 제1 반도체층(20), 제2 반도체층(30) 및 제3 반도체층(40), 투명 도전막(50) 및 제1 전극(60)이 형성되어 전류가 흐름에 따라서 빛이 발생하게 된다. 상기 언급한 바와 같이 바람직하게는 제1 반도체층(20)이 N형 반도체, 제2 반도체층(30)이 활성층, 제3 반도체층(40)이 P형 반도체로 구성되어, 제2 반도체층(30) 및 제3 반도체층(40)으로부터 빛이 발생하게 된다.
이때, 단순히 제3 반도체층(40)의 상부를 향해 발생하는 빛은 문제가 되지 않으나, 반도체 발광 소자 칩의 측면, 즉 최 외곽을 향하여 발생하는 빛(31)은, 상기 언급한 바와 같이 발광 효율을 저하하는 요인이 된다. 이때, 반사층(73)에 의해 빛(31)이 다시 상부로 향하도록 함으로써, 발광 효율을 증가시킬 수 있는 것이다.
도 10은 본 발명의 제2 실시예에 따라 빛이 반사되는 예를 나타내기 위한 반도체 발광 소자 칩이 설치된 패키지의 측단면도이다.
도 10을 참조하면, 일반적으로 LED 패키지로 불리워지는 반도체 발광 소자 칩이 설치된 패키지는, 반도체층(200), 제1 전극(201), 제2 전극(202)으로 구성된 반도체 발광 소자 칩과, 칩이 실장되는 메인 기판(300) 빛을 반사시키기 위한 반사면(400)을 포함하여 구성된다. 반도체층(200)은 도 3 내지 9에 대한 설명에서 언급한 제1 내지 제3 반도체층, 절연층 및 투명 도전막을 모두 포함하는 개념의 구성이다.
이때, 본 발명의 제2 실시예에서는 반도체 발광 소자 칩의 최 외곽에 반사층(203)이 설치된다.
이미 도 9에 대한 설명에서 언급한 바와 같이, 반사층(203)이 제1 반도체층의 상부면과 경사지도록 형성됨에 따라서, 내부에서 측면을 향해 이동하는 빛(33)을 상부로 향하도록 할 수 있다.
한편, 패키지 단에서는, 내부에서 측면을 향해 이동하는 빛(33) 이외에, 형광 물질(500)과 외부의 굴절률 차이에 의해, 형광 물질(500)을 향해 이동하는 빛이 다시 내부로 전반사되어 이동하는 경우가 발생할 수 있다.
이때, 전반사되어 이동하는 빛이 패키지의 반사면(400)에 반사되는 경우, 빛이 외부로 향하지 않고 패키지의 반사면(400)에 의해 다시 칩 내부로 이동할 수 있다. 이때, 본 발명의 반사층(203)의 존재에 의해, 칩 내부로 이동하는 빛을 경사면에 의한 반사에 의해 외부로, 바람직하게는 패키지의 상부로 이동하도록 할 수 있다.
전반사되어 이동하는 빛이 칩 내부로 입사되는 경우, 빛에 의해 칩에 열이 축적될 수 있다. 이러한 경우 반도체층에서 열에 의해 빛이 발생하는 효율이 감소할 수 있다. 그러나, 본 발명에 의하면, 반사층(203)에 의해 칩 내부로 이동하는 빛을 최소화할 수 있기 때문에, 열에 의한 발광 효율의 저하를 최소화할 수 있는 효과가 있다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 적어도 하나로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 제1 도전성을 갖는 제1 반도체층과, 상기 제1 반도체층 상부에 위치하고, 전자와 정공의 결합에 의해 빛을 생성하는 활성층을 포함하는 제2 반도체층과, 상기 제2 반도체층 상부에 위치하고, 상기 제1 도전성과 반대의 도전성인 제2 도전성을 갖는 제3 반도체층;을 포함하는 반도체 발광 소자 칩에 있어서,
    상기 제2 반도체층과 상기 제3 반도체 층이 제거되어 상기 제1 반도체층의 일부가 노출되도록 형성되되, 기설정된 제1 패턴으로 형성된 제1 캐비티;
    상기 제3 반도체층 상부에 형성된 투명 도전막;
    상기 투명 도전막 상부의 일 영역에 기설정된 제2 패턴으로 설치된 제1 전극;
    상기 제1 캐비티에 상치 노출된 제1 반도체층과 접촉되도록 상기 제1 패턴으로 설치된 제2 전극;
    상기 반도체 발광 소자 칩의 최 외곽에 상기 제2 반도체층과 상기 제3 반도체 층이 제거되어 상기 제1 반도체층의 일부가 노출되도록 형성된 제2 캐비티; 및
    상기 제2 캐비티에 형성되되, 상기 제1 반도체층의 상부면과 기설정된 각도로 경사지도록 형성된 반사층;을 포함하고,
    상기 반사층은 유전체 물질을 포함하여 이루어지고, 상기 반도체 발광 소자 칩의 패키지 생성 시 상기 반도체 발광 소자 칩에 도포되는 형광물질의 빛 굴절률과 다른 빛 굴절률을 갖는 것을 특징으로 하는 반도체 발광 소자 칩.
  2. 제1항에 있어서,
    상기 기설정된 각도는, 상기 제1 반도체층의 상부면과 수직된 각도를 제외한 각도인 것을 특징으로 하는 반도체 발광 소자 칩.
  3. 제2항에 있어서,
    상기 기설정된 각도는 상기 제1 반도체층의 상부면과 45도를 이루는 각도인 것을 특징으로 하는 반도체 발광 소자 칩.
  4. 제1항에 있어서,
    상기 반사층의 높이는 상기 제3 반도체층의 상부면보다 높은 것을 특징으로 하는 반도체 발광 소자 칩.
  5. 제1항에 있어서,
    상기 반사층의 양 측벽 중, 상기 반도체 발광 소자 칩의 내부를 향하는 방향의 측벽이 상기 제1 반도체층의 상부면과 기설정된 각도로 경사지도록 형성되는 것을 특징으로 하는 반도체 발광 소자 칩.
  6. 제1항에 있어서,
    상기 반사층은 상기 제1 전극 및 상기 제2 전극과 동일한 물질을 포함하여 형성된 것을 특징으로 하는 반도체 발광 소자 칩.
  7. 삭제
  8. 제1항에 있어서,
    상기 반사층은 상기 제2 캐비티에 형성되되, 비연속적으로 형성되어 있는 것을 특징으로 하는 반도체 발광 소자 칩.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020140035770A 2014-03-27 2014-03-27 반도체 발광 소자 칩 KR101575014B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140035770A KR101575014B1 (ko) 2014-03-27 2014-03-27 반도체 발광 소자 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140035770A KR101575014B1 (ko) 2014-03-27 2014-03-27 반도체 발광 소자 칩

Publications (2)

Publication Number Publication Date
KR20150113239A KR20150113239A (ko) 2015-10-08
KR101575014B1 true KR101575014B1 (ko) 2015-12-08

Family

ID=54346210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140035770A KR101575014B1 (ko) 2014-03-27 2014-03-27 반도체 발광 소자 칩

Country Status (1)

Country Link
KR (1) KR101575014B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051610A (ja) 2001-08-03 2003-02-21 Nichia Chem Ind Ltd Ｌｅｄ素子
KR101091048B1 (ko) 2011-06-20 2011-12-08 (주)더리즈 반도체 발광 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051610A (ja) 2001-08-03 2003-02-21 Nichia Chem Ind Ltd Ｌｅｄ素子
KR101091048B1 (ko) 2011-06-20 2011-12-08 (주)더리즈 반도체 발광 소자

Also Published As

Publication number Publication date
KR20150113239A (ko) 2015-10-08

Similar Documents

Publication Publication Date Title
TWI420708B (zh) 半導體發光裝置
KR101014102B1 (ko) 반도체 발광소자 및 그 제조방법
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
US10686108B2 (en) Semiconductor device package
US9825203B2 (en) Light emitting diode chip and fabrication method
TWI472062B (zh) 半導體發光裝置及其製造方法
TWI584496B (zh) 半導體發光結構
US11817537B2 (en) Interconnects for light emitting diode chips
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
TWI636582B (zh) 發光裝置
CN111433921B (zh) 一种发光二极管
KR102407329B1 (ko) 광원 모듈 및 이를 구비한 조명 장치
CN108040503B (zh) 发光器件
TW202339302A (zh) 用於電流注入之led晶片的接觸結構
TW201603319A (zh) 光電元件及其製造方法
US20210217931A1 (en) Contact structures for light emitting diode chips
US20130126829A1 (en) High efficiency light emitting diode
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR20150047844A (ko) 반도체 발광다이오드
KR102575569B1 (ko) 반도체 소자
CN111052409B (zh) 发光二极管装置及制造发光二极管装置的方法
US20190013441A1 (en) Light-emitting element
KR20180074638A (ko) 반도체 발광소자
KR101575014B1 (ko) 반도체 발광 소자 칩
JP2011124275A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 5