CN110707099B - 像素阵列基板 - Google Patents

像素阵列基板 Download PDF

Info

Publication number
CN110707099B
CN110707099B CN201910978894.4A CN201910978894A CN110707099B CN 110707099 B CN110707099 B CN 110707099B CN 201910978894 A CN201910978894 A CN 201910978894A CN 110707099 B CN110707099 B CN 110707099B
Authority
CN
China
Prior art keywords
electrically connected
section
pixels
wires
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910978894.4A
Other languages
English (en)
Other versions
CN110707099A (zh
Inventor
蔡尧钧
庄铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN110707099A publication Critical patent/CN110707099A/zh
Application granted granted Critical
Publication of CN110707099B publication Critical patent/CN110707099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/02—Bodies
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B30/00—Camera modules comprising integrated lens units and imaging units, specially adapted for being embedded in other devices, e.g. mobile phones or vehicles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular

Abstract

一种像素阵列基板包括基板、多个像素及多条接线。基板具有透视窗、线路区及主动区。多条接线设置于线路区。多条接线的每一条与分别位于透视窗的相对两侧的多个像素的多条第一信号线电性连接。多条接线包括第一接线组及第二接线组。第一接线组包括多条第一接线。多条第一接线的每一条具有第一段及第二段。第一段与第二段之间设有第一绝缘层，且第一段与第二段电性连接。第二接线组包括多条第二接线。第一接线的第一段与第二接线重叠，且第一接线的第一段与第二接线之间设有第一绝缘层。

Description

像素阵列基板
技术领域
本发明有关于一种像素阵列基板。
背景技术
显示面板的应用日益广泛，凡是家用的视听娱乐、公共场合的信息显示面板、电竞(电游)用的显示器及可携式电子产品都可见其踪迹。可携式电子产品(例如：智能型手机)为例，近期以来，为使显示面板具有高屏占比，制造商将镜头设置于显示面板的显示区中，以使显示面板的一侧无需设置边框区。
从使用者的角度来看，镜头是被显示用的多个像素包围。为使镜头的相对两侧的多个像素能够彼此电性连接，对应镜头设置的透视窗的周围需设有多条接线。然而，当显示面板的解析度(分辨率)提高时，多条接线的数量也势必增加，造成设置接线的线路区的宽度无法缩减，影响显示面板的视觉效果。
发明内容
本发明提供一种像素阵列基板，使用所述像素阵列基板制作的显示面板的视觉效果(视效)较好。
本发明的一种像素阵列基板包括基板、多个像素及多条接线。基板具有透视窗、线路区及主动区，其中线路区位于透视窗的周围，而线路区位于主动区与透视窗之间。多个像素设置于主动区，其中多个像素的每一个包括第一信号线、第二信号线、主动元件及像素电极，第一信号线与第二信号线交错设置，主动元件与第一信号线及第二信号线电性连接，且像素电极与主动元件电性连接。多条接线设置于线路区，其中多条接线的每一条与分别位于透视窗的相对两侧的多个像素的多条第一信号线电性连接。多条接线包括第一接线组，第一接线组包括多条第一接线，多条第一接线的每一条具有一第一段及一第二段，第一段与第二段之间设有第一绝缘层，且第一段与第二段电性连接。多条接线包括一第二接线组，第二接线组包括多条第二接线。多条第一接线的一第一接线的第一段与多条第二接线的一第二接线重叠，且第一接线的第一段与第二接线之间设有第一绝缘层。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。
附图说明
图1为本发明第一实施例的显示面板10的上视示意图。
图2为本发明第一实施例的像素阵列基板100局部r的放大示意图。
图3为图2的像素阵列基板100的区域r1的放大示意图。
图4为图2的像素阵列基板100的区域r2的放大示意图。
图5为图2的像素阵列基板100的区域r3的放大示意图。
图6为图2的像素阵列基板100的区域r4的放大示意图。
图7为图2的像素阵列基板100的区域r5的放大示意图。
图8为本发明第一实施例的像素阵列基板100的像素PX的布局(layout)的示意图。
图9为本发明第一实施例的像素阵列基板100的剖面示意图。
图10为本发明第一实施例的像素阵列基板的多路复用器的示意图。
图11为本发明第二实施例的显示面板10A的上视示意图。
图12为本发明第二实施例的像素阵列基板100A局部r的放大示意图。
图13为图12的像素阵列基板100A的区域r1的放大示意图。
图14为图12的像素阵列基板100A的区域r2的放大示意图。
图15为图12的像素阵列基板100A的区域r3的放大示意图。
图16为图12的像素阵列基板100A的区域r4的放大示意图。
图17为本发明第二实施例的像素阵列基板100A的像素PX的布局的示意图。
图18为本发明第二实施例的像素阵列基板100A的剖面示意图。
【附图标记列表】
10、10A：显示面板
100、100A：像素阵列基板
110：基板
112：透视窗
112a：边缘
114：线路区
116：主动区
120a、120b、140a、140b、140c、160a、160c、180a、180b、180c、192a、192b、192c：接触窗
131、172：第一段
140：第一绝缘层
151、152：第二段
160：第二绝缘层
171：触控走线
180：第三绝缘层
191a：共用电极
192：第四绝缘层
193：像素电极
193a：狭缝
194：转接图案
c：控制端
CH：半导体图案
D：源极
DL：第一信号线
dl1、dl1-1～dl1-6、dl2、dl2-1～dl2-6、dl3、dl3-1～dl3-6、dl4：接线
el：第一端
e2：第二端
G：栅极
MUX：多路复用器
PX：像素
R、r：局部
r1～r5：区域
S：源极
S1～S4：信号端
SL：第二信号线
sl：导线
T：主动元件
T1、T1-1～T1-6：第一晶体管
T2、T2-1～T2-6：第二晶体管
W：宽度
Ι-Ι’、П-П’、Ш-Ш’、IV-IV’：剖线
具体实施方式
应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是两个元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本发明第一实施例的显示面板10的上视示意图。图2为本发明第一实施例的像素阵列基板100局部r的放大示意图。图2的像素阵列基板100的局部r对应图1的显示面板10的局部R。
须说明的是，图2绘出像素阵列基板100的基板110的透视窗112、线路区114及主动区116，像素阵列基板100的其它构件的尺寸小且精细，为清楚表达起见，图2省略像素阵列基板100的其它构件的绘示，而将图2省略的像素阵列基板100的其它构件绘于放大的图3至图7。
图3为图2的像素阵列基板100的区域r1的放大示意图。图4为图2的像素阵列基板100的区域r2的放大示意图。图5为图2的像素阵列基板100的区域r3的放大示意图。图6为图2的像素阵列基板100的区域r4的放大示意图。图7为图2的像素阵列基板100的区域r5的放大示意图。
须说明的是，图3至图7示意性地绘示像素PX。图8为本发明第一实施例的像素阵列基板100的像素PX的布局的示意图。图3至图7所绘的像素PX的布局可参考图8。此外，图4及图7省略触控走线171绘示。
图9为本发明第一实施例的像素阵列基板100的剖面示意图。图8对应图3的剖线Ι-Ι’、П-П’、图6的剖线Ш-Ш’及图8的剖线IV-IV’。此外，图3至图8省略图9的多个接触窗120a、120b、140a、140b、140c的绘示。
请参照图1及图2，显示面板10包括像素阵列基板100、对向基板(未绘示)及设置于像素阵列基板100与对向基板之间的显示介质(未绘示)。举例而言，在本实施例中，显示介质可以是液晶。然而，本发明不限于此，根据其它实施例，显示介质也可以是有机电致发光层或其它材料。
请参照图1及图2，像素阵列基板100的基板110具有透视窗112、线路区114及主动区116。线路区114位于透视窗112的周围，且线路区114位于主动区116与透视窗112之间。举例而言，在本实施例中，透视窗112可以是基板110的一个贯孔(通孔)，而贯孔内或贯孔下用以设置一镜头(未绘示)。然而，本发明不限于此，根据其它实施例，透视窗112也可以是基板110的一个透光材料部，且透光材料部上未设置任何挡光图案。另外，在本实施例中，线路区114上可设有围绕透视窗112的框胶(sealant)；主动区116也可称显示区，用以设置多个像素PX(标示于图3)。
请参照图2、图3及图8，多个像素PX设置于主动区116。每一像素PX包括第一信号线DL、第二信号线SL、主动元件T及像素电极193，第一信号线DL与第二信号线SL交错设置，主动元件T与第一信号线DL及第二信号线SL电性连接，而像素电极193与主动元件T电性连接。
请参照图8及图9，主动元件T包括薄膜晶体管，具有源极S、漏极D、栅极G及半导体图案CH。栅极G及半导体图案CH之间设有闸(门)绝缘层120。源极S和漏极D分别与半导体图案CH的不同两区域电性连接。像素电极193与漏极D电性连接。
举例而言，在本实施例中，第一绝缘层140可设置于栅极G上，源极S和漏极D可设置于第一绝缘层140上，源极S可通过第一绝缘层140的接触窗140a及闸绝缘层120的接触窗120a与半导体图案CH的一区电性连接，而漏极D可通过第一绝缘层140的另一接触窗140b及闸绝缘层120的另一接触窗120b与半导体图案CH的另一区电性连接，但本发明不以此为限。
在本实施例中，像素阵列基板100还包括第二绝缘层160，设置于源极S和漏极D上。像素阵列基板100还包括第三绝缘层180设置第二绝缘层160上。每一像素PX还包括共用电极191a。在本实施例中，共用电极191a可选择性地设置于第三绝缘层180上，但本发明不以此为限。
在本实施例中，像素阵列基板100还包括第四绝缘层192，第四绝缘层192设置于共用电极191a上，而像素电极193可选择性地设置于第四绝缘层192上。举例而言，在本实施例中，像素电极193可通过第四绝缘层192的接触窗192a、第三绝缘层180的接触窗180a及第二绝缘层160的接触窗160a与漏极D电性连接，但本发明不以此为限。
在本实施例中，像素电极193在上且具有与共用电极191a重叠的多个狭缝193a(标示于图8)，而共用电极191a在下。然而，本发明不限于此，根据其他实施例，像素电极193也可在下方，而共用电极191a也可在上且有与像素电极193重叠的多个狭缝(未绘示)。
请参照图3及图8，在本实施例中，第一信号线DL与源极S电性连接，第二信号线SL与栅极G电性连接。也就是说，第一信号线DL可以是数据线，而第二信号线SL可以是扫描线，但本发明不以此为限。
请参照图2、图3及图4，多条接线dl1、dl2设置于线路区114。多条接线dl1、dl2的每一条与分别位于透视窗112的相对两侧(例如：透视窗112的上下两侧的区域r1、r2内)的多个像素PX的多条第一信号线DL电性连接。请参照图2、图6及图7，多条接线dl4设置于线路区114。多条接线dl4的每一条与分别位于透视窗112的相对两侧(例如：透视窗112的上下两侧的区域r4、r5内)的多个像素PX的多条第一信号线DL电性连接。
请参照图2、图3、图4、图6及图7，也就是说，分别位于透视窗112的相对两侧的多个像素PX的多条第一信号线DL是借助绕过透视窗112的多条接线dl1、dl2、dl4互相电性连接。在本实施例中，多条接线dl1、dl2、dl4大致上是沿着透视窗112的边缘112a延伸。举例而言，在本实施例中，透视窗112可呈圆形，而多条接线dl1、dl2、dl4大致上为设置于透视窗112旁的多条弧线。然而，本发明不以此为限，根据其它实施例，多条接线dl1、dl2、dl4也可根据透视窗112的形状改变为其它型态。
请参照图2、图3、图4及图9，多条接线dl1、dl2包括多个第一接线组。每一第一接线组包括多条第一接线dl1，多条第一接线dl1的每一条具有第一段131及第二段151，第一段131与第二段151之间设有第一绝缘层140，且第一段131与第二段151可通过第一绝缘层140的接触窗140c电性连接。
举例而言，在本实施例中，第一接线d1的第二段151可视为第一信号线DL的延伸，而第一接线d1的第二段151与第一信号线DL可形成于同一第二金属层；第一接线d1的第一段131可视为第一接线d1的主要部分且绕过透视窗112，第一接线d1的第一段131与第二信号线SL可形成于同一第一金属层；但本发明不以此为限。
多条接线dl1、dl2还包括多个第二接线组。每一第二接线组包括多条第一接线dl2。第二接线dl2与第一接线dl1的第一段131之间设有第一绝缘层140。举例而言，在本实施例中，一整条的第一接线dl2可形成于同一膜层，例如但不限于：第二金属层。
请参照图3，在本实施例中，包括多条第一接线dl1的多个第一接线组与包括多条第二接线dl2的多个第二接线组大致上设置于线路区114的较靠近透视区112的地方。或者说，包括多条第一接线dl1的多个第一接线组与包括多条第二接线dl2的多个第二接线组大致上设置于线路区114的内圈。包括多条第一接线dl1的多个第一接线组与包括多条第二接线dl2的多个第二接线组大致上可沿着透视窗112的边缘112a(标示于图2)交替排列，但本发明不以此为限。
值得注意的是，一第一接线dl1的第一段131与一第二接线dl2重叠。在本实施例中，一第一接线dl1的第一段131与一第二接线dl2的一部分实质上对齐(aligned)。
举例而言，在本实施例中，第一接线组可包括沿着透视窗112的边缘112a依序排列的多条第一接线dl1-1、dl1-2、dl1-3、dl1-4、dl1-5、dl1-6，第二接线组可包括沿着透视窗112的边缘112a依序排列的多条第二接线dl2-1、dl2-2、dl2-3、dl2-4、dl2-5、dl2-6。第一接线dl1-1、dl1-2、dl1-3、dl1-4、dl1-5、dl1-6的多个第一段131分别与第二接线dl2-1、dl2-2、dl2-3、dl2-4、dl2-5、dl2-6重叠。多条第一接线dl1-1、dl1-2、dl1-3、dl1-4、dl1-5、dl1-6的多个第一段131可分别与多条第二接线dl2-1、dl2-2、dl2-3、dl2-4、dl2-5、dl2-6的多个部分实质上对齐。
由于第一接线dl1的第一段131与第二接线dl2重叠，因此，用以设置接线dl1、dl2的线路区114的宽度W能够减少，有助于提升显示面板10(标示于图1)的视效及屏占比。
再者，由于第一接线dl1的第一段131与第二接线dl2重叠，因此，线路区114能具有较大的透光区。借此，当像素阵列基板100通过设置于线路区114上的框胶(未绘示)与对向基板(未绘示)接合且要固化框胶时，光束能更充分的照射线路区114上的框胶，提高框胶固化率，而有助于提升显示面板10的可靠性。
值得注意的是，在本实施例中，一条第一接线dl1与对应的一条第二接线dl2相重叠，而与所述第一接线d11电性连接的多个像素PX和与所述第二接线dl2电性连接的多个像素PX是用以显示同一种颜色，且所述第一接线dl1与第二接线dl2具有相同的极性。
举例而言，一条第一接线dl1-1与对应的一条第二接线dl2-1相重叠，而与第一接线d11-1电性连接的多个像素PX和与第二接线dl2-1电性连接的多个像素PX是用以显示同一第一颜色且具有第一极性；一条第一接线dl1-2与对应的一条第二接线dl2-2相重叠，而与第一接线d11-2电性连接的多个像素PX和与第二接线dl2-2电性连接的多个像素PX是用以显示同一第二颜色且具有第二极性；一条第一接线dl1-3与对应的一条第二接线dl2-3相重叠，而与第一接线d11-3电性连接的多个像素PX和与第二接线dl2-3电性连接的多个像素PX是用以显示同一第三颜色且具有第一极性；一条第一接线dl1-4与对应的一条第二接线dl2-4相重叠，而与第一接线d11-4电性连接的多个像素PX和与第二接线dl2-4电性连接的多个像素PX是用以显示同一第一颜色且具有第二极性；一条第一接线dl1-5与对应的一条第二接线dl2-5相重叠，而与第一接线d11-5电性连接的多个像素PX和与第二接线dl2-5电性连接的多个像素PX是用以显示同一第二颜色且具有第一极性；一条第一接线dl1-6与对应的一条第二接线dl2-6相重叠，而与第一接线d11-6电性连接的多个像素PX和与第二接线dl2-6电性连接的多个像素PX是用以显示同一第三颜色且具有第二极性。
第一极性与第二极性的一者为正，而第一极性与第二极性的另一者为负。在本实施例中，第一颜色、第二颜色及第三颜色可包括红色、绿色及蓝色，但本发明不以此为限。
图10为本发明第一实施例的像素阵列基板的多路复用器的示意图。请参照图3及图10，在本实施例中，像素阵列基板100可选择性地包括多路复用器MUX。多路复用器MUX可选择性地设置在基板110的周边区(未绘示)，其中周边区位于显示区116外，显示区116位于线路区114与周边区之间。
多路复用器MUX与多条接线dl1、dl2电性连接。举例而言，在本实施例中，多路复用器MUX包括多个第一晶体管T1及多个第二晶体管T2，多个第一晶体管T1及多个第二晶体管T2的每一个具有一第一端e1、一第二端e2及一控制端c，其中多条第一接线dl1分别电性连接至多个第一晶体管T1的多个第一端e1，多条第二接线dl2分别电性连接至多个第二晶体管T2的多个第一端e1，多个第一晶体管T1的控制端c电性连接至多个第二晶体管T2的多个控制端c，而多个第一晶体管T1的多个第二端e2及多个第二晶体管T2的多个第二端e2电性连接多个信号端S1、S2、S3、S4。
具体而言，一第一接线dl1-1电性连接至一第一晶体管T1-1的一第一端e1，一第一接线dl1-4电性连接至一第一晶体管T1-4的一第一端e1，一第二接线dl2-1电性连接至一第二晶体管T2-1的一第一端e1，一第二接线dl2-4电性连接至一第二晶体管T2-4的一第一端e1，多个第一晶体管T1-1、T1-4的控制端c电性连接至多个第二晶体管T2-1、T2-4的多个控制端c，而一第一晶体管T1-1的一第二端e2、一第一晶体管T1-4的一第二端e2、一第二晶体管T2-1的一第二端e2及一第二晶体管T2-4的一第二端e2分别电性连接多个信号端S1、S2、S3、S4。
一第一接线dl1-2电性连接至一第一晶体管T1-2的一第一端e1，一第一接线dl1-5电性连接至一第一晶体管T1-5的一第一端e1，一第二接线dl2-2电性连接至一第二晶体管T2-2的一第一端e1，一第二接线dl2-5电性连接至一第二晶体管T2-5的一第一端e1，多个第一晶体管T1-2、T1-5的控制端c电性连接至多个第二晶体管T2-2、T2-5的多个控制端c，而一第一晶体管T1-2的一第二端e2、一第一晶体管T1-5的一第二端e2、一第二晶体管T2-2的一第二端e2及一第二晶体管T2-5的一第二端e2分别电性连接多个信号端S2、S1、S4、S3。
一第一接线dl1-3电性连接至一第一晶体管T1-3的一第一端e1，一第一接线dl1-6电性连接至一第一晶体管T1-6的一第一端e1，一第二接线dl2-3电性连接至一第二晶体管T2-3的一第一端e1，一第二接线dl2-6电性连接至一第二晶体管T2-6的一第一端e1，多个第一晶体管T1-3、T1-6的控制端c电性连接至多个第二晶体管T2-3、T2-6的多个控制端c，而一第一晶体管T1-3的一第二端e2、一第一晶体管T1-6的一第二端e2、一第二晶体管T2-3的一第二端e2及一第二晶体管T2-6的一第二端e2分别电性连接多个信号端S1、S2、S3、S4。
值得一提的是，在本实施例中，相重叠的一第一接线(例如：dl1-1)及一第二接线(例如：dl2-1)是同时被输入第一数据信号及第二数据信号，然而，由于与相重叠的一第一接线(例如：dl1-1)及一第二接线(例如：dl2-1)电性连接的多个像素PX是用以显示同一种颜色，且相重叠的一第一接线(例如：dl1-1)及一第二接线(例如：dl2-1)具有相同的极性，因此，第一数据信号与第二数据信号不易互相干扰，而相重叠的一第一接线(例如：dl1-1)及一第二接线(例如：dl2-1)之间的数据信号耦合效应问题(Data coupling effectissue)能获得改善。
请参照图2、图3、图5及图6，像素阵列基板100还包括多条导线sl，设置于线路区114，其中每一导线sl与分别位于透视窗112的相对两侧(例如：透视窗112的上下两侧的区域r3、r4内)的多个像素PX的多条第二信号线SL电性连接。
也就是说，分别位于透视窗112的相对两侧的多个像素PX的多条第二信号线SL借助绕过透视窗112的多条导线sl互相连接。在本实施例中，多条导线sl大致上是沿着透视窗112的边缘112a延伸。举例而言，透视窗112可呈圆形，而多条导线sl大致上为设置于透视窗112旁的多条弧线。然而，本发明不以此为限，根据其它实施例，多条导线sl也可根据透视窗112的形状改变为其它型态。
举例而言，在本实施例中，位于线路区114的导线sl可视为位于主动区116的第二信号线SL的延伸，而导线sl与第二信号线SL可形成于同一第一金属层，但本发明不以此为限。
请参照图3及图9，在本实施例中，第一接线dl1的第一段131及第一接线dl1的第二段151通过接触窗140c(绘示于图9)电性连接，而接触窗140c于基板110上的一垂直投影位于透视窗112与多条导线s1于基板110上的多个垂直投影之间。也就是说，接触窗140c可设置于弯曲的导线s1与弯曲的第一段131之间的空隙，借此，能更有效率地利用线路区114的面积，有助于进一步减少线路区114的宽度W。
请参照图2、图6及图7，用以电性连接分别位于透视窗112的相对两侧的多个像素PX的多条数据线DL的多条接线dl1、dl2、dl4还包括多条外围接线dl4。
请参照图2、图3及图6，包括多条第一接线dl1的第一接线组于基板110上的垂直投影及包括多条第二接线dl2的第二接线组于基板110上的垂直投影位于多条外围接线dl4于基板110上的多个垂直投影与透视窗112之间。
也就是说，在本实施例中，包括多条第一接线dl1的多个第一接线组与包括多条第二接线dl2的多个第二接线组大致上设置于线路区114的较靠近透视区112的地方(或者说，设置于线路区114的内圈)，而多条外围接线dl4大致上设置于线路区114的较靠近透视区112的地方(或者说，设置于线路区114的外圈)。
请参照图6，在本实施例中，多条外围接线dl4与多条导线sl可重叠。具体而言，在本实施例中，多条外围接线dl4的间距(pitch)与多条导线sl的间距(pitch)可不相同，而每一外围接线dl4与对应的一条导线sl可选择性地部分重叠，但本发明不以此为限。
请参照图3、图8及图9，在本实施例中，多个像素PX的多个共用电极191a可连接成多个触控感测垫，像素阵列基板100还包括多条触控走线171，而多个触控走线171分别与所述多个触控感测垫电性连接。举例而言，在本实施例中，触控走线171可设置于第二绝缘层160上，第三绝缘层180可设置于触控走线171上；触控走线171可形成于第三金属层，但本发明不以此为限。
请参照图3及图9，在本实施例中，至少一条触控走线171可重叠于第一接线dl1(例如：dl1-2)的第一段131及与第二接线dl2(例如：dl2-2)。也就是说，在本实施例中，至少一触控走线171可设置于接线dl1、dl2的上方，借此，触控走线171的设置不易造成线路区114的宽度W缩减的限制。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图11为本发明第二实施例的显示面板10A的上视示意图。图12为本发明第二实施例的像素阵列基板100A局部r的放大示意图。图12的像素阵列基板100A的局部r对应图11的显示面板10A的局部R。
须说明的是，图12绘出像素阵列基板100A的基板110的透视窗112、线路区114及主动区116，像素阵列基板100A的其它构件的尺寸小且精细，为清楚表达起见，图12省略像素阵列基板100A的其它构件的绘示，而将图12省略的像素阵列基板100A的其它构件绘于放大的图13至图16。
图13为图12的像素阵列基板100A的区域r1的放大示意图。图14为图12的像素阵列基板100A的区域r2的放大示意图。图15为图12的像素阵列基板100A的区域r3的放大示意图。图16为图12的像素阵列基板100A的区域r4的放大示意图。
须说明的是，图13至图16示意性地绘示像素PX。图17为本发明第二实施例的像素阵列基板100A的像素PX的布局的示意图。图13至图16所绘的像素PX的布局可参考图17。
图18为本发明第二实施例的像素阵列基板100A的剖面示意图。图18对应图13的剖线Ι-Ι’、П-П’、图16的剖线Ш-Ш’及图17的剖线IV-IV’。此外，图13至图17省略图18的多个接触窗140b、120b、120a、140a、180b、160c、180c、192c、160a、180a、192a的绘示。
请参照图12、图13及图14，第二实施例的像素阵列基板100A与第一实施例的像素阵列基板100主要的差异在于：像素阵列基板100A还包括第三接线组。第三接线组包括多条第三接线dl3。多条第三接线dl3的功能与前述的第一接线dl1的功能相同，都是用以电性连接分别位于透视窗112的相对两侧的多个像素PX的多条第一信号线DL。第三接线dl3与第一接线dl1的差异在于，第三接线dl3的构造与第一接线dl1的构造不同，且第三接线dl3的设置位置与第一接线dl1的设置位置不同。
请参照图13及图18，具体而言，在本实施例中，每一第三接线dl3具有一第一段172及一第二段152，第一段172与第二段152之间设有第二绝缘层160，且第一段172与第二段152电性连接。举例而言，第三接线dl3的第二段152可形成于第二金属层，第三接线dl3的第一段172可形成于第三金属层，但本发明不以此为限。
在本实施例中，像素阵列基板100A还包括转接图案194，设置于第四绝缘层192上。举例而言，转接图案194可选择性地与像素电极193形成于同一膜层，而转接图案194的材质与像素电极193的材质可相同，但本发明不以此为限。
转接图案194通过第四绝缘层192的接触窗192b及第三绝缘层180的接触窗180b与第三接线dl3的第一段172电性连接。转接图案194通过第四绝缘层192的接触窗192c及第三绝缘层180的接触窗180c及第二绝缘层160的接触窗160c与第三接线dl3的第二段152电性连接。也就是说，第三接线dl3的第一段172与第三接线dl3的第二段152可利用转接图案194互相电性连接。
值得注意的是，一第三接线dl3的第一段172与一第一接线dl1的第一段131及一第二接线dl2重叠。在本实施例中，一第三接线d31的第一段172的一部分与一第一接线dl1的第一段131的一部分及一第二接线dl2的一部分实质上对齐。
举例而言，在本实施例中，第三接线组可包括沿着透视窗112的边缘112a依序排列的多条第三接线dl3-1、dl3-2、dl3-3、dl3-4、dl3-5、dl3-6。第三接线dl3-1与第一接线dl1-1的第一段131及第二接线dl2-1重叠。第三接线dl3-2与第一接线dl1-2的第一段131及第二接线dl2-2重叠。第三接线dl3-3与第一接线dl1-3的第一段131及第二接线dl2-3重叠。第三接线dl3-4与第一接线dl1-4的第一段131及第二接线dl2-4重叠。第三接线dl3-5与第一接线dl1-5的第一段131及第二接线dl2-5重叠。第三接线dl3-6与第一接线dl1-6的第一段131及第二接线dl2-6重叠。
由于第三接线dl3与第一接线dl1的第一段131及第二接线dl2重叠，因此，在固定的一面积内能设置数量更多的接线dl1、dl2、dl3，进而能更进一步地缩减线路区114的宽度W、提升显示面板10A(标示于图11)的视效及屏占比。
值得注意的是，在本实施例中，一第三接线dl3的第一段172与一第一接线dl1的第一段131及一第二接线dl2重叠，而与所述第三接线dl3电性连接的多个像素PX、与所述第一接线d11电性连接的多个像素PX和与所述第二接线dl2电性连接的多个像素PX是用以显示同一种颜色，且所述第三接线dl3、所述第一接线dl1及所述第二接线dl2具有相同的极性。
举例而言，一第三接线dl3-1的第一段172与一第一接线dl1-1的第一段131及一第二接线dl2-1重叠，而与第三接线dl3-1电性连接的多个像素PX、与第一接线d11-1电性连接的多个像素PX和与第二接线dl2-1电性连接的多个像素PX是用以显示同一第一颜色，且第三接线dl3-1、第一接线dl1-1及第二接线dl2-1具有相同的第一极性；一第三接线dl3-2的第一段172与一第一接线dl1-2的第一段131及一第二接线dl2-2重叠，而与第三接线dl3-2电性连接的多个像素PX、与第一接线d11-2电性连接的多个像素PX和与第二接线dl2-2电性连接的多个像素PX是用以显示同一第二颜色，且第三接线dl3-2、第一接线dl1-2及第二接线dl2-2具有相同的第二极性；一第三接线dl3-3的第一段172与一第一接线dl1-3的第一段131及一第二接线dl2-3重叠，而与第三接线dl3-3电性连接的多个像素PX、与第一接线d11-3电性连接的多个像素PX和与第二接线dl2-3电性连接的多个像素PX是用以显示同一第三颜色，且第三接线dl3-3、第一接线dl1-3及第二接线dl2-1具有相同的第一极性；一第三接线dl3-4的第一段172与一第一接线dl1-4的第一段131及一第二接线dl2-4重叠，而与第三接线dl3-4电性连接的多个像素PX、与第一接线d11-4电性连接的多个像素PX和与第二接线dl2-4电性连接的多个像素PX是用以显示同一第一颜色，且第三接线dl3-4、第一接线dl1-4及第二接线dl2-4具有相同的第二极性；一第三接线dl3-5的第一段172与一第一接线dl1-5的第一段131及一第二接线dl2-5重叠，而与第三接线dl3-5电性连接的多个像素PX、与第一接线d11-5电性连接的多个像素PX和与第二接线dl2-5电性连接的多个像素PX是用以显示同一第二颜色，且第三接线dl3-5、第一接线dl1-5及第二接线dl2-5具有相同的第一极性；一第三接线dl3-6的第一段172与一第一接线dl1-6的第一段131及一第二接线dl2-6重叠，而与第三接线dl3-6电性连接的多个像素PX、与第一接线d11-6电性连接的多个像素PX和与第二接线dl2-6电性连接的多个像素PX是用以显示同一第三颜色，且第三接线dl3-6、第一接线dl1-6及第二接线dl2-6具有相同的第二极性。
在本实施例中，至少一转接图案194(例如：与第三接线dl3-2、dl3-4、dl3-6电性连接的多个转接图案194)于基板110上的垂直投影位于透视窗112与多条导线sl于基板110上的多个垂直投影之间。至少另一转接图案194(例如：与第三接线dl3-1、dl3-3、dl3-5电性连接的多个转接图案194)于基板110上的垂直投影位于多条导线sl于基板110上的多个垂直投影与多个像素PX于基板110上的多个垂直投影之间。也就是说，多个转接图案194于基板110上的多个垂直投影可位于多条导线sl的两侧。借此，能在更小的面积中设置数量更多的转接图案194，进而有效地减少线路区114的宽度W。
虽然本发明已以实施例揭露如上，然而其并非用以限定本发明，任何所属技术领域中的一般技术人员，在不脱离本发明的精神和范围的情况下，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求书所界定的为准。

Claims (9)

1.一种像素阵列基板，包括：
一基板，具有一透视窗、一线路区及一主动区，其中该线路区位于该透视窗的周围，而该线路区位于该主动区与该透视窗之间；
多个像素，设置于该主动区，其中所述多个像素的每一个包括一第一信号线、一第二信号线、一主动元件及一像素电极，该第一信号线与该第二信号线交错设置，该主动元件与该第一信号线及该第二信号线电性连接，且该像素电极与该主动元件电性连接；
多条接线，设置于该线路区，其中所述多条接线的每一条与分别位于该透视窗的相对两侧的所述多个像素的多个像素的多条第一信号线电性连接；以及
多条导线，设置于该线路区，其中所述多条导线的每一条与分别位于该透视窗的相对两侧的所述多个像素中的多个像素的多条第二信号线电性连接，
其中，所述多条接线还包括多条外围接线，该第一接线组于该基板上的垂直投影及该第二接线组于该基板上的垂直投影位于所述多条外围接线于该基板上的多个垂直投影与该透视窗之间，而所述多条外围接线与所述多条导线重叠；
所述多条接线包括一第一接线组，该第一接线组包括多条第一接线，所述多条第一接线的每一条具有一第一段及一第二段，该第一段与该第二段之间设有一第一绝缘层，且该第一段与该第二段电性连接；
所述多条接线包括一第二接线组，该第二接线组包括多条第二接线；
所述多条第一接线的一第一接线的该第一段与所述多条第二接线的一第二接线重叠，且该第一接线的该第一段与该第二接线之间设有该第一绝缘层；
该第一绝缘层具有一第一接触窗，该第一接线的该第一段及该第一接线的该第二段通过该第一接触窗电性连接，而该第一接触窗于该基板上的一垂直投影位于该透视窗与所述多条导线于该基板上的多个垂直投影之间；并且
包括多条第一接线的多个所述第一接线组与包括多条第二接线的多个所述第二接线组设置于所述线路区的较靠近所述透视窗之处，而所述多条外围接线设置于所述线路区的较远离所述透视窗之处。
2.如权利要求1所述的像素阵列基板，其中与该第一接线电性连接的所述多个像素中的多个像素和与该第二接线电性连接的所述多个像素中的多个像素用以显示同一种颜色，且该第一接线与该第二接线具有相同的极性。
3.如权利要求1所述的像素阵列基板，还包括：
一多路复用器，包括一第一晶体管及一第二晶体管，其中该第一接线电性连接至该第一晶体管的一第一端，该第二接线电性连接至该第二晶体管的一第一端，该第一晶体管的一控制端电性连接至该第二晶体管的一控制端，而该第一晶体管的一第二端及该第二晶体管的一第二端分别电性连接至多个信号端。
4.如权利要求1所述的像素阵列基板，其中所述多个像素的每一个还包括一共用电极，所述多个像素中的多个像素的多个共用电极连接成一触控感测垫，而该像素阵列基板还包括：
一第二绝缘层，设置于该第二接线上；
一触控走线，设置于该第二绝缘层上，且与该触控感测垫电性连接，其中该触控走线重叠于该第一接线的该第一段及该第二接线。
5.如权利要求1所述的像素阵列基板，其中所述多条接线还包括一第三接线组，该第三接线组包括多条第三接线，所述多条第三接线的每一条具有一第一段及一第二段，所述多条第三接线的该每一条的该第一段与所述多条第三接线的该每一条的该第二段之间设有一第二绝缘层，且所述多条第三接线的该每一条的该第一段与所述多条第三接线的该每一条的该第二段电性连接；所述多条第三接线的一第三接线的该第一段与该第一接线的该第一段及该第二接线重叠。
6.如权利要求5所述的像素阵列基板，其中与该第一接线电性连接的所述多个像素的多个像素、与该第二接线电性连接的所述多个像素的多个像素和与该第三接线电性连接的所述多个像素的多个像素用以显示同一种颜色，且该第一接线、该第二接线及该第三接线具有相同的极性。
7.如权利要求5所述的像素阵列基板，还包括：
多条导线，设置于该线路区，其中所述多条导线的每一条与分别位于该透视窗的相对两侧的所述多个像素中的多个像素的多条第二信号线电性连接；以及
多个转接图案，其中所述多个转接图案中的每一转接图案电性连接于所述多条第三接线中的一第三接线的该第一段及所述多条第三接线中的该第三接线的该第二段，而所述多个转接图案的一转接图案于该基板上的一垂直投影位于该透视窗与所述多条导线于该基板上的多个垂直投影之间。
8.如权利要求7所述的像素阵列基板，其中所述多个转接图案的另一转接图案于该基板上的一垂直投影位于所述多条导线于该基板上的多个垂直投影与所述多个像素于该基板上的多个垂直投影之间。
9.如权利要求5所述的像素阵列基板，还包括：
一转接图案，电性连接该第三接线的该第一段及该第三接线的该第二段，而该转接图案的材质与该像素电极的材质相同。
CN201910978894.4A 2019-02-22 2019-10-15 像素阵列基板 Active CN110707099B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108106021 2019-02-22
TW108106021A TWI703370B (zh) 2019-02-22 2019-02-22 畫素陣列基板

Publications (2)

Publication Number Publication Date
CN110707099A CN110707099A (zh) 2020-01-17
CN110707099B true CN110707099B (zh) 2022-08-26

Family

ID=69199682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910978894.4A Active CN110707099B (zh) 2019-02-22 2019-10-15 像素阵列基板

Country Status (3)

Country Link
US (1) US10991726B2 (zh)
CN (1) CN110707099B (zh)
TW (1) TWI703370B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028695A (ja) * 2019-08-09 2021-02-25 株式会社ジャパンディスプレイ 電子機器
JP7330809B2 (ja) * 2019-08-09 2023-08-22 株式会社ジャパンディスプレイ 電子機器
KR20210064498A (ko) * 2019-11-25 2021-06-03 삼성디스플레이 주식회사 표시장치
CN111402716B (zh) * 2020-03-27 2022-02-18 昆山国显光电有限公司 阵列基板、显示面板和显示装置
CN111399696A (zh) * 2020-04-30 2020-07-10 武汉华星光电技术有限公司 薄膜晶体管阵列基板及触控显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087631A1 (en) * 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008089649A (ja) * 2006-09-29 2008-04-17 Nec Electronics Corp 表示装置の駆動方法及び表示装置
US7830591B2 (en) * 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8472114B2 (en) * 2008-12-18 2013-06-25 Sharp Kabushiki Kaisha Display device
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
CN102183860B (zh) 2011-04-15 2012-09-26 福建华映显示科技有限公司 画素数组基板及显示面板
TWI490829B (zh) * 2013-01-11 2015-07-01 Au Optronics Corp 顯示面板與顯示裝置
JP6383573B2 (ja) 2014-06-05 2018-08-29 株式会社ジャパンディスプレイ 表示装置
TWI582655B (zh) * 2015-09-14 2017-05-11 恆顥科技股份有限公司 觸控面板與觸控顯示裝置
CN105159001B (zh) * 2015-10-20 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板以及显示装置
CN105319751B (zh) * 2015-10-21 2019-12-03 京东方科技集团股份有限公司 一种显示装置
KR102476563B1 (ko) * 2015-12-01 2022-12-12 엘지디스플레이 주식회사 표시장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
US9772708B2 (en) * 2015-12-18 2017-09-26 Lg Display Co., Ltd. Display device with asymmetric masking layer
TWI602002B (zh) * 2016-11-30 2017-10-11 友達光電股份有限公司 顯示面板
TWI623792B (zh) * 2017-08-07 2018-05-11 友達光電股份有限公司 顯示面板
CN107342036B (zh) 2017-08-21 2020-10-30 厦门天马微电子有限公司 显示面板及显示装置
KR102393796B1 (ko) * 2018-02-12 2022-05-04 삼성디스플레이 주식회사 감지 유닛 및 이를 포함하는 표시 장치
CN108919545B (zh) * 2018-06-28 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置
CN108807426B (zh) * 2018-06-29 2020-07-07 厦门天马微电子有限公司 一种阵列基板以及显示面板
CN108761885A (zh) * 2018-08-13 2018-11-06 京东方科技集团股份有限公司 阵列基板及其制作方法、彩膜基板、显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087631A1 (en) * 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device

Also Published As

Publication number Publication date
TWI703370B (zh) 2020-09-01
CN110707099A (zh) 2020-01-17
US10991726B2 (en) 2021-04-27
TW202032212A (zh) 2020-09-01
US20200273884A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
CN110707099B (zh) 像素阵列基板
US8710509B2 (en) Liquid crystal panel and liquid crystal display
CN107132685B (zh) 一种显示基板、显示面板和显示装置
TWI408471B (zh) 顯示裝置
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
US20180164647A1 (en) Coa array substrate and display device
US8531432B2 (en) Touch panel with built-in display device
KR20040060619A (ko) 액정 표시 장치
CN105759483B (zh) 一种液晶显示面板、液晶显示器及其驱动方法
US11861131B2 (en) Display device
WO2020015070A1 (zh) 阵列基板
TW201734609A (zh) 顯示面板
KR20130057816A (ko) 표시장치 및 그 제조방법
CN110764645B (zh) 像素阵列基板
CN113050821A (zh) 触摸显示装置及显示面板
US9477122B2 (en) Display device
KR20140075103A (ko) 표시 장치
US9651836B2 (en) Display device
CN113341620B (zh) 显示装置
US9835919B2 (en) Display device including a plurality of metal lines in contact with a common electrode
CN110780499B (zh) 像素阵列基板
TWI706307B (zh) 觸控顯示裝置
CN113419374A (zh) 显示面板和显示装置
CN110941364B (zh) 触控装置
KR102047744B1 (ko) 액정표시장치용 어레이기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant