CN110678975A - 用于在高性能集成电路封装中减少翘曲并增加表面贴装技术产率的设备和机构 - Google Patents

用于在高性能集成电路封装中减少翘曲并增加表面贴装技术产率的设备和机构 Download PDF

Info

Publication number
CN110678975A
CN110678975A CN201880035640.2A CN201880035640A CN110678975A CN 110678975 A CN110678975 A CN 110678975A CN 201880035640 A CN201880035640 A CN 201880035640A CN 110678975 A CN110678975 A CN 110678975A
Authority
CN
China
Prior art keywords
ring
primary
stiffener
stiffening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880035640.2A
Other languages
English (en)
Other versions
CN110678975B (zh
Inventor
权云成
菲利普·拉
迈克尔·特伦特·怀斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of CN110678975A publication Critical patent/CN110678975A/zh
Application granted granted Critical
Publication of CN110678975B publication Critical patent/CN110678975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供了一种用于减小集成电路封装在加热和冷却期间的翘曲的加强设备。该加强设备包括IC基板(204)，该IC基板(204)被配置成在IC基板的顶侧上接收IC晶片(210)。该加强设备包括主加强环(201)，该主加强环被附着到所述IC基板的顶侧并在所述IC晶片的区域中限定开口，使得所述主加强环包围所述IC晶片的区域。所述主加强环限定多个沟槽(206)。所述加强设备包括具有多个卡子(205)的副加强环(202)，所述多个卡子(205)被配置成与所述多个沟槽接合，以在所述主加强环的与IC基板相对的一侧上将所述副加强环以可移除的方式附接到所述主加强环。还提供了一种在制造操作期间使用加强设备的方法。

Description

用于在高性能集成电路封装中减少翘曲并增加表面贴装技术 产率的设备和机构
相关申请
本申请要求在2018年6月5日提交的美国专利申请No.16/000，637的优先权和利益，该美国专利申请要求在2017年12月6日提交的题目为“用于在高性能机器学习ASIC封装中减小翘曲并增加表面贴装技术产率的设备和机构(APPARATUS AND MECHANISMS FORREDUCING WARPAGE AND INCREASING SURFACE MOUNT TECHNOLOGY YIELDS IN HIGHPERFORMANCE MACHINE LEARNING ASIC PACKAGES)”美国临时专利申请No.62/595，538的优先权和利益，这两件专利申请的全部内容通过引用并入本文，以用于所有目的。
背景技术
当今的高带宽和高性能集成电路(IC)芯片封装包括大量以高时速操作并且因此生成大量热的集成电路构件。所生成的热能够导致芯片封装翘曲。为了促进散热，芯片设计者已经选择省略封装盖，以实施在散热器和裸晶片之间的直接路径。然而，省略封装盖能够减弱IC封装的机械结构，并在PCB制造的加热和冷却循环期间加剧翘曲。
发明内容
至少一个方面涉及一种用于减小在加热和冷却期间集成电路(IC)封装的翘曲的加强设备。该加强设备包括主加强环，该主加强环被附着到IC基板的顶侧，并在IC基板的配置成接收IC晶片的区域中限定开口，使得主加强环包围该区域。该加强设备包括副加强环，该副加强环被配置成在主加强环的与IC基板相对的一侧上以可移除的方式附接到主加强环。
至少一个方面涉及一种在制造操作期间使用加强设备的方法。该方法包括将主加强环附着到集成电路(IC)基板的顶表面。该方法包括将副加强环以可移除的方式附接到主加强环。该方法包括将包括IC基板和主加强环的组件安装到印刷电路板(PCB)。该方法包括从主加强环移除副加强环。
下面详细讨论这些以及其它方面和实施方式。前述信息和以下详细描述包括各个方面和实施方式的示意性示例，并且提供用于理解所要求保护的方面和实施方式的性质和特征的概述或框架。附图提供各个方面和实施方式的示意和进一步的理解，并且被并入该说明书中并构成该说明书的一部分。
附图简要说明
附图并非旨在按比例绘制。在不同的图中，相同参考数字和标记指示相同的元件。为了清楚起见，并非每个构件都可以在每个图中被标记。在图中：
图1A和1B示意具有扭转锁机构的第一示例加强设备；
图1C示意带有可选磁体的图1A和1B的示例副加强环；
图2A示意具有卡扣锁机构的第二示例加强设备；
图2B示意在副加强环中带有可选磁体的、图2A的示例加强设备；
图2C示意图2A的示例加强设备的卡扣锁机构；
图3示意具有插入锁定机构的第三示例加强设备；
图4A示意具有滑动锁机构的第四示例加强设备；
图4B示意在副加强环中的带有可选磁体的、图4A的示例加强设备；
图4C示意图4A的示例加强设备的滑动锁机构；并且
图5是根据一种示例实施方式的在制造操作期间使用加强设备的示例性方法的流程图。
具体实施方式
本公开总体上涉及用于在高性能集成电路(IC)封装中减小翘曲并增加表面贴装技术产率的设备和方法。当今的高带宽和高性能IC封装(包括专用集成电路(ASIC)封装)具有大量以高时速操作并且因此生成大量的热量的集成电路构件。所生成的热量能够导致IC封装翘曲。为了促进散热，芯片设计者已经选择省略封装盖，以在散热器和IC封装中的裸IC晶片之间建立直接路径。然而，省略封装盖能够减弱芯片封装的机械结构，并在生产的加热和冷却阶段(诸如与回流焊接工艺相关联的那些阶段)期间加剧翘曲。翘曲的增加能够降低IC封装的生产产率，并导致现场中的IC故障增加。
为了减小IC芯片封装的翘曲，制造商目前正在使用两种不同的技术。第一种技术包括将加强环结合到裸晶片封装。然而，加强环比裸晶片的高度更高，所以加强环的存在能够使散热器和冷却板更难以附接并且冷却效果更差。第二种技术包括将加强环结合安装有到IC封装的印刷电路板(PCB)。即，加强环不直接结合到裸晶片封装。然而，该技术并不防止IC封装本身的翘曲。
为了防止翘曲并利用不延伸到裸IC晶片上方的加强环，本文提出了加强设备和机构，其在回流焊接工艺期间增加裸晶片封装的刚度，但不将加强环封装的高度增加到超过IC晶片本身的厚度。特别地，根据该公开的加强设备能够由主加强环和副加强环的组合形成，该主加强环被附着到IC基板并且不延伸到IC晶片的高度上方，并且该副加强环以可移除的方式附接到主加强环，以在制造过程的加热和冷却步骤期间针对翘曲提供另外的结构支撑。加强设备能够在中心并且围绕IC晶片的区域具有开放区域。该开放区域能够保持IC封装和加强设备组件的热容量较低，以允许适当地执行例如回流焊接工艺。
图1A和1B示意具有扭转锁机构的第一示例加强设备100。加强设备100包括两个加强环：主加强环101和副加强环102。主加强环101和副加强环102能够由具有低热膨胀系数的材料(诸如不锈钢、弹簧钢、铜、铝等)形成。在一些实施方式中，主加强环101和副加强环102能够由相同的材料形成。在一些实施方式中，主加强环101和副加强环102能够由不同的材料形成。例如，主加强环101能够由铜形成，而副加强环能够由不锈钢形成。
主加强环101和副加强环102使用一个或多个锁定机构以可移除的方式彼此附接。一种示例锁定机构是图1A和1B中所示扭转锁机构。图1B示出上下颠倒的加强设备100，以揭示图1A中所示加强设备100的扭转锁锁定机构。在图1B中，主加强环101包括沟槽106。沟槽106能够在主加强环101的一侧中形成，或者在主加强环101的底部上由台阶形成，该台阶在主加强环101的一部分和附接有主加强环101的IC基板之间建立凹部。图1B示出在主加强环101的四个斜切角部处由台阶形成的沟槽106的示例。主加强环101的沟槽106被配置成接收副加强环102的卡子105。副加强环102包括扭转锁锁定机构的卡子105。所述卡子能够由从副加强环102的周边附近向内指向的突起形成。所述卡子105的其它示例能够包括但不限于一个或多个突起、夹子、钩子或齿，它们被配置成与主加强环101的沟槽106互锁。当副加强环102与主加强环101接近并且如由箭头115指示地相对于主加强环101旋转时，卡子105能够与沟槽106接合。
加强设备100能够在中心并且围绕IC晶片的区域具有开放区域。该开放区域能够保持IC封装和加强设备100组件的热容量较低，以允许适当地执行例如回流焊接工艺。在一些实施方式中，副加强环102能够具有实心形状，即在中间无开口。在这样的配置中，副加强环102可以不限定包围自身开放区域的环，而是将形成近似正方形、长方形或其它多边形或复合形状的实心形状。在这样的实施方式中，副加强环102的实心表面能够在制造过程期间在IC晶片之上形成保护屏障。
在一些实施方式中，主加强环101的厚度能够使得在它被附接于此的IC基板之上的主加强环101的高度与IC基板上的IC晶片的高度对齐。这能够允许将散热器更容易地附接到IC晶片。在一些实施方式中，IC基板之上的主加强环101的高度能够小于IC晶片的高度。在一些实施方式中，主加强环101的厚度可以在0.25毫米(mm)和1.5mm之间。在一些实施方式中，主加强环101的厚度可以在0.5mm和0.9mm之间。在一些实施方式中，副加强环102的厚度可以在1mm和4mm之间。在将主加强环101锁定到副加强环102之后，加强设备100可以具有在2.0mm到5mm之间的总厚度。在一些实施方式中，加强设备100可以具有在1.0mm到10mm之间的总厚度。可以使用电铸制造工艺来制造主加强环101，其中所期望的材料沉积在所选择的形状和尺寸中，所选择的形状和尺寸包括主加强环101的所期望厚度。在一些实施方式中，在主加强环101的小批量生产中，主加强环101可以使用非电铸加工工艺来制造。在一些实施方式中，可以使用铸造制造工艺来制造副加强环102。在一些实施方式中，可以使用传统的机加工技术、蚀刻、模制和金属印刷来制造主加强环101和/或副加强环12。
主加强环101和副加强环102被配置成在回流工艺之前使用诸如扭转锁锁定机构的锁定机构以可移除的方式彼此附接，从而形成加强设备100。通过使用诸如密封剂的粘合剂将主加强环101附接到芯片封装的基板，加强设备100能够被附接到IC封装的基板。在一些实施方式中，副加强环102在其侧面上包括一个或多个凹口，诸如凹口104，如图1A和图1B中所示。在一些实施方式中，凹口104能够在副加强环102的角部中限定。在一些实施方式中，使用凹口104将副加强环102耦接到主加强环101。例如，工具或固定件可以抓握凹口104并旋转副加强环102，直到副加强环102的卡子105与主加强环101的沟槽106互锁。一旦被互锁，加强设备100就在芯片封装被焊接到PCB的回流焊接工艺期间抵抗芯片封装的翘曲。在回流工艺完成并且芯片封装已经冷却之后，芯片封装的构件返回到静止的热状态。然后，副加强环102能够被从芯片封装移除。在一些实施方式中，工具或固定件能够被用于将副加强环102从主加强环101扭转下来。在一些实施方式中，主加强环101能够被留置在芯片封装上。在一些实施方式中，主加强环101的尺寸能够被确定为使得主加强环101的高度与芯片封装上的IC晶片的高度对齐，从而便于将散热器放置到IC晶片上。在一些实施方式中，主加强环101能够被留置在芯片封装上。在一些实施方式中，主加强环101的尺寸能够被确定为使得主加强环101的高度低于IC晶片相对于IC基板204的高度。
图1C示意带有可选的磁体107的图1A和1B的示例副加强环102。磁体107能够在主加强环101和副加强环102之间提供附接力。在副加强环102包括磁体107的实施方式中，主加强环101能够由磁性金属或合金(诸如弹簧钢)制成。磁体107能够在卡子105和沟槽106附接主加强环101和副加强环102处之间在沿着副加强环的位置中提供附接力。由磁体107提供的另外的附接力能够在例如回流焊接工艺期间针对芯片封装的翘曲提供进一步的抵抗。
图2A示意具有卡扣锁机构的第二示例加强设备。在图2A中，主加强环201使用诸如密封剂的粘合剂被附接到IC基板204。IC晶片210也被安装到IC基板204。IC基板204包括焊锡球208，该焊锡球208用于将IC基板204电气地且机械地耦接到印刷电路板或其它装置。副加强环202包括卡子205，所述卡子205被锁定到主加强环201中的沟槽206中。卡子205设计有斜面，使得当副加强环202被向下按压到主加强环201上时，卡子205向外弯曲，直到卡子205行进经过主加强环201的侧面为止，并且然后向内卡扣以锁定到沟槽206中。当卡子205到达主加强环201的底部时，卡子205向内弹回以闭锁到沟槽206中，如图2A中所示。向下并且从副加强环202的侧面施加的力减小了封装的翘曲并且减小了IC基板204的膨胀。
图2B示意在副加强环202中带有可选的磁体207的、图2A的示例加强设备。磁体207能够在主加强环201和副加强环202之间提供另外的附接力。在副加强环202包括磁体207的实施方式中，主加强环201能够由磁性金属或合金(诸如弹簧钢)制成。磁体207能够在卡子205和沟槽206附接主加强环201和副加强环202处之间在沿着副加强环的位置中提供附接力。由磁体207提供的另外的附接力能够在例如回流焊接工艺期间针对芯片封装的翘曲提供进一步的抵抗。
图2C示意图2A的示例加强设备的卡扣锁机构。当第二加强环202被朝向主加强环201向下推动时，卡子205向外弯曲并且如由箭头215指示地卡扣到主加强环201的沟槽206中。
图3示意具有插入锁定机构的第三示例加强设备。在图3中，主加强环301限定凹部，副加强环302的突起308插入到所述凹部中。在一些实施方式中，副加强环302能够包括四个突起308，所述四个突起308在副加强环302的每个角部处各有一个。在一些实施方式中，副加强环302能够包括八个突起308，所述八个突起308在副加强环302的每个角部处以及在副加强环302的每一侧的中间各有一个。其它实施方式能够包括在这些和其它配置中的更多或更少的突起308。在主加强环301上形成的凹部的数目和凹部的位置与副加强环302的突起的数目和位置相对应。副加强环302还能够包括磁体(未示出)，以在主加强环301和副加强环302之间提供附接力。磁体能够在突起308之间沿着副加强环302间隔开，并且能够提供用于将主加强环301保持到副加强环302的力，同时突起308能够抵抗在主加强环301到副加强环302之间的绝对(sheer)移动，以在加热和/或冷却期间抵抗芯片封装的翘曲。
图4A示意具有滑动锁机构的第四示例加强设备。在图4A中，主加强环401使用诸如密封剂的粘合剂被附接到IC基板204。IC晶片210也被安装到IC基板204。IC基板204包括焊锡球208，该焊锡球208用于将IC基板204电气地且机械地耦接到印刷电路板或其它装置。副加强环402包括卡子405，所述卡子405锁定到主加强环401中的沟槽406中。卡子405被配置成横向地滑动到主加强环401的沟槽406中，从而锁定到沟槽406中。副加强环402能够被向下带到主加强环401的顶部上，但相对于主加强环401稍微偏移，并且然后横向地滑动就位。
图4B示意在副加强环402中带有可选的磁体407的、图4A的示例性加强设备。磁体407能够在主加强环401和副加强环402之间提供附接力。在副加强环402包括磁体407的实施方式中，主加强环401能够由磁性金属或合金(诸如弹簧钢)制成。磁体407能够在卡子405和沟槽406附接主加强环401和副加强环402处之间在沿着副加强环的位置中提供附接力。由磁体407提供的另外的附接力能够在例如回流焊接工艺期间针对芯片封装的翘曲提供进一步的抵抗。
图4C示意图4A的示例加强设备的滑动锁机构。副加强环402能够下降并与主加强环401接触。然后，副加强环402能够被沿着主加强环401的顶部横向地移动，使得卡子405如由箭头415指示地与沟槽406接合。
主加强环201、301和402可以使用与上述主加强环101类似的制造工艺来形成。副加强环202、302和402可以使用与用于上述副加强环102类似的制造工艺来形成。类似于副加强环102，副加强环202、302和402被配置成在完成回流工艺之后被从芯片封装移除。
图5是根据一种示例实施方式的在制造操作期间使用加强设备的示例方法500的流程图。方法500包括将主加强环附着到IC基板(阶段510)。方法500包括将副加强环附接到主加强环(阶段520)。方法500包括将组件安装到印刷电路板(PCB)(阶段530)。方法500包括从主加强环移除副加强环(阶段540)。
方法500包括将主加强环附着到IC基板(阶段510)。主加强环能够类似于先前描述的主加强环101、201、301或401。IC基板能够类似于先前描述的IC基板204。IC基板可以已安装或尚未安装IC晶片。能够使用热夹持方法将主加强环附着到基板。在示例热夹持方法中，主加强环能够利用几千克量级的机械压缩被附接到IC基板，并被加热到50摄氏度至150摄氏度。能够使用诸如密封剂的粘合剂来建立结合。主加强环的底表面能够被附着到基板，并且主加强环的尺寸能够被确定为使得顶表面的高度与IC晶片的顶表面对齐。在一些实施方式中，相对于安装有主加强环和IC晶片的IC基板的表面，主加强环的顶表面的高度能够低于IC晶片的顶表面的高度。
方法500包括将副加强环附接到主加强环(阶段520)。副加强环能够类似于副加强环102、202、302或402。取决于实施方式，副加强环和主加强环能够被扭转锁定、卡扣锁定、滑动锁定或被插入到主加强环中。在一些实施方式中，能够以嵌入在副加强环中的磁体来补充副加强环到主加强环的附接力。
方法500包括将组件安装到印刷电路板(PCB)(阶段530)。包括加强环的芯片组件能够被安装到PCB或其它装置。最初能够使用焊膏来完成安装。包括芯片组件和加强环的PCB能够被加热以融化焊膏，或经受回流焊接工艺。在加热或回流焊接工艺期间，PCB和基板的相应的材料可以以不同的速率膨胀。在膨胀和后来由于冷却而收缩期间，加强环能够限制芯片组件的翘曲。限制翘曲能够减小在基板和PCB之间的结合部的应力以及在IC和基板之间的结合部的应力。这能够减少或消除由于结合部断裂而引起的失效，并且由此增加组装过程的产率。
方法500包括从主加强环移除副加强环(阶段540)。在加热或回流焊接工艺之后，副加强环能够被从主加强环移除。通过将散热器安装到IC晶片，PCB和芯片组件的组装能够继续进行。
尽管该说明书包含许多特定的实施细节，但是这些不应被解释为对任何发明或可要求保护的范围的限制，而应被解释为对特定发明的特定实施方式所特有的特征的描述。在该说明书中在单个实施方式的上下文中描述的某些特征也能够在单个实施方式中组合实施。相反，在单个实施方式的上下文中描述的各种特征也能够分开地或以任何合适的次级组合的方式在多个实施方式中实施。此外，尽管上文可以将特征描述为在某些组合中起作用并且甚至最初被要求保护为如此，但是在某些情况下能够从组合切除所要求保护的组合中的一个或多个特征，并且所要求保护的组合可以针对次级组合或次级组合的变型。
对“或”的引用可以被解释为包括性的，使得使用“或”描述的任何术语可以指示所描述的术语中的单个、一个以上和全部。标签“第一”、“第二”、“第三”等不一定旨在指示顺序，并且通常仅用于区分相同或相似的项目或元素。
对在该公开中描述的实施方式的各种修改对于本领域技术人员而言可以是显而易见的，并且在不脱离该公开的精神或范围的情况下，在本文中定义的一般原理可以被应用于其它实施方式。因此，权利要求书不旨在限于在本文中所示的实施方式，而是应被赋予与该公开、原理和在本文中公开的新颖特征一致的最广范围。

Claims (20)

1.一种用于减小在加热和冷却期间集成电路(IC)封装的翘曲的加强设备，所述加强设备包括：
主加强环，所述主加强环被附着到IC基板的顶侧，并在所述IC基板的配置成接收IC晶片的区域中限定开口，使得所述主加强环包围所述区域；
副加强环，所述副加强环被配置成在所述主加强环的与所述IC基板相对的一侧上以可移除的方式附接到所述主加强环。
2.根据权利要求1所述的加强设备，其中：
所述主加强环包括多个台阶，所述多个台阶由所述主加强环的周边处的较窄厚度的区域限定，每个台阶在所述主加强环和所述IC基板之间形成凹部；并且
所述副加强环包括多个卡子，每个卡子由从所述副加强环的周边附近向内指向的突起形成。
3.根据权利要求2所述的加强设备，其中：
所述卡子被配置成，当所述副加强环被放置到所述主加强环上并在平行于所述IC基板的顶表面的平面中相对于所述主加强环旋转使得所述卡子与所述凹部接合时，与所述凹部接合。
4.根据权利要求3所述的加强设备，其中，所述台阶被限定在所述主加强环的角部处，并且所述卡子被限定在所述副加强环的角部处。
5.根据权利要求3所述的加强设备，其中，所述副加强环沿其周边限定多个凹口，以接收用于旋转所述副加强环的工具。
6.根据权利要求2所述的加强设备，其中：
所述卡子被配置成，当所述副加强环被放置到所述主加强环上并从所述主加强环偏移、并且所述副加强环在平行于所述IC基板的所述顶表面的平面中相对于所述主加强环移动时，与所述凹部接合。
7.根据权利要求2所述的加强设备，其中：
所述卡子被配置成，当在所述副加强环上沿着所述主加强环的方向向下施加力使得所述卡子向外并围绕所述主加强环的侧面弯曲并且然后卡扣到所述凹部中时，与所述凹部接合。
8.根据权利要求1所述的加强设备，其中：
所述主加强环包括磁性金属或合金，并且
所述副加强环包括多个磁体，每个磁体被放置在所述副加强环的在所述卡子之间的区域中。
9.根据权利要求1所述的加强设备，其中，所述主加强环相对于所述IC基板的所述顶表面的高度等于或小于IC晶片相对于所述IC基板的所述顶表面的高度。
10.根据权利要求1所述的加强设备，其中，所述副加强环在正交于所述IC基板的所述顶表面的方向上具有比所述主加强环的厚度更厚的厚度。
11.一种在制造操作期间使用加强设备的方法，所述方法包括：
将主加强环附着到集成电路(IC)基板的顶表面；
将副加强环以可移除的方式附接到所述主加强环；
将包括所述IC基板、所述主加强环和所述副加强环的组件安装到印刷电路板(PCB)；并且
从所述主加强环移除所述副加强环。
12.根据权利要求11所述的方法，其中，将所述组件安装到所述PCB包括回流焊接工艺。
13.根据权利要求11所述的方法，其中：
所述主加强环包括多个台阶，所述多个台阶由所述主加强环的周边处的具有较窄厚度的区域限定，每个台阶在所述主加强环和所述IC基板之间形成凹部；并且
所述副加强环包括多个卡子，每个卡子由从所述副加强环的周边附近向内指向的突起形成。
14.根据权利要求13所述的方法，其中：
将所述副加强环以可移除方式附接到所述主加强环包括：将所述副加强环放置到所述主加强环上，并且在平行于所述IC基板的所述顶表面的平面中相对于所述主加强环旋转所述副加强环，使得所述卡子与所述凹部接合。
15.根据权利要求14所述的方法，其中：
旋转所述副加强环包括：将工具接合到沿着所述副加强环的周边限定的多个凹口中，并使用所述工具旋转所述副加强环。
16.根据权利要求13所述的方法，其中：
将所述副加强环以可移除的方式附接到所述主加强环包括：将所述副加强环放置到所述主加强环上并从所述主加强环偏移，并且在平行于所述IC基板的所述顶表面的平面中相对于所述主加强环滑动所述副加强环，使得所述卡子与所述凹部接合。
17.根据权利要求13所述的方法，其中：
将所述副加强环以可移除的方式附接到所述主加强环包括：在所述副加强环上沿着所述主加强环的方向向下施加力，使得所述卡子向外并且围绕所述主加强环的侧面弯曲，并且然后卡扣到所述凹部中。
18.根据权利要求11所述的方法，其中：
所述主加强环包括磁性金属或合金；
所述副加强环包括多个磁体，每个磁体被放置在所述副加强环的在所述卡子之间的区域中；并且
将所述副加强环以可移除的方式附接到所述主加强环包括将所述副加强环的所述磁体接合到所述主加强环。
19.根据权利要求11所述的方法，其中，所述主加强环相对于所述IC基板的所述顶表面的高度等于或小于IC晶片相对于所述IC基板的所述顶表面的高度。
20.根据权利要求11所述的方法，其中，所述副加强环在正交于所述IC基板的所述顶表面的方向上具有比所述主加强环的厚度更厚的厚度。
CN201880035640.2A 2017-12-06 2018-11-27 用于在高性能集成电路封装中减少翘曲并增加表面贴装技术产率的设备和机构 Active CN110678975B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762595538P 2017-12-06 2017-12-06
US62/595,538 2017-12-06
US16/000,637 US10643913B2 (en) 2017-12-06 2018-06-05 Apparatus and mechanisms for reducing warpage and increasing surface mount technology yields in high performance integrated circuit packages
US16/000,637 2018-06-05
PCT/US2018/062642 WO2019112839A1 (en) 2017-12-06 2018-11-27 Apparatus and mechanisms for reducing warpage and increasing surface mount technology yields in high performance integrated circuit packages

Publications (2)

Publication Number Publication Date
CN110678975A true CN110678975A (zh) 2020-01-10
CN110678975B CN110678975B (zh) 2023-06-20

Family

ID=66658197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880035640.2A Active CN110678975B (zh) 2017-12-06 2018-11-27 用于在高性能集成电路封装中减少翘曲并增加表面贴装技术产率的设备和机构

Country Status (4)

Country Link
US (1) US10643913B2 (zh)
EP (1) EP3616239A1 (zh)
CN (1) CN110678975B (zh)
WO (1) WO2019112839A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
TWI730891B (zh) * 2019-09-08 2021-06-11 聯發科技股份有限公司 半導體封裝結構
US11282765B2 (en) * 2020-03-11 2022-03-22 Mellanox Technologies, Ltd. Stiffener ring
US11721641B2 (en) * 2020-05-19 2023-08-08 Google Llc Weight optimized stiffener and sealing structure for direct liquid cooled modules
US11721644B2 (en) * 2021-05-03 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with riveting structure between two rings and method for forming the same
US20240105476A1 (en) * 2022-09-23 2024-03-28 Intel Corporation System for coating method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US20010040288A1 (en) * 1999-07-28 2001-11-15 Hironori Matsushima Packaged semiconductor device and manufacturing method thereof
US20040118500A1 (en) * 2002-12-24 2004-06-24 Sung-Fei Wang [heat sink for chip package and bonding method thereof]
US20060043553A1 (en) * 2004-09-02 2006-03-02 Advanced Semiconductor Engineering, Inc. Chip package having a heat spreader and method for packaging the same
US20100276799A1 (en) * 2009-05-04 2010-11-04 Heng Stephen F Semiconductor Chip Package with Stiffener Frame and Configured Lid
CN108352362A (zh) * 2015-12-14 2018-07-31 英特尔公司 包括多个支撑部的电子封装

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
TWI242270B (en) * 2004-04-12 2005-10-21 Advanced Semiconductor Eng Chip package
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
US7635916B2 (en) * 2007-03-23 2009-12-22 Honeywell International Inc. Integrated circuit package with top-side conduction cooling
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
US20110235304A1 (en) * 2010-03-23 2011-09-29 Alcatel-Lucent Canada, Inc. Ic package stiffener with beam
US20130258619A1 (en) * 2012-03-30 2013-10-03 Tom J. Ley Stiffener frame with circuit board corner protection
US20140167243A1 (en) * 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
US20160073493A1 (en) * 2014-09-05 2016-03-10 Andrew KW Leung Stiffener ring for circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US20010040288A1 (en) * 1999-07-28 2001-11-15 Hironori Matsushima Packaged semiconductor device and manufacturing method thereof
US20040118500A1 (en) * 2002-12-24 2004-06-24 Sung-Fei Wang [heat sink for chip package and bonding method thereof]
US20060043553A1 (en) * 2004-09-02 2006-03-02 Advanced Semiconductor Engineering, Inc. Chip package having a heat spreader and method for packaging the same
US20100276799A1 (en) * 2009-05-04 2010-11-04 Heng Stephen F Semiconductor Chip Package with Stiffener Frame and Configured Lid
CN108352362A (zh) * 2015-12-14 2018-07-31 英特尔公司 包括多个支撑部的电子封装

Also Published As

Publication number Publication date
US20190172767A1 (en) 2019-06-06
CN110678975B (zh) 2023-06-20
US10643913B2 (en) 2020-05-05
WO2019112839A1 (en) 2019-06-13
EP3616239A1 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
CN110678975B (zh) 用于在高性能集成电路封装中减少翘曲并增加表面贴装技术产率的设备和机构
US9806001B2 (en) Chip-scale packaging with protective heat spreader
US4978638A (en) Method for attaching heat sink to plastic packaged electronic component
KR100312236B1 (ko) 전자회로를패키징하는방법및그조립체
US6219238B1 (en) Structure for removably attaching a heat sink to surface mount packages
EP2577726B1 (en) Stacked interposer leadframes
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US6054008A (en) Process for adhesively attaching a temporary lid to a microelectronic package
JP2005051239A (ja) 再接続可能なチップインターフェースおよびチップパッケージ
CN215008198U (zh) 半导体散热封装构造
KR101044135B1 (ko) 인쇄회로기판의 제조방법
JP5186449B2 (ja) パワー半導体モジュールを有する装置とその製造方法
WO2017172143A1 (en) Removable ic package stiffener
US7888790B2 (en) Bare die package with displacement constraint
WO2021075016A1 (ja) 半導体装置および半導体装置の製造方法
KR101104819B1 (ko) 전자소자 패키지용 기판, 전자소자 패키지 및 그 제조방법
WO2018180734A1 (ja) 基板固定治具およびこれを用いた半導体装置の製造方法
JP2002033343A (ja) 電子部品の製造方法
KR102485002B1 (ko) 반도체 방열 패키지 구조 및 그 제조 방법
JP5391151B2 (ja) 半導体素子収納用パッケージおよびその製造方法
EP2896068B1 (en) Low thermal stress package for large area semiconductor dies
US20080230880A1 (en) Leadframe Array with Riveted Heat Sinks
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
US10910293B1 (en) Leadframe with die pad having cantilevers to secure electronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40021787

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant