CN110673021A - 一种基于NoC的边界扫描测试控制方法及控制器接口 - Google Patents

一种基于NoC的边界扫描测试控制方法及控制器接口 Download PDF

Info

Publication number
CN110673021A
CN110673021A CN201911070152.8A CN201911070152A CN110673021A CN 110673021 A CN110673021 A CN 110673021A CN 201911070152 A CN201911070152 A CN 201911070152A CN 110673021 A CN110673021 A CN 110673021A
Authority
CN
China
Prior art keywords
data
test
tested
receiving
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911070152.8A
Other languages
English (en)
Other versions
CN110673021B (zh
Inventor
许川佩
张硕
全新国
蒙超勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201911070152.8A priority Critical patent/CN110673021B/zh
Publication of CN110673021A publication Critical patent/CN110673021A/zh
Application granted granted Critical
Publication of CN110673021B publication Critical patent/CN110673021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种基于NoC的边界扫描测试控制方法及控制器接口，其中，基于NoC的边界扫描测试控制方法包括接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存；根据所述测试指令数据和标准IEEE‑1149协议控制测试模式选择信号和读使能信号的输出，基于所述测试矢量数据进行待测试系统的测试；获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题。实现通过资源节点IEEE‑1149协议控制器产生标准IEEE‑1149协议对资源节点进行测试，同时对待测系统进行测试。

Description

一种基于NoC的边界扫描测试控制方法及控制器接口
技术领域
本发明涉及测试控制技术领域，尤其涉及一种基于NoC的边界扫描测试控制方法及控制器接口。
背景技术
片上网络(Network on Chip，NoC)解决了片上系统(System on Chip，SoC)在设计过程中遇到总线地址空间有限、单一时钟限制、扩展性差、通信效率低、全局时钟难以同步等问题而提出的一种新的通信方式，其显著改善了传统SoC的性能，是未来多核技术发展的必然趋势。然而随着集成技术的不断发展，系统内部的复杂度越来越高，资源节点的种类逐渐增多，由制作工艺、串扰等引起的NoC系统内的故障也越来越多。
目前对NoC系统的测试研究主要集中在路由器内部，如组成结构、通信架构和通信链路等的研究；并且在NoC测试系统中对资源节点和外设的互连线的测试往往只是在资源节点控制器中封装JTAG扫描链外壳并模拟IEEE-1149协议时序进行测试，而不是用的标准IEEE-1149协议时序进行测试。在NoC的测试系统中往往只是对某一种资源节点外设简单芯片的测试，并没有实现对复杂控制系统板的测试。
发明内容
本发明的目的在于提供一种基于NoC的边界扫描测试控制方法及控制器接口，将资源节点IEEE-1149协议控制器添加到挂载的路由节点中，用来接收由路由节点传来的测试指令和测试数据和将测试完成后的数据传回路由节点，资源节点IEEE-1149协议控制器主要用于对外部含有标准IEEE-1149协议的芯片和系统进行测试。
为实现上述目的，第一方面，本发明提供了一种基于NoC的边界扫描测试控制方法，包括：
接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存；
根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，基于所述测试矢量数据进行待测试系统的测试；
获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题。
在一实施方式中，接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存，具体包括：
接收路由节点发送的数据准备好标志信号时，向路由节点发送读数据请求信号；
接收路由节点发送的有效标志信号，开始读取所述测试指令数据和所述测试矢量数据；其中，开始读取所述测试指令数据和所述测试矢量数据，包括：当接收路由节点发送的头微片标志信号为高电平信号时，开始接收头微片数据，直到有效标志信号无效时接收完尾微片，数据包接收完毕；
在第一写时钟的速率下缓存所述测试矢量数据并进行位宽转换。
在一实施方式中，根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，具体包括：
接收所述测试指令数据，根据所述测试指令数据控制测试模式选择信号产生串行数据发送至待测试系统，同时根据测试模式选择信号的传输状态控制读使能信号的输出，在第一读时钟的速率下，获取所述测试矢量数据输出至待测试系统。
在一实施方式中，获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题，具体包括：
获取待测试系统接收串行数据同步输出相同个数的所述测试结果数据，在第二写时钟的速率下进行缓存和位宽转换；
当接收到路由节点发送的有效标志信号时，在第二读时钟的速率下，传输所述测试结果数据至上位机。
第二方面，本发明提供一种基于NoC的边界扫描测试控制器接口，包括上位机矢量生成模块、路由模块和资源节点模块，所述上位机矢量生成模块、所述路由模块和所述资源节点模块依次电连接；其中，
所述上位机矢量生成模块，用于发送测试指令数据和测试矢量数据至待测试系统以及接收待测试系统返回的测试结果数据，并判断测试结果数据是否有功能错误或者互连线通断问题；
所述路由模块包括多个路由器，多个路由器阵列排列，且相邻两个所述路由器双向数据传输，用于传输测试指令数据、测试矢量数据和测试结果数据；
所述资源节点模块，用于接收测试指令数据和测试矢量数据并基于标准IEEE-1149协议进行处理缓存传输至待测试系统，并接收待测试系统的测试结果数据返回至所述路由器模块。
在一实施方式中，所述资源节点模块包括资源节点接收接口、第一存储器、状态控制器、第二存储器和资源节点发送接口，所述资源节点接收接口和所述资源节点发送接口均与所述路由模块电连接，所述第一存储器和所述状态控制器电连接，且均与所述资源节点接收接口电连接，所述第二存储器与所述资源节点发送接口电连接；其中，
所述资源节点接收接口，用于接收所述路由模块发送的数据准备好标志信号时，并向所述路由模块发送读数据请求信号，以及在接收所述路由模块发送的有效标志信号时，开始读取所述测试指令数据和所述测试矢量数据；
所述第一存储器，用于在第一写时钟的速率下缓存所述测试矢量数据并进行位宽转换；
所述状态控制器，用于接收所述测试指令数据，根据所述测试指令数据控制测试模式选择信号产生串行数据发送至待测试系统，同时根据测试模式选择信号的传输状态控制读使能信号的输出；
所述第一存储器，还用于在第一读时钟的速率下，接收所述读使能信号，输出所述测试矢量数据至待测试系统；
所述第二存储器，用于获取待测试系统接收串行数据同步输出相同个数的所述测试结果数据，在第二写时钟的速率下进行缓存和位宽转换；
所述资源节点发送接口，用于当接收到所述路由模块发送的有效标志信号时，在第二读时钟的速率下，传输所述测试结果数据至上位机。
在一实施方式中，所述基于NoC的边界扫描测试控制器接口还包括转换模块，所述转换模块与所述上位机矢量生成模块和所述路由模块电连接，用于所述上位机矢量生成模块和所述路由模块的数据传输转换。
第三方面，本发明提供一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使计算机执行上述第一方面所述的基于NoC的边界扫描测试控制方法。
第四方面，本发明提供一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使计算机执行上述第一方面所述的基于NoC的边界扫描测试控制方法。
本发明的一种基于NoC的边界扫描测试控制方法及控制器接口，通过接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存；根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，基于所述测试矢量数据进行待测试系统的测试；获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题。实现了NoC测试系统通过资源节点IEEE-1149协议控制器产生标准IEEE-1149协议对资源节点进行测试，提高了测试的稳定性；实现了将资源节点与产生标准IEEE-1149协议控制器的合并，加快了测试速度；实现了NoC测试系统对复杂系统板的测试，解决了之前只是对简单资源节点外设进行功能和互连线测试的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明基于NoC的边界扫描测试控制方法的流程示意图；
图2是本发明基于NoC的边界扫描测试控制器接口的结构示意图；
图3是本发明资源节点模块的结构示意图；
图4是本发明基于NoC的边界扫描测试控制器接口的结构示意图；
图5是本发明资源节点接收接口和路由模块的结构示意图；
图6是本发明第一存储器的信号端口示意图；
图7是本发明状态控制器的信号端口示意图；
图8是本发明第二存储器的信号端口示意图；
图9是本发明资源节点发送接口和路由模块的结构示意图；
图中：100-基于NoC的边界扫描测试控制器接口、10-上位机矢量生成模块、20-路由模块、30-资源节点模块、40-转换模块、301-资源节点接收接口、302-第一存储器、303-状态控制器、304-第二存储器、305-资源节点发送接口。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
第一方面，请参阅图1，图1是本发明提供的一种基于NoC的边界扫描测试控制方法的流程示意图。具体的，所述基于NoC的边界扫描测试控制方法可以包括以下步骤：
S101、接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存。
本发明实施例中，路由节点与资源节点IEEE-1149协议控制器数据交互接口由用于将资源节点IEEE-1149协议控制器数据发送至路由节点的资源节点发送接口305和用于将路由节点数据发送至资源节点IEEE-1149协议控制器的资源节点接收接口301组成；资源节点IEEE-1149协议控制器与待测试系统数据交互接口组成由用于待测试系统数据发送至资源节点IEEE-1149协议控制器的第二存储器304UP_FIFO和用于将资源节点IEEE-1149协议控制器数据发送至待测试系统的第一存储器302DN_FIFO组成；使用两个FIFO是因为上位机通过NoC传来的数据速率较快、位宽较大，而传输至待测系统的标准IEEE-1149协议的测试速率慢且只有1比特，所述需要将测试指令数据和所述测试矢量数据先存入FIFO中。具体为上位机传输的所述测试指令数据和测试矢量数据经过多个路由器传输至资源节点接收接口301，资源节点接收接口301接收路由节点发送的数据准备好标志信号时，向路由节点发送读数据请求信号；接收路由节点发送的有效标志信号，开始读取所述测试指令数据和所述测试矢量数据；其中，开始读取所述测试指令数据和所述测试矢量数据，包括：当接收路由节点发送的头微片标志信号为高电平信号时，开始接收头微片数据，直到有效标志信号无效时接收完尾微片，数据包接收完毕；在第一写时钟的速率下缓存所述测试矢量数据并进行位宽转换。
S102、根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，基于所述测试矢量数据进行待测试系统的测试。
本发明实施例中，状态控制器303接收所述测试指令数据，根据所述测试指令数据控制测试模式选择信号产生串行数据发送至待测试系统，同时根据测试模式选择信号的传输状态控制读使能信号的输出，在第一读时钟的速率下，第一存储器302获取所述测试矢量数据输出至待测试系统。
S103、获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题。
本发明实施例中，第二存储器304获取待测试系统接收串行数据同步输出相同个数的所述测试结果数据，在第二写时钟的速率下进行缓存和位宽转换；当接收到路由节点发送的有效标志信号时，在第二读时钟的速率下，传输所述测试结果数据至上位机。
具体的数据传输在下述基于NoC的边界扫描测试控制器接口100中描述，此处不再赘述。
本发明的一种基于NoC的边界扫描测试控制方法及控制器接口，通过接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存；根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，基于所述测试矢量数据进行待测试系统的测试；获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题。实现了NoC测试系统通过资源节点IEEE-1149协议控制器产生标准IEEE-1149协议对资源节点进行测试，提高了测试的稳定性；实现了将资源节点与产生标准IEEE-1149协议控制器的合并，加快了测试速度；实现了NoC测试系统对复杂系统板的测试，解决了之前只是对简单资源节点外设进行功能和互连线测试的问题。
第二方面，请参阅图2，是本发明提供一种基于NoC的边界扫描测试控制器接口100的结构示意图。所述基于NoC的边界扫描测试控制器接口100包括上位机矢量生成模块10、路由模块20和资源节点模块30，所述上位机矢量生成模块10、所述路由模块20和所述资源节点模块30依次电连接；其中，
所述上位机矢量生成模块10，为上位机，用于发送测试指令数据和测试矢量数据至待测试系统以及接收待测试系统返回的测试结果数据，并判断测试结果数据是否有功能错误或者互连线通断问题；
请参阅图4，所述路由模块20包括多个路由器，多个路由器阵列排列，且相邻两个所述路由器双向数据传输，用于传输测试指令数据、测试矢量数据和测试结果数据；
请参阅图3，所述资源节点模块30，用于挂载至所述路由模块20，接收测试指令数据和测试矢量数据并基于标准IEEE-1149协议进行处理缓存传输至待测试系统，并接收待测试系统的测试结果数据返回至所述路由器模块，对复杂的系统进行数据传输测试，而不是对简单模块的测试。所述资源节点模块30包括资源节点接收接口301、第一存储器302、状态控制器303、第二存储器304和资源节点发送接口305，所述资源节点接收接口301和所述资源节点发送接口305均与所述路由模块20电连接，所述第一存储器302和所述状态控制器303电连接，且均与所述资源节点接收接口301电连接，所述第二存储器304与所述资源节点发送接口305电连接；其中，
请参阅图5，所述资源节点接收接口301，用于接收所述路由模块20发送的数据准备好标志信号时，并向所述路由模块20发送读数据请求信号，以及在接收所述路由模块20发送的有效标志信号时，开始读取所述测试指令数据和所述测试矢量数据；具体的所述资源节点接收接口301与所述路由模块20进行多个信号传输，信号端口详细解释如下：
Router_data_DN_ready：路由器的数据准备好标志信号，路由器的输出缓冲器中有数据时表示已经准备好数据可以向所述资源节点模块30发送数据了，此时为有效状态，否则无效状态；
DN_data_Bus_effective：接收路由器中数据的有效标志信号，路由器的输出缓冲器的读使能信号，该有效时才开始读出数据；
DN_data_Bus_fm_Router[31:0]：从路由器接收过来的32位数据；
DN_First_Flit_flag：接收头微片标志信号，只在第一个有效数据时为高；
DDI_Read_Router_req：向路由器请求读数据到所述资源节点模块30中，当路由器中的输出缓冲器有数据且处于非测试路由模式时为有效状态，否则为无效状态；
工作过程如下：所述资源节点接收接口301首先检测数据请求信号Router_data_DN_ready是否有效，若有效，则使能DDI_Read_Router_req进行读请求，当DN_data_Bus_effective有效时开始接收数据DN_data_Bus_fm_Router[31:0]，当DN_First_Flit_flag高电平时表示接收数据为头微片，直到DN_data_Bus_effective无效时接收完尾微片，数据包全部接收完毕，完成一次路由器到所述资源节点接收接口301读数据的过程。
请参阅图6，所述第一存储器302，用于在第一写时钟的速率下缓存所述测试矢量数据并进行位宽转换；信号端口详细解释如下：
sys_clk：FIFO的写时钟；
DN_data_Bus_effective：FIFO的写使能，也是接收路由器中数据的有效标志信号；
DN_data_Bus_fm_Router[31:0]：FIFO的写数据，接收到路由器中的数据；
tck：既作为DN_FIFO的读时钟，又作为待测试系统标准IEEE-1149协议的测试时钟；
tdi_en：FIFO的读使能，通过控制所述状态控制器303的状态来控制何时输出tdi给待测试系统；
tdi：FIFO的读数据，是标准IEEE-1149协议的测试数据输入信号；
工作过程如下：当路由器和所述资源节点接收接口301的握手信号有效时，且DN_data_Bus_effective也有效时在sys_clk时钟的速率下将32位DN_data_Bus_fm_Router[31:0]数据存入到第一存储器302DN_FIFO中，当读使能tdi_en信号有效时，在tck时钟的速率下将第一存储器302DN_FIFO中缓存的所述测试矢量数据输出至待测试系统。根据要发送测试数据的个数，将第一存储器302DN_FIFO的深度设置为64个。
请参阅图7，所述状态控制器303，用于接收所述测试指令数据，根据所述测试指令数据控制测试模式选择信号产生串行数据发送至待测试系统，同时根据测试模式选择信号的传输状态控制读使能信号的输出；信号端口详细解释如下：
sys_clk：该状态控制器303的主时钟
tck：作为待测试系统标准IEEE-1149协议的测试时钟，此状态控制器303中用于产生测试模式选择信号tms；
UP_data_Bus_effective：该信号既可以作为路由器传来数据的有效标志信号也可以作为由路由器传来控制所述状态控制器303状态指令的有效标志信号；
UP_data_Bus_to_Router[31:0]：路由器既可以通过该信号传输数据，也可以通过该信号传输控制所述状态控制器303状态的指令
tdi_en：作为第一存储器302DN_FIFO的读使能信号，根据测试模式选择信号tms的传输状态来控制tdi信号何时有效；
tms：标准IEEE-1149协议的测试模式选择信号，根据UP_data_Bus_to_Router信号来控制tms传输什么值才能使待测试系统的TAP控制器达到相应的状态；
工作过程如下：当路由器和所述资源节点接收接口301的握手信号有效时，且DN_data_Bus_effective也有效时开始接收32位DN_data_Bus_fm_Router[31:0]数据，此时接收的DN_data_Bus_fm_Router[31:0]数据为控制所述状态控制器303状态的指令，根据该指令要求，控制tms信号产生串行数据发送至待测试系统以控制待测试系统中TAP控制器的状态，同时根据tms的传输状态来控制tdi信号何时有效。
所述第一存储器302，还用于在第一读时钟的速率下，接收所述读使能信号，输出所述测试矢量数据至待测试系统；
请参阅图8，所述第二存储器304，用于获取待测试系统接收串行数据同步输出相同个数的所述测试结果数据，在第二写时钟的速率下进行缓存和位宽转换；信号端口详细解释如下：
tck：既作为第二存储器304UP_FIFO的写时钟，又作为待测试系统标准IEEE-1149协议的测试时钟；
wr_en：FIFO的写使能，恒有效，一直准备接收待测试系统传来的tdo数据；
tdo：FIFO的写数据，是标准IEEE-1149协议的测试数据输出信号；
sys_clk：FIFO的读时钟；
UP_data_Bus_effective：FIFO的读使能，也是向路由器中写数据的使能信号；
UP_data_Bus_to_Router[31:0]：FIFO的读数据，将要上传至路由器中的数据；
工作过程如下：当待测试系统接收到tdi数据的同时，tdo数据同步输出相同的个数，在时钟tck的速率下将tdo数据缓存到第二存储器304UP_FIFO中，当所述资源节点发送接口305和所述路由模块20的握手信号有效时，在时钟sys_clk的速率下将缓存在第二存储器304UP_FIFO中的数据以32位形式传给路由器。根据要发送测试回来数据的个数，将第二存储器304UP_FIFO的深度设置为64个。
请参阅图9，所述资源节点发送接口305，用于当接收到所述路由模块20发送的有效标志信号时，在第二读时钟的速率下，传输所述测试结果数据至上位机。信号端口详细解释如下：
Router_Local_Recv_Port_en：路由器允许接收标志信号，该信号为有效状态时表示可以向路由器写入数据，默认情况下为有效状态，直到路由器内部的缓冲器写满后变为无效状态；
UP_data_Bus_effective：向路由器中写数据的使能信号，当Router_Local_Recv_Port_en且处于读资源节点数据的状态时拉高，当发送尾片标志信号为低时拉低；
UP_data_Bus_to_Router[31:0]：发送至路由器的32位数据；
UP_First_Flit_flag：发送头微片标志信号，只在第一个有效数据时为高；
工作过程如下：所述资源节点发送接口305往路由器发送数据包时，检测到发送允许(Router_Local_Recv_Port_en有效)之后发送32位并行数据、头微片标志(UP_First_Flit_flag)和写使能(UP_data_Bus_effective)至路由器，完成一次所述资源节点发送接口305到路由器写数据的过程，其中32位并行数据由第二存储器304UP_FIFO模块封装而成。
所述基于NoC的边界扫描测试控制器接口100还包括转换模块40，所述转换模块40与所述上位机矢量生成模块10和所述路由模块20电连接，用于所述上位机矢量生成模块10和所述路由模块20的数据传输转换。
第三方面，本发明提供一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使计算机执行第一方面所述的基于NoC的边界扫描测试控制方法。
第四方面，本发明提供一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使计算机执行上述第一方面所述的基于NoC的边界扫描测试控制方法。
需要说明的是，对于前述的各个方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本发明实施例装置中的模块可以根据实际需要进行合并、划分和删减。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器(Read-Only Memory，ROM)、随机存取器(Random AccessMemory，RAM)、磁盘或光盘等。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (9)

1.一种基于NoC的边界扫描测试控制方法，其特征在于，包括：
接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存；
根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，基于所述测试矢量数据进行待测试系统的测试；
获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题。
2.如权利要求1所述的基于NoC的边界扫描测试控制方法，其特征在于，接收上位机通过路由节点发送的测试指令数据和测试矢量数据进行缓存，具体包括：
接收路由节点发送的数据准备好标志信号时，向路由节点发送读数据请求信号；
接收路由节点发送的有效标志信号，开始读取所述测试指令数据和所述测试矢量数据；其中，开始读取所述测试指令数据和所述测试矢量数据，包括：当接收路由节点发送的头微片标志信号为高电平信号时，开始接收头微片数据，直到有效标志信号无效时接收完尾微片，数据包接收完毕；
在第一写时钟的速率下缓存所述测试矢量数据并进行位宽转换。
3.如权利要求2所述的基于NoC的边界扫描测试控制方法，其特征在于，根据所述测试指令数据和标准IEEE-1149协议控制测试模式选择信号和读使能信号的输出，具体包括：
接收所述测试指令数据，根据所述测试指令数据控制测试模式选择信号产生串行数据发送至待测试系统，同时根据测试模式选择信号的传输状态控制读使能信号的输出，在第一读时钟的速率下，获取所述测试矢量数据输出至待测试系统。
4.如权利要求3所述的基于NoC的边界扫描测试控制方法，其特征在于，获取待测试系统返回的测试结果数据进行缓存，并通过路由节点传输至上位机判断是否有功能错误或互连线通断问题，具体包括：
获取待测试系统接收串行数据同步输出相同个数的所述测试结果数据，在第二写时钟的速率下进行缓存和位宽转换；
当接收到路由节点发送的有效标志信号时，在第二读时钟的速率下，传输所述测试结果数据至上位机。
5.一种基于NoC的边界扫描测试控制器接口，其特征在于，
包括上位机矢量生成模块、路由模块和资源节点模块，所述上位机矢量生成模块、所述路由模块和所述资源节点模块依次电连接；其中，
所述上位机矢量生成模块，用于发送测试指令数据和测试矢量数据至待测试系统以及接收待测试系统返回的测试结果数据，并判断测试结果数据是否有功能错误或者互连线通断问题；
所述路由模块包括多个路由器，多个路由器阵列排列，且相邻两个所述路由器双向数据传输，用于传输测试指令数据、测试矢量数据和测试结果数据；
所述资源节点模块，用于接收测试指令数据和测试矢量数据并基于标准IEEE-1149协议进行处理缓存传输至待测试系统，并接收待测试系统的测试结果数据返回至所述路由器模块。
6.如权利要求5所述的基于NoC的边界扫描测试控制器接口，其特征在于，
所述资源节点模块包括资源节点接收接口、第一存储器、状态控制器、第二存储器和资源节点发送接口，所述资源节点接收接口和所述资源节点发送接口均与所述路由模块电连接，所述第一存储器和所述状态控制器电连接，且均与所述资源节点接收接口电连接，所述第二存储器与所述资源节点发送接口电连接；其中，
所述资源节点接收接口，用于接收所述路由模块发送的数据准备好标志信号时，并向所述路由模块发送读数据请求信号，以及在接收所述路由模块发送的有效标志信号时，开始读取所述测试指令数据和所述测试矢量数据；
所述第一存储器，用于在第一写时钟的速率下缓存所述测试矢量数据并进行位宽转换；
所述状态控制器，用于接收所述测试指令数据，根据所述测试指令数据控制测试模式选择信号产生串行数据发送至待测试系统，同时根据测试模式选择信号的传输状态控制读使能信号的输出；
所述第一存储器，还用于在第一读时钟的速率下，接收所述读使能信号，输出所述测试矢量数据至待测试系统；
所述第二存储器，用于获取待测试系统接收串行数据同步输出相同个数的所述测试结果数据，在第二写时钟的速率下进行缓存和位宽转换；
所述资源节点发送接口，用于当接收到所述路由模块发送的有效标志信号时，在第二读时钟的速率下，传输所述测试结果数据至上位机。
7.如权利要求6所述的基于NoC的边界扫描测试控制器接口，其特征在于，
所述基于NoC的边界扫描测试控制器接口还包括转换模块，所述转换模块与所述上位机矢量生成模块和所述路由模块电连接，用于所述上位机矢量生成模块和所述路由模块的数据传输转换。
8.一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使计算机执行如权利要求1至4任一项所述的基于NoC的边界扫描测试控制方法。
9.一种包含指令的计算机程序产品，当所述指令在计算机上运行时，使计算机执行如权利要求1至4任一项所述的基于NoC的边界扫描测试控制方法。
CN201911070152.8A 2019-11-05 2019-11-05 一种基于NoC的边界扫描测试控制方法及控制器接口 Active CN110673021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911070152.8A CN110673021B (zh) 2019-11-05 2019-11-05 一种基于NoC的边界扫描测试控制方法及控制器接口

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911070152.8A CN110673021B (zh) 2019-11-05 2019-11-05 一种基于NoC的边界扫描测试控制方法及控制器接口

Publications (2)

Publication Number Publication Date
CN110673021A true CN110673021A (zh) 2020-01-10
CN110673021B CN110673021B (zh) 2021-09-10

Family

ID=69086001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911070152.8A Active CN110673021B (zh) 2019-11-05 2019-11-05 一种基于NoC的边界扫描测试控制方法及控制器接口

Country Status (1)

Country Link
CN (1) CN110673021B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752490A (zh) * 2020-07-02 2020-10-09 大陆汽车车身电子系统（芜湖）有限公司 一种资源配置方法
CN113093585A (zh) * 2021-03-03 2021-07-09 桂林电子科技大学 基于NoC的高速数据采集系统与上位机通信接口控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103310850A (zh) * 2013-06-27 2013-09-18 桂林电子科技大学 片上网络资源节点存储器的内建自测试结构和自测试方法
CN104040499A (zh) * 2011-12-20 2014-09-10 国际商业机器公司 带有基于内部表决的内置自测(bist)的多核心处理器
CN106156424A (zh) * 2016-07-01 2016-11-23 合肥海本蓝科技有限公司 一种仿真系统
KR20190105298A (ko) * 2018-03-05 2019-09-17 호서대학교 산학협력단 병렬 테스트에 적합한 반도체 패키지 테스트 시스템 및 이를 이용한 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040499A (zh) * 2011-12-20 2014-09-10 国际商业机器公司 带有基于内部表决的内置自测(bist)的多核心处理器
CN103310850A (zh) * 2013-06-27 2013-09-18 桂林电子科技大学 片上网络资源节点存储器的内建自测试结构和自测试方法
CN106156424A (zh) * 2016-07-01 2016-11-23 合肥海本蓝科技有限公司 一种仿真系统
KR20190105298A (ko) * 2018-03-05 2019-09-17 호서대학교 산학협력단 병렬 테스트에 적합한 반도체 패키지 테스트 시스템 및 이를 이용한 테스트 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全钊锋: ""NoC边界扫描测试系统硬件设计"", 《电子科技》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752490A (zh) * 2020-07-02 2020-10-09 大陆汽车车身电子系统（芜湖）有限公司 一种资源配置方法
CN111752490B (zh) * 2020-07-02 2024-04-12 大陆汽车车身电子系统（芜湖）有限公司 一种资源配置方法
CN113093585A (zh) * 2021-03-03 2021-07-09 桂林电子科技大学 基于NoC的高速数据采集系统与上位机通信接口控制器

Also Published As

Publication number Publication date
CN110673021B (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
CN107577635B (zh) 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN110673021B (zh) 一种基于NoC的边界扫描测试控制方法及控制器接口
JP5232019B2 (ja) 複数のプロセッサコア用の装置、システム、及び方法
CN103310850B (zh) 片上网络资源节点存储器的内建自测试结构和自测试方法
US8977788B2 (en) Observing an internal link via an existing port for system on chip devices
US7911861B2 (en) Semiconductor memory device and method of testing semiconductor memory device
US20100023657A1 (en) System and method for serial data communications between host and communications devices, and communications device employed in the system and method
US20100042761A1 (en) Observing an internal link via a second link
US20020162055A1 (en) Trace circuit
US9036718B2 (en) Low speed access to DRAM
CN115296743A (zh) 光纤通信转接系统
CN106059955A (zh) 一种基于soc dma的以太网实时抓包方法
CN112395228B (zh) 协议转换桥接电路、知识产权核以及系统级芯片
CN107255975B (zh) 一种利用高速总线实现fpga程序快速加载的装置及方法
JP2009542148A (ja) データ処理装置における電力消費の制御
US20050243866A1 (en) Packet transmission apparatus, packet transmission system and packet transmission method
US9201448B2 (en) Observing embedded signals of varying clock domains by fowarding signals within a system on a chip concurrently with a logic module clock signal
JP2007102358A (ja) 半導体集積回路装置、インターフェース試験制御回路および試験方法
KR20070036609A (ko) 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
CN113533941B (zh) 芯片接口的测试方法、装置、计算机设备和存储介质
US20220326305A1 (en) Electronic device comprising a memory accessible via a jtag interface, and corresponding method of accessing a memory
CN112557886B (zh) 协议转换桥接电路以及系统级芯片
CN115687012A (zh) 一种总线监测模块、监测方法和相关设备
US20020095622A1 (en) Observability buffer
JP2008293120A (ja) データ転送装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200110

Assignee: Guilin Zhanzhi Measurement and Control Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000384

Denomination of invention: A Boundary Scan Test Control Method and Controller Interface Based on NoC

Granted publication date: 20210910

License type: Common License

Record date: 20221226

EE01 Entry into force of recordation of patent licensing contract