CN110660367A - 显示装置及其芯片间汇流排 - Google Patents

显示装置及其芯片间汇流排 Download PDF

Info

Publication number
CN110660367A
CN110660367A CN201810841081.6A CN201810841081A CN110660367A CN 110660367 A CN110660367 A CN 110660367A CN 201810841081 A CN201810841081 A CN 201810841081A CN 110660367 A CN110660367 A CN 110660367A
Authority
CN
China
Prior art keywords
timing controller
controller embedded
signal
driver
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810841081.6A
Other languages
English (en)
Other versions
CN110660367B (zh
Inventor
游尚翰
陈松伯
黄智全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Publication of CN110660367A publication Critical patent/CN110660367A/zh
Application granted granted Critical
Publication of CN110660367B publication Critical patent/CN110660367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种显示装置，包含显示面板、主要时序控制器嵌入式驱动器、N个从属时序控制器嵌入式驱动器及芯片间汇流排。N为正整数。显示面板具有(N+1)个显示区域。主要时序控制器嵌入式驱动器对应第一显示区域而设置。N个从属时序控制器嵌入式驱动器分别对应第二显示区域至第(N+1)显示区域而设置并受控于主要时序控制器嵌入式驱动器。芯片间汇流排包含第一导线及第二导线，分别耦接于主要时序控制器嵌入式驱动器与N个从属时序控制器嵌入式驱动器之间，并分别用以双向传输时钟信号及数据信号。

Description

显示装置及其芯片间汇流排
技术领域
本发明是与显示装置有关，尤其是关于一种显示装置及其芯片间汇流排。
背景技术
一般而言，在主要(Master)时序控制器嵌入式驱动器(Timing ControllerEmbedded Driver,TED)与从属(Slave)时序控制器嵌入式驱动器之间均需设置有芯片间界面(Inter-chip interface)来达到各时序控制器嵌入式驱动器之间的显示同步。
举例而言，如图1所示，在主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间设置有序列周边界面汇流排(Serial Peripheral Interface Bus)SPI，由以在主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间进行视频数据的交换。
此外，如图1所示，在主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间还需设置有第一导线L1～第五导线L5，用以分别传输垂直同步信号VS、水平同步信号HS、输出极性信号PS、水平线处理信号HL及故障标志信号FS。其中，垂直同步信号VS、水平同步信号HS及输出极性信号PS是由主要时序控制器嵌入式驱动器MTED传送至从属时序控制器嵌入式驱动器STED。
至于图2则是垂直同步信号VS与水平同步信号HS的一实施例。如图2所示，于时间T1下，垂直同步信号VS的上升沿是与水平同步信号HS的一下降沿对齐；于时间T2下，垂直同步信号VS的下降沿是与水平同步信号HS的另一下降沿对齐。
然而，由于主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间的芯片间界面需包含五条导线(第一导线L1～第五导线L5)，导致芯片间界面的线路结构较为复杂，不仅需占用较大的芯片面积，亦造成生产成本的增加。
发明内容
有鉴于此，本发明提出一种显示装置及其芯片间汇流排，以有效解决现有技术所遭遇到的上述种种问题。
根据本发明的一具体实施例为一种显示装置。于此实施例中，显示装置包含显示面板、主要(Master)时序控制器嵌入式驱动器(Timing Controller Embedded Driver,TED)、N个从属(Slave)时序控制器嵌入式驱动器及芯片间汇流排(Inter-chip bus)。N为正整数。显示面板具有(N+1)个显示区域。主要时序控制器嵌入式驱动器对应第一显示区域而设置。N个从属时序控制器嵌入式驱动器分别对应第二显示区域至第(N+1)显示区域而设置并受控于主要时序控制器嵌入式驱动器。芯片间汇流排包含第一导线及第二导线。第一导线耦接于主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输时钟信号(clock signal)。第二导线耦接于主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输数据信号。
于一实施例中，显示装置还包含闸极驱动器。闸极驱动器耦接该N个从属时序控制器嵌入式驱动器中的特定从属时序控制器并受控于特定从属时序控制器。
于一实施例中，特定从属时序控制器是为该N个从属时序控制器嵌入式驱动器中最靠近闸极驱动器的从属时序控制器嵌入式驱动器。
于一实施例中，若数据信号由低准位(Low-level)上升至高准位(High-level)时是对应于处于高准位的时钟信号，则时钟信号与数据信号是用以决定垂直同步信号(Vertical synchronization signal)。
于一实施例中，垂直同步信号亦为该芯片间汇流排的重设信号(Reset signal)。
于一实施例中，若数据信号由高准位下降至低准位时是对应于处于高准位的时钟信号，则时钟信号与数据信号是用以决定水平同步信号(Horizontal synchronizationsignal)。
于一实施例中，水平同步信号亦为芯片间汇流排的重设信号(Reset signal)。
于一实施例中，若数据信号由低准位上升至高准位的时间早于时钟信号由低准位上升至高准位的时间且数据信号由高准位下降至低准位的时间晚于时钟信号由高准位下降至低准位的时间，则时钟信号与数据信号是用以决定有效数据交易(Valid datatransaction)或控制指令(Control command)。
于一实施例中，当控制指令为广播致能信号(Broadcast enable signal)时，处于启动状态的主要时序控制器嵌入式驱动器可对该N个从属时序控制器嵌入式驱动器均提出写入(Write)的请求(Request)。
于一实施例中，当控制指令为广播失能信号(Broadcast disable signal)时，处于启动状态的主要时序控制器嵌入式驱动器可指定该N个从属时序控制器嵌入式驱动器中的一从属时序控制器提出写入(Write)或读取(Read)的请求(Request)。
于一实施例中，当指定的从属时序控制器回应主要时序控制器嵌入式驱动器的写入或读取的请求而处于启动状态时，指定的从属时序控制器回传回复数据。
于一实施例中，显示装置还包含电路板。第一导线与第二导线是设置于电路板上并分别耦接主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器。
根据本发明的另一具体实施例为一种芯片间汇流排。于此实施例中，芯片间汇流排应用于显示装置。显示装置包含显示面板、主要时序控制器嵌入式驱动器及N个从属时序控制器嵌入式驱动器。显示面板具有(N+1)个显示区域，其中N为正整数。主要时序控制器嵌入式驱动器对应该(N+1)个显示区域中的第一显示区域而设置，该N个从属时序控制器嵌入式驱动器分别对应该(N+1)个显示区域中的第二显示区域至第(N+1)显示区域而设置并受控于主要时序控制器嵌入式驱动器。芯片间汇流排包含第一导线及第二导线。第一导线耦接于主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输时钟信号。第二导线耦接于主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输数据信号。
相较于现有技术，于本发明的显示装置中，主要时序控制器嵌入式驱动器与从属时序控制器嵌入式驱动器之间的芯片间界面仅需包含两条导线的芯片间汇流排即可达到主要时序控制器嵌入式驱动器与从属时序控制器嵌入式驱动器之间的显示同步。由于芯片间界面的线路结构变得较为简单，不仅可大幅缩减其占用的芯片面积，亦可有效降低生产成本，以增进其市场竞争力。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1是现有技术中设置于主要时序控制器嵌入式驱动器与从属时序控制器嵌入式驱动器之间的序列周边界面汇流排包含五条导线的示意图。
图2是图1中的垂直同步信号与水平同步信号的一实施例。
图3是根据本发明的一具体实施例中的显示装置的示意图。
图4是设置于主要时序控制器嵌入式驱动器与从属时序控制器嵌入式驱动器之间的芯片间汇流排仅需包含两条导线的示意图。
图5是若数据信号由低准位上升至高准位时是对应于处于高准位的时钟信号，则根据时钟信号与数据信号决定垂直同步信号的示意图。
图6是若数据信号由高准位下降至低准位时是对应于处于高准位的时钟信号，则根据时钟信号与数据信号决定水平同步信号的示意图。
图7是若数据信号由低准位上升至高准位的时间早于时钟信号由低准位上升至高准位的时间且数据信号由高准位下降至低准位的时间晚于时钟信号由高准位下降至低准位的时间，则根据时钟信号与数据信号决定有效数据交易或控制指令的示意图。
图8是主要时序控制器嵌入式驱动器对所有从属时序控制器嵌入式驱动器均提出写入的请求的时序图。
图9是主要时序控制器嵌入式驱动器对指定的从属时序控制器嵌入式驱动器提出写入的请求的时序图。
图10是主要时序控制器嵌入式驱动器对指定的从属时序控制器嵌入式驱动器提出读取的请求的时序图。
图11是指定的从属时序控制器回应主要时序控制器嵌入式驱动器的写入或读取的请求而回传回复数据的时序图。
主要元件符号说明：
MTED：主要时序控制器嵌入式驱动器
STED、STED1～STED3：从属时序控制器嵌入式驱动器
L1：第一导线
L2：第二导线
L3：第三导线
L4：第四导线
L5：第五导线
SPI：序列周边界面汇流排
VS：垂直同步信号
HS：水平同步信号
PS：输出极性信号
HL：水平线处理信号
FS：故障标志信号
T1～T4：时间
ICB：芯片间汇流排
IBCLK：时钟信号
IBDATA：数据信号
3：显示装置
PL：显示面板
GD：闸极驱动器
DA1～DA4：显示区域
PCB：电路板
FPC：软板
CNT：连接器
HPD：热插拔检测信号
AUX：音源信号
ML：主要通道信号
MSC：主要时序控制器嵌入式驱动器处于启动状态SSC：从属时序控制器嵌入式驱动器处于启动状态BCE：广播致能状态
BCD：广播失能状态
ALL：所有的从属时序控制器嵌入式驱动器
SDA：指定的从属时序控制器
W：写入
R：读取
DA：数据位址
WD：写入数据
RD：回复数据
具体实施方式
根据本发明的一具体实施例为一种显示装置。于此实施例中，显示装置可以是薄膜电晶体液晶显示器、可挠曲显示器或曲面显示器，但不以此为限。
请参照图3，图3是此实施例中的显示装置的示意图。如图3所示，显示装置3包含显示面板PL、主要时序控制器嵌入式驱动器MTED、N个从属时序控制器嵌入式驱动器STED1～STED3、芯片间汇流排ICB及闸极驱动器GD。N为正整数。于此实施例中，N＝3，但不以此为限。
显示面板具有(N+1)个显示区域DA1～DA4。主要时序控制器嵌入式驱动器MTED对应第一显示区域DA1而设置。N个从属时序控制器嵌入式驱动器STED1～STED3分别对应第二显示区域DA2至第(N+1)显示区域DA4而设置并均受控于主要时序控制器嵌入式驱动器MTED。
芯片间汇流排ICB包含第一导线L1及第二导线L2。其中，第一导线L1耦接于主要时序控制器嵌入式驱动器MTED与该N个从属时序控制器嵌入式驱动器STED1～STED3之间，用以双向传输时钟信号IBCLK；第二导线L2耦接于主要时序控制器嵌入式驱动器MTED与该N个从属时序控制器嵌入式驱动器STED1～STED3之间，用以双向传输数据信号IBDATA。
闸极驱动器GD耦接该N个从属时序控制器嵌入式驱动器STED1～STED3中的特定的从属时序控制器并受控于该特定的从属时序控制器。于此实施例中，特定从属时序控制器STED3可以是该N个从属时序控制器嵌入式驱动器STED1～STED3中最靠近闸极驱动器GD的从属时序控制器嵌入式驱动器STED3，但不以此为限。
于实际应用中，显示装置3还包含电路板PCB。电路板PCB可透过软板FPC与显示面板PL相连。第一导线L1与第二导线L2可设置于电路板PCB上并分别耦接主要时序控制器嵌入式驱动器MTED与该N个从属时序控制器嵌入式驱动器STED1～STED3。
此外，电路板PCB还可设置有连接器CNT，用以供传输其他信号(例如热插拔检测信号HPD、音源信号AUX及主要通道信号ML等)的导线与外部相连。
于另一实施例中，若N＝1，则如图4所示，设置于主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间的芯片间汇流排ICB包含第一导线L1及第二导线L2。其中，第一导线L1耦接于主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间，用以双向传输时钟信号IBCLK；第二导线L2耦接于主要时序控制器嵌入式驱动器MTED与从属时序控制器嵌入式驱动器STED之间，用以双向传输数据信号IBDATA。
接下来，将详细说明如何通过第一导线L1所传递的时钟信号IBCLK与第二导线L2所传递的数据信号IBDATA之间的对应关系来决定其代表水平同步信号、垂直同步信号、有效数据交易(Valid data transaction)或控制指令(Control command)。
请参照图5，若第二导线L2所传递的数据信号IBDATA于时间T1至T2内由低准位上升至高准位时是对应于第一导线L1所传递的处于高准位的时钟信号IBCLK，则可根据时钟信号IBCLK与数据信号IBDATA的此一对应关系决定其代表的是垂直同步信号VS。于实际应用中，垂直同步信号VS亦可以是芯片间汇流排ICB的重设信号，但不以此为限。
请参照图6，若第二导线L2所传递的数据信号IBDATA于时间T1至T2内由高准位下降至低准位时是对应于第一导线L1所传递的处于高准位的时钟信号IBCLK，则可根据时钟信号IBCLK与数据信号IBDATA的此一对应关系决定其代表的是水平同步信号HS。于实际应用中，水平同步信号HS亦可以是芯片间汇流排ICB的重设信号，但不以此为限。
请参照图7，若第二导线L2所传递的数据信号IBDATA由低准位上升至高准位的时间(亦即时间T1)早于第一导线L1所传递的时钟信号IBCLK由低准位上升至高准位的时间(亦即时间T2)且第二导线L2所传递的数据信号IBDATA由高准位下降至低准位的时间(亦即时间T4)晚于第一导线L1所传递的时钟信号IBCLK由高准位下降至低准位的时间(亦即时间T3)，则可根据时钟信号IBCLK与数据信号IBDATA的此一对应关系决定其代表的是有效数据交易(Valid data transaction)或控制指令(Control command)。
请参照图8至图11，图8是主要时序控制器嵌入式驱动器对所有从属时序控制器嵌入式驱动器均提出写入(Write)的请求(Request)的时序图；图9是主要时序控制器嵌入式驱动器对指定的从属时序控制器嵌入式驱动器提出写入(Write)的请求的时序图；图10是主要时序控制器嵌入式驱动器对指定的从属时序控制器嵌入式驱动器提出读取(Read)的请求的时序图；图11是指定的从属时序控制器回应主要时序控制器嵌入式驱动器的写入(Write)或读取(Read)的请求而回传(Reply)回复数据的时序图。
如图8至图11所示，第一导线L1所传递的时钟信号IBCLK均维持固定的周期不变，而第二导线L2所传递的数据信号IBDATA则可视不同的操作状态而改变，由以分别指示不同的操作状态。
首先，数据信号IBDATA的最前面两个周期是用以指示目前是主要时序控制器嵌入式驱动器处于启动状态MSC或从属时序控制器嵌入式驱动器处于启动状态SSC。
举例而言，于图8至图10中，数据信号IBDATA的最前面两个周期依序为高准位与低准位，是代表着目前是主要时序控制器嵌入式驱动器处于启动状态MSC，但不以此为限；于图11中，数据信号IBDATA的最前面两个周期依序为低准位与高准位，是代表着目前是从属时序控制器嵌入式驱动器处于启动状态SSC，但不以此为限。
需说明的是，数据信号IBDATA的最前面两个周期可通过任意两种不同的高低位准型式分别指示主要时序控制器嵌入式驱动器处于启动状态MSC或从属时序控制器嵌入式驱动器处于启动状态SSC，并不以此例为限。
当主要时序控制器嵌入式驱动器处于启动状态MSC时，需进一步决定主要时序控制器嵌入式驱动器MTED是否要进行广播(Broadcast)。
举例而言，于图8中，数据信号IBDATA的第三周期是处于高准位，亦即控制指令为广播致能信号(Broadcast enable signal)，是代表主要时序控制器嵌入式驱动器MTED处于广播致能状态BCE，但不以此为限；于图9至图10中，数据信号IBDATA的第三周期是处于低准位，亦即控制指令为广播失能信号(Broadcast disable signal)，是代表主要时序控制器嵌入式驱动器MTED处于广播失能状态BCD，但不以此为限。
于实际应用中，亦可将数据信号IBDATA的第三周期处于高准位定义为主要时序控制器嵌入式驱动器MTED处于广播失能状态BCD以及将数据信号IBDATA的第三周期处于低准位定义为主要时序控制器嵌入式驱动器MTED处于广播致能状态BCE，端视实际需求而定。
如图8所示，主要时序控制器嵌入式驱动器MTED处于广播致能状态BCE，数据信号IBDATA的第四周期及第五周期均为高准位，代表所有的从属时序控制器嵌入式驱动器ALL；数据信号IBDATA的第六周期为高准位，代表其提出的请求为写入W。因此，处于广播致能状态BCE的主要时序控制器嵌入式驱动器MTED即可对所有的从属时序控制器嵌入式驱动器STED1～STED3均提出写入W的请求。在写入W的请求之后，数据信号IBDATA还包含数据位址(Data address)DA与写入数据(Write data)WD。
如图9所示，主要时序控制器嵌入式驱动器MTED处于广播失能状态BCD，数据信号IBDATA的第四周期及第五周期为代表指定的从属时序控制器嵌入式驱动器的位址，举例来说：
(1)当第四周期及第五周期都为低准位且第六周期为高准位时，代表主要时序控制器嵌入式驱动器MTED要对指定的从属时序控制器嵌入式驱动器STED1提出写入W的请求；
(2)当第四周期为低准位及第五周期为高准位且第六周期为高准位时，代表主要时序控制器嵌入式驱动器MTED要对指定的从属时序控制器嵌入式驱动器STED2提出写入W的请求；
(3)当第四周期为高准位及第五周期为低准位且第六周期为高准位时，代表主要时序控制器嵌入式驱动器MTED要对指定的从属时序控制器嵌入式驱动器STED3提出写入W的请求；
由此，处于广播失能状态BCD的主要时序控制器嵌入式驱动器MTED即可对指定的从属时序控制器STED1、STED2或STED3提出写入W的请求。在写入W的请求之后，数据信号IBDATA还包含数据位址DA与写入数据WD。
如图10所示，主要时序控制器嵌入式驱动器MTED处于广播失能状态BCD，数据信号IBDATA的第四周期及第五周期均为高准位，代表指定的从属时序控制器SDA；数据信号IBDATA的第六周期为低准位，代表其提出的请求为读取R。因此，处于广播失能状态BCD的主要时序控制器嵌入式驱动器MTED即可对指定的从属时序控制器提出读取R的请求。在读取R的请求之后，数据信号IBDATA还包含数据位址DA。
于实际应用中，亦可将数据信号IBDATA的第六周期处于低准位定义为其提出的请求为写入W以及将数据信号IBDATA的第六周期处于高准位定义为其提出的请求为读取R，端视实际需求而定。
如图11所示，从属时序控制器嵌入式驱动器处于启动状态SSC，数据信号IBDATA的第四周期及第五周期均为高准位，代表指定的从属时序控制器SDA。此时，指定的从属时序控制器即可回传一回复数据RD，以回应主要时序控制器嵌入式驱动器的写入或读取的请求。
相较于现有技术，于本发明的显示装置中，主要时序控制器嵌入式驱动器与从属时序控制器嵌入式驱动器之间的芯片间界面仅需包含两条导线的芯片间汇流排即可达到主要时序控制器嵌入式驱动器与从属时序控制器嵌入式驱动器之间的显示同步。由于芯片间界面的线路结构变得较为简单，不仅可大幅缩减其占用的芯片面积，亦可有效降低生产成本，以增进其市场竞争力。
由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (24)

1.一种显示装置，其特征在于，包含：
一显示面板，具有(N+1)个显示区域，其中N为正整数；
一主要时序控制器嵌入式驱动器，对应该(N+1)个显示区域中的一第一显示区域而设置；
N个从属时序控制器嵌入式驱动器，分别对应该(N+1)个显示区域中的一第二显示区域至一第(N+1)显示区域而设置并受控于该主要时序控制器嵌入式驱动器；以及
一芯片间汇流排，包含：
一第一导线，耦接于该主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输一时钟信号；以及
一第二导线，耦接于该主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输一数据信号。
2.如权利要求1所述的显示装置，其特征在于，还包含：
一闸极驱动器，耦接该N个从属时序控制器嵌入式驱动器中的一特定从属时序控制器并受控于该特定从属时序控制器。
3.如权利要求2所述的显示装置，其特征在于，该特定从属时序控制器为该N个从属时序控制器嵌入式驱动器中最靠近该闸极驱动器的从属时序控制器嵌入式驱动器。
4.如权利要求1所述的显示装置，其特征在于，若该数据信号由低准位上升至高准位时是对应于处于高准位的该时钟信号，则该时钟信号与该数据信号用以决定一垂直同步信号。
5.如权利要求4所述的显示装置，其特征在于，该垂直同步信号亦为该芯片间汇流排的一重设信号。
6.如权利要求1所述的显示装置，其特征在于，若该数据信号由高准位下降至低准位时是对应于处于高准位的该时钟信号，则该时钟信号与该数据信号是用以决定一水平同步信号。
7.如权利要求6所述的显示装置，其特征在于，该水平同步信号亦为该芯片间汇流排的一重设信号。
8.如权利要求1所述的显示装置，其特征在于，若该数据信号由低准位上升至高准位的时间早于该时钟信号由低准位上升至高准位的时间且该数据信号由高准位下降至低准位的时间晚于该时钟信号由高准位下降至低准位的时间，则该时钟信号与该数据信号是用以决定一有效数据交易或一控制指令。
9.如权利要求8所述的显示装置，其特征在于，当该控制指令为一广播致能信号时，处于启动状态的该主要时序控制器嵌入式驱动器可对该N个从属时序控制器嵌入式驱动器均提出写入的请求。
10.如权利要求8所述的显示装置，其特征在于，当该控制指令为一广播失能信号时，处于启动状态的该主要时序控制器嵌入式驱动器可指定该N个从属时序控制器嵌入式驱动器中的一从属时序控制器提出写入或读取的请求。
11.如权利要求10所述的显示装置，其特征在于，当该从属时序控制器回应该主要时序控制器嵌入式驱动器的写入或读取的请求而处于启动状态时，该从属时序控制器回传一回复数据。
12.如权利要求1所述的显示装置，其特征在于，还包含：
一电路板，该第一导线与该第二导线是设置于该电路板上并分别耦接该主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器。
13.一种芯片间汇流排，应用于一显示装置，该显示装置包含一显示面板、一主要时序控制器嵌入式驱动器及N个从属时序控制器嵌入式驱动器，该显示面板具有(N+1)个显示区域，其特征在于，N为正整数，该主要时序控制器嵌入式驱动器对应该(N+1)个显示区域中的一第一显示区域而设置，该N个从属时序控制器嵌入式驱动器分别对应该(N+1)个显示区域中的一第二显示区域至一第(N+1)显示区域而设置并受控于该主要时序控制器嵌入式驱动器，该芯片间汇流排包含：
一第一导线，耦接于该主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输一时钟信号；以及
一第二导线，耦接于该主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器之间，用以双向传输一数据信号。
14.如权利要求13所述的芯片间汇流排，其特征在于，该显示装置还包含一闸极驱动器，该闸极驱动器耦接该N个从属时序控制器嵌入式驱动器中的一特定从属时序控制器并受控于该特定从属时序控制器。
15.如权利要求14所述的芯片间汇流排，其特征在于，该特定从属时序控制器是为该N个从属时序控制器嵌入式驱动器中最靠近该闸极驱动器的从属时序控制器嵌入式驱动器。
16.如权利要求13所述的芯片间汇流排，其特征在于，若该数据信号由低准位上升至高准位时是对应于处于高准位的该时钟信号，则该时钟信号与该数据信号是用以决定一垂直同步信号。
17.如权利要求16所述的芯片间汇流排，其特征在于，该垂直同步信号亦为该芯片间汇流排的一重设信号。
18.如权利要求13所述的芯片间汇流排，其特征在于，若该数据信号由高准位下降至低准位时是对应于处于高准位的该时钟信号，则该时钟信号与该数据信号是用以决定一水平同步信号。
19.如权利要求18所述的芯片间汇流排，其特征在于，该水平同步信号亦为该芯片间汇流排的一重设信号。
20.如权利要求13所述的芯片间汇流排，其特征在于，若该数据信号由低准位上升至高准位的时间早于该时钟信号由低准位上升至高准位的时间且该数据信号由高准位下降至低准位的时间晚于该时钟信号由高准位下降至低准位的时间，则该时钟信号与该数据信号是用以决定一有效数据交易或一控制指令。
21.如权利要求20所述的芯片间汇流排，其特征在于，当该控制指令为一广播致能信号时，处于启动状态的该主要时序控制器嵌入式驱动器可对该N个从属时序控制器嵌入式驱动器均提出写入的请求。
22.如权利要求20所述的芯片间汇流排，其特征在于，当该控制指令为一广播失能信号时，处于启动状态的该主要时序控制器嵌入式驱动器可指定该N个从属时序控制器嵌入式驱动器中的一从属时序控制器提出写入或读取的请求。
23.如权利要求22所述的芯片间汇流排，其特征在于，当该从属时序控制器回应该主要时序控制器嵌入式驱动器的写入或读取的请求而处于启动状态时，该从属时序控制器回传一回复数据。
24.如权利要求13所述的芯片间汇流排，其特征在于，该显示装置还包含一电路板，该第一导线与该第二导线是设置于该电路板上并分别耦接该主要时序控制器嵌入式驱动器与该N个从属时序控制器嵌入式驱动器。
CN201810841081.6A 2018-06-29 2018-07-27 显示装置及其芯片间汇流排 Active CN110660367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107122677 2018-06-29
TW107122677A TWI701578B (zh) 2018-06-29 2018-06-29 顯示裝置及其晶片間匯流排

Publications (2)

Publication Number Publication Date
CN110660367A true CN110660367A (zh) 2020-01-07
CN110660367B CN110660367B (zh) 2021-12-31

Family

ID=69008270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810841081.6A Active CN110660367B (zh) 2018-06-29 2018-07-27 显示装置及其芯片间汇流排

Country Status (3)

Country Link
US (1) US10818211B2 (zh)
CN (1) CN110660367B (zh)
TW (1) TWI701578B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113971936A (zh) * 2020-07-23 2022-01-25 京东方科技集团股份有限公司 显示面板及其驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847083B2 (en) 2021-12-16 2023-12-19 Himax Technologies Limited Daisy-chain SPI integrated circuit and operation method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022968A1 (en) * 2004-08-02 2006-02-02 Akira Kondo Dual scan display panel driver
CN102103837A (zh) * 2009-12-18 2011-06-22 乐金显示有限公司 液晶显示器
CN102479480A (zh) * 2010-11-19 2012-05-30 三星电子株式会社 源极驱动电路、显示装置及其操作方法
US8269761B2 (en) * 2005-04-07 2012-09-18 Sharp Kabushiki Kaisha Display device and method of controlling the same
CN102930845A (zh) * 2012-11-15 2013-02-13 深圳市华星光电技术有限公司 液晶显示时序驱动器
US20130100181A1 (en) * 2011-10-20 2013-04-25 Wooyoung Choe Digital hologram image reproducing device and synchronization control method thereof
CN103106157A (zh) * 2011-11-15 2013-05-15 新唐科技股份有限公司 存储器控制元件
CN104111906A (zh) * 2013-04-16 2014-10-22 Nxp股份有限公司 针对单线内部集成电路控制总线的方法和系统
CN105654883A (zh) * 2014-12-01 2016-06-08 三星电子株式会社 显示驱动器集成电路和包括其的显示装置
CN105976779A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 时序控制器及其数据更新方法、液晶显示面板
US20180182278A1 (en) * 2016-12-28 2018-06-28 Lg Display Co., Ltd. Electroluminescent display and driving device thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100177016A1 (en) * 2009-01-13 2010-07-15 Henry Zeng Multi-monitor display
JP2013097469A (ja) * 2011-10-28 2013-05-20 Sharp Corp タッチパネル駆動装置、表示装置、タッチパネルの駆動方法、プログラムおよび記録媒体
JP6108762B2 (ja) * 2012-10-26 2017-04-05 三菱電機株式会社 表示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022968A1 (en) * 2004-08-02 2006-02-02 Akira Kondo Dual scan display panel driver
US8269761B2 (en) * 2005-04-07 2012-09-18 Sharp Kabushiki Kaisha Display device and method of controlling the same
CN102103837A (zh) * 2009-12-18 2011-06-22 乐金显示有限公司 液晶显示器
CN102479480A (zh) * 2010-11-19 2012-05-30 三星电子株式会社 源极驱动电路、显示装置及其操作方法
US20130100181A1 (en) * 2011-10-20 2013-04-25 Wooyoung Choe Digital hologram image reproducing device and synchronization control method thereof
CN103106157A (zh) * 2011-11-15 2013-05-15 新唐科技股份有限公司 存储器控制元件
CN102930845A (zh) * 2012-11-15 2013-02-13 深圳市华星光电技术有限公司 液晶显示时序驱动器
CN104111906A (zh) * 2013-04-16 2014-10-22 Nxp股份有限公司 针对单线内部集成电路控制总线的方法和系统
CN105654883A (zh) * 2014-12-01 2016-06-08 三星电子株式会社 显示驱动器集成电路和包括其的显示装置
CN105976779A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 时序控制器及其数据更新方法、液晶显示面板
US20180182278A1 (en) * 2016-12-28 2018-06-28 Lg Display Co., Ltd. Electroluminescent display and driving device thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113971936A (zh) * 2020-07-23 2022-01-25 京东方科技集团股份有限公司 显示面板及其驱动方法
WO2022017024A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 显示面板及其驱动方法
CN113971936B (zh) * 2020-07-23 2023-09-29 京东方科技集团股份有限公司 显示面板及其驱动方法

Also Published As

Publication number Publication date
US20200005697A1 (en) 2020-01-02
CN110660367B (zh) 2021-12-31
TW202001504A (zh) 2020-01-01
TWI701578B (zh) 2020-08-11
US10818211B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN108597470B (zh) 显示装置驱动系统及方法和显示装置
CN101324875B (zh) 一种扩展i2c总线的方法及i2c总线扩展装置
US6449213B1 (en) Memory interface having source-synchronous command/address signaling
CN100382063C (zh) 检测存储装置接口的方法及设备
US8601196B2 (en) Connector assembly
CN110660367B (zh) 显示装置及其芯片间汇流排
WO2018214379A1 (zh) 一种电容屏智能平板
US7990737B2 (en) Memory systems with memory chips down and up
WO2018010412A1 (zh) I2c传输电路及显示装置
CA2640317A1 (en) Cooperative writes over the address channel of a bus
US9299315B2 (en) Source driving circuit and data transmission method thereof
US20080162758A1 (en) System and Method for Enhancing I2C Bus Data Rate
US6609170B1 (en) Method and apparatus for BIOS control of electrical device address/identification assignments
EP1071067A3 (en) Display driver IC and electronic device using the same
CN108053795B (zh) 一种覆晶薄膜电路板、显示装置和信号处理方法
US10976960B2 (en) Methods of synchronizing memory operations and memory systems employing the same
KR101508542B1 (ko) 액정표시장치의 제어신호 전송회로 및 그 제어신호의전송방법
JP2005085267A (ja) メモリモジュールアドレスバス用回路およびメモリモジュールをアドレス指定するためのシステム
US6138193A (en) System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals
KR101363720B1 (ko) 커넥터 및 이를 구비한 액정표시장치
US6388943B1 (en) Differential clock crossing point level-shifting device
CN1983228A (zh) 采用内部集成电路总线传输控制信号的控制系统
EP2040410B1 (en) Data transmission method and system
US20070153011A1 (en) Video signal circuit of notebook computer
US11099675B1 (en) Display device, operation method, driving circuit and timing control circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant