CN110648709A - 字线电压的施加方法、装置、电子设备和存储介质 - Google Patents
字线电压的施加方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN110648709A CN110648709A CN201810668437.0A CN201810668437A CN110648709A CN 110648709 A CN110648709 A CN 110648709A CN 201810668437 A CN201810668437 A CN 201810668437A CN 110648709 A CN110648709 A CN 110648709A
- Authority
- CN
- China
- Prior art keywords
- voltage
- word line
- reading
- converting
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种字线电压的施加方法、装置、电子设备和存储介质。所述方法包括:在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;读取并校验所述数据。本发明实施例的技术方案解决了从写入数据操作转变为读取校验数据操作的过程中,现有的字线电压的切换方式导致存储器的功耗大幅增加的技术缺陷,实现了降低从写入数据操作转变为读取校验数据操作的过程中的电压切换所带来的功耗,还可以减少读取校验数据操作所需的时间。
Description
技术领域
本发明实施例涉及存储器数据处理技术领域,尤其涉及一种字线电压的施加方法、装置、电子设备和存储介质。
背景技术
Nand-flash存储器是flash存储器的一种,其具有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用,如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
一般来说,Nand flash存储器在对一个字线完成数据写入之后,会立即对该字线中的写入数据进行读取校验。在读取校验的过程中,首先会把对选中字线的栅极所施加的电压由编程电压(一般为20V)下降为0V,并把对非选中字线的栅极所施加的电压由编程电压(一般为9V)也下降为0V,然后再对选中字线的栅极施加读取电压(一般为0.5V),并对非选中字线的栅极也施加读取电压(一般为8V)。
发明人在实现本发明的过程中,发现现有技术存在如下缺陷:上述电压转变过程产生了较大的功耗。
发明内容
有鉴于此,本发明实施例提供了一种字线电压的施加方法、装置、电子设备和存储介质,以优化现有的存储器对新写入数据进行读取校验的方法。
在第一方面,本发明实施例提供了一种字线电压的施加方法,包括:
在对当前字块中的选中字线写入数据之后,在对所述数据读取校验之前,将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;
读取并校验所述数据;
其中,所述第一写入电压转变为所述第一读取电压的过程中,所述第一工作电压均大于0V;所述第二写入电压转变为所述第二读取电压的过程中,所述第二工作电压均大于0V。
在上述方法中,可选的是,所述将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,包括:
将对所述选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一中间电压,其中,所述第一中间电压大于0V;
将所述第一工作电压由所述第一中间电压直接转变为第一读取电压。
在上述方法中,可选的是,所述将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,包括:
将对所述选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一读取电压。
在上述方法中,可选的是,所述将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压,包括:
将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二中间电压,其中,所述第二中间电压大于0V;
将所述第二工作电压由所述第二中间电压直接转变为第二读取电压。
在上述方法中,可选的是,所述将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压,包括:
将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二读取电压。
在第二方面,本发明实施例提供了一种字线电压的施加装置,包括:
电压施加模块,用于在对当前字块中的选中字线写入数据之后,在对所述数据读取校验之前,将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;
数据校验模块,用于读取并校验所述数据;
其中,所述第一写入电压转变为所述第一读取电压的过程中,所述第一工作电压均大于0V;所述第二写入电压转变为所述第二读取电压的过程中,所述第二工作电压均大于0V。
在上述装置中,可选的是,所述电压施加模块包括:
第一中间电压施加单元,用于将对所述选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一中间电压,其中,所述第一中间电压大于0V;
第一读取电压施加单元,用于将所述第一工作电压由所述第一中间电压直接转变为第一读取电压。
在上述装置中,可选的是,所述电压施加模块包括:
第二中间电压施加单元,用于将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二中间电压,其中,所述第二中间电压大于0V;
第二读取电压施加单元,用于将所述第二工作电压由所述第二中间电压直接转变为第二读取电压。
在第三方面,本发明实施例提供了一种电子设备,所述电子设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如本发明任一实施例所述的字线电压的施加方法。
在第四方面,本发明实施例提供了一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行如本发明任一实施例所述的字线电压的施加方法。
本发明实施例提供了一种字线电压的施加方法、装置、电子设备和存储介质,通过在对当前字块中的选中字线写入数据之后以及在对所数据读取校验之前,分别将选中字线的栅极电压以及非选中字线的栅极电压以不降低至0V电压的方式,分别转变为第一读取电压和第二读取电压,解决了从写入数据操作转变为读取校验数据操作的过程中,现有的字线栅极电压的切换方式导致存储器的功耗大幅增加的技术缺陷,实现了降低从写入数据操作转变为读取校验数据操作的过程中的电压切换所带来的功耗,还可以减少读取校验数据操作所需的时间。
附图说明
图1是本发明实施例一提供的一种字线电压的施加方法的流程图;
图2是本发明实施例二提供的一种字线电压的施加方法的流程图;
图3是本发明实施例三提供的一种字线电压的施加方法的流程图;
图4是本发明实施例四提供的一种字线电压的施加装置的结构图;
图5是本发明实施例五提供的一种电子设备的结构图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1为本发明实施例一提供的一种字线电压的施加方法的流程图,本实施例的方法可以由字线电压的施加装置来执行,该装置可通过硬件和/或软件的方式实现,并一般可集成于存储器中,例如Nand flash非易失存储器。本实施例的方法具体包括:
S110、在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压,其中,第一写入电压转变为第一读取电压的过程中,第一工作电压均大于0V,第二写入电压转变为第二读取电压的过程中,第二工作电压均大于0V。
一般来说,存储器在对一根字线完成写入数据的操作之后,都会对刚刚写入的数据进行校验,也就是需要对该字线进行读取数据的操作。由于写入数据和读取数据时对字线的栅极所施加的工作电压是不同的,因此在写入数据后,对数据进行校验就需要转换字线的栅极所施加的电压。现有技术中,首先会将选中字线和非选中字线的栅极电压由写入数据时的工作电压降低为0V,然后再对选中字线和非选中字线的栅极施加读取数据时的工作电压,上述字线的栅极电压的切换过程会产生较大的功耗。
因此,在本实施例中,在由写入数据操作转变为读取校验数据操作的过程中,字线(选中字线以及非选中字线)的栅极电压不会降低至0V,由此大大降低了存储器在进行数据校验时的功耗。
在本实施例中,第一写入电压具体是指在写入数据的过程中,选中字线的栅极所被施加的电压。第一读取电压具体是指在读取数据的过程中,选中字线的栅极所被施加的电压。第二写入电压具体是指在写入数据的过程中,非选中字线的栅极所被施加的电压。第二读取电压具体是指在读取数据的过程中,非选中字线的栅极所被施加的电压。
在本实施例中,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压的方式具体可以是将选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一读取电压,还可以是先将选中字线的栅极所施加的第一工作电压转变为一个大于0V的电压,然后再将选中字线的栅极所施加的第一工作电压转变为第一读取电压,本实施例对此不进行限制。
同样地,在本实施例中,将对非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压的方式具体可以是将非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二读取电压,还可以是先将非选中字线的栅极所施加的第二工作电压转变为一个大于0V的电压,然后再将非选中字线的栅极所施加的第二工作电压转变为第二读取电压,本实施例对此不进行限制。
可以理解的是,只要在由写入数据操作转变为读取校验数据操作的过程中,字线的栅极所施加的电压没有降低至0V,那么就可以降低存储器在进行数据校验时的功耗。当然,选中字线和非选中字线的栅极所施加的电压分别直接转变为第一读取电压和第二读取电压是功耗非常低的一种电压转变方式,但是在减少的功耗的同时,还应考虑存储器的硬件结构是否易于实现。因此,在实际应用中,会综合考虑可降低的功耗值、硬件电路的复杂度以及存储器的成本等因素,最终确定存储器在进行数据校验时字线的栅极的电压转变方式。
S120、读取并校验数据。
在本实施例中,在选中字线的栅极所施加的电压转变为第一读取电压,且非选中字线的栅极所施加的电压转变为第二读取电压之后,就可以读取选中字线的存储数据,并对读取的数据进行校验。
本发明实施例提供了一种字线电压的施加方法,通过在对当前字块中的选中字线写入数据之后以及在对所数据读取校验之前,分别将选中字线的栅极电压以及非选中字线的栅极电压以不降低至0V电压的方式,分别转变为第一读取电压和第二读取电压,解决了从写入数据操作转变为读取校验数据操作的过程中,现有的字线栅极电压的切换方式导致存储器的功耗大幅增加的技术缺陷,实现了降低从写入数据操作转变为读取校验数据操作的过程中的电压切换所带来的功耗,还可以减少读取校验数据操作所需的时间。
实施例二
图2是本发明实施例二提供的一种字线电压的施加方法的流程图。本实施例以上述实施例为基础进行优化,在本实施例中,给出了一种具体化第一读取电压和第二读取电压的施加方式的具体实施方式。
相应的,本实施例的方法具体包括:
S210、在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一中间电压,其中,第一中间电压大于0V。
在本实施例中,选中字线的栅极所施加的第一工作电压是由第一写入电压先直接转变为第一中间电压,其中,第一中间电压为一个大于0V的电压,第一中间电压既可以小于第一读取电压,也可以大于第一读取电压,本实施例对此不进行限制。
S220、将第一工作电压由第一中间电压直接转变为第一读取电压。
S230、将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二中间电压,其中,第二中间电压大于0V。
在本实施例中,非选中字线的栅极所施加的第二工作电压是由第二写入电压先直接转变为第二中间电压,其中,第二中间电压为一个大于0V的电压,第二中间电压既可以小于第二读取电压,也可以大于第二读取电压,本实施例对此不进行限制。
进一步地,第一中间电压与第二中间电压既可以相同,也可以不同,两者相同时可以简化存储器的硬件结构,但是不一定是最有利于降低功耗的方式。因此,在实际应用中,会综合考虑可降低的功耗值、硬件电路的复杂度以及存储器的成本等因素,最终确定第一中间电压与第二中间电压的数值。
S240、将第二工作电压由第二中间电压直接转变为第二读取电压。
S250、读取并校验数据。
本发明实施例提供了一种字线电压的施加方法,具体化第一读取电压和第二读取电压的施加方式,多样化了存储器在数据校验过程中字线的栅极电压的施加方法,可以在功耗的大小与硬件结构的复杂度之间更好地取得平衡。
实施例三
图3是本发明实施例三提供的一种字线电压的施加方法的流程图。本实施例以上述实施例为基础进行优化,在本实施例中,给出了一种具体化第一读取电压和第二读取电压的施加方式的具体实施方式。
相应的,本实施例的方法具体包括:
S310、在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二读取电压。
在本实施例中,选中字线的栅极所施加的第一工作电压是由第一写入电压直接转变为第一读取电压,同时非选中字线的栅极所施加的第二工作电压是由第二写入电压直接转变为第二读取电压。
另外需要说明的是,虽然实施例二中选中字线和非选中字线的栅极电压都是经过了中间电压(第一中间电压和第二中间电压)才转变为读取电压(第一读取电压和第二读取电压),本实施例中选中字线和非选中字线的栅极电压都是直接转变为读取电压(第一读取电压和第二读取电压)。但是并不表明只能是上述两种电压转变方式,还可以是选中字线的栅极电压经过中间电压转变为读取电压的同时,非选中字线的栅极电压直接转变为读取电压,或是选中字线的栅极电压直接转变为读取电压的同时,非选中字线的栅极电压经过中间电压转变为读取电压等。
S320、读取并校验数据。
本发明实施例提供了一种字线电压的施加方法,具体化第一读取电压和第二读取电压的施加方式,进一步降低了存储器在数据校验过程中的功耗。
实施例四
图4是本发明实施例四提供的一种字线电压的施加装置的结构图。如图4所示,所述装置包括:电压施加模块401以及数据校验模块402,其中:
电压施加模块401,用于在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;
数据校验模块402,用于读取并校验数据;
其中,第一写入电压转变为第一读取电压的过程中,第一工作电压均大于0V;第二写入电压转变为第二读取电压的过程中,第二工作电压均大于0V。
本发明实施例提供了一种字线电压的施加装置,该装置首先通过电压施加模块401在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压,然后通过数据校验模块402读取并校验数据。
该装置解决了从写入数据操作转变为读取校验数据操作的过程中,现有的字线栅极电压的切换方式导致存储器的功耗大幅增加的技术缺陷,实现了降低从写入数据操作转变为读取校验数据操作的过程中的电压切换所带来的功耗,还可以减少读取校验数据操作所需的时间。
在上述各实施例的基础上,电压施加模块401可以包括:
第一中间电压施加单元,用于将对选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一中间电压,其中,第一中间电压大于0V;
第一读取电压施加单元,用于将第一工作电压由第一中间电压直接转变为第一读取电压。
在上述各实施例的基础上,电压施加模块401可以包括:
第二中间电压施加单元,用于将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二中间电压,其中,第二中间电压大于0V;
第二读取电压施加单元,用于将第二工作电压由第二中间电压直接转变为第二读取电压。
在上述各实施例的基础上,电压施加模块401可以包括:
第一读取电压直接转换单元,用于将对选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一读取电压。
在上述各实施例的基础上,电压施加模块401可以包括:
第二读取电压直接转换单元,用于将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二读取电压。
本发明实施例所提供的字线电压的施加装置可用于执行本发明任意实施例提供的字线电压的施加方法,具备相应的功能模块,实现相同的有益效果。
实施例五
图5为本发明实施例五提供的一种电子设备的结构示意图,如图5所示,该电子设备包括处理器50、存储器51、输入装置52和输出装置5;电子设备中处理器50的数量可以是一个或多个,图5中以一个处理器50为例;电子设备中的处理器50、存储器51、输入装置52和输出装置53可以通过总线或其他方式连接,图5中以通过总线连接为例。
存储器51作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本发明实施例中的字线电压的施加方法对应的5模块(例如,字线电压的施加装置中的电压施加模块401以及数据校验模块402)。处理器50通过运行存储在存储器51中的软件程序、指令以及模块,从而执行电子设备的各种功能应用以及数据处理,即实现上述的字线电压的施加方法。
存储器51可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端的使用所创建的数据等。此外,存储器51可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储器51可进一步包括相对于处理器50远程设置的存储器,这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置52可用于接收输入的数字或字符信息,以及产生与电子设备的用户设置以及功能控制有关的键信号输入。输出装置53可包括显示屏等显示设备。
实施例六
本发明实施例六还提供一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行一种字线电压的施加方法,该方法包括:
在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;
读取并校验数据;
其中,第一写入电压转变为第一读取电压的过程中,第一工作电压均大于0V;第二写入电压转变为第二读取电压的过程中,第二工作电压均大于0V。
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的字线电压的施加中的相关操作。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是,上述字线电压的施加装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本发明的保护范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种字线电压的施加方法,其特征在于,包括:
在对当前字块中的选中字线写入数据之后,在对所述数据读取校验之前,将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;
读取并校验所述数据;
其中,所述第一写入电压转变为所述第一读取电压的过程中,所述第一工作电压均大于0V;所述第二写入电压转变为所述第二读取电压的过程中,所述第二工作电压均大于0V。
2.根据权利要求1所述的方法,其特征在于,所述将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,包括:
将对所述选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一中间电压,其中,所述第一中间电压大于0V;
将所述第一工作电压由所述第一中间电压直接转变为第一读取电压。
3.根据权利要求1所述的方法,其特征在于,所述将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,包括:
将对所述选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一读取电压。
4.根据权利要求1-3中任一项所述的方法,其特征在于,所述将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压,包括:
将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二中间电压,其中,所述第二中间电压大于0V;
将所述第二工作电压由所述第二中间电压直接转变为第二读取电压。
5.根据权利要求1-3中任一项所述的方法,其特征在于,所述将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压,包括:
将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二读取电压。
6.一种字线电压的施加装置,其特征在于,包括:
电压施加模块,用于在对当前字块中的选中字线写入数据之后,在对所述数据读取校验之前,将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;
数据校验模块,用于读取并校验所述数据;
其中,所述第一写入电压转变为所述第一读取电压的过程中,所述第一工作电压均大于0V;所述第二写入电压转变为所述第二读取电压的过程中,所述第二工作电压均大于0V。
7.根据权利要求6所述的装置,其特征在于,所述电压施加模块包括:
第一中间电压施加单元,用于将对所述选中字线的栅极所施加的第一工作电压由第一写入电压直接转变为第一中间电压,其中,所述第一中间电压大于0V;
第一读取电压施加单元,用于将所述第一工作电压由所述第一中间电压直接转变为第一读取电压。
8.根据权利要求6或7所述的装置,其特征在于,所述电压施加模块包括:
第二中间电压施加单元,用于将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压直接转变为第二中间电压,其中,所述第二中间电压大于0V;
第二读取电压施加单元,用于将所述第二工作电压由所述第二中间电压直接转变为第二读取电压。
9.一种电子设备,其特征在于,所述电子设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-5中任一项所述的字线电压的施加方法。
10.一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-5中任一项所述的字线电压的施加方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810668437.0A CN110648709A (zh) | 2018-06-26 | 2018-06-26 | 字线电压的施加方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810668437.0A CN110648709A (zh) | 2018-06-26 | 2018-06-26 | 字线电压的施加方法、装置、电子设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110648709A true CN110648709A (zh) | 2020-01-03 |
Family
ID=69008710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810668437.0A Pending CN110648709A (zh) | 2018-06-26 | 2018-06-26 | 字线电压的施加方法、装置、电子设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110648709A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100103745A1 (en) * | 2001-09-17 | 2010-04-29 | Raul-Adrian Cernea | Nand Flash Memory With a Programming Voltage Held Dynamically in a Nand Chain Channel Region |
US20110134703A1 (en) * | 2008-10-10 | 2011-06-09 | Yan Li | Nonvolatile Memory and Method With Reduced Program Verify by Ignoring Fastest And/Or Slowest Programming Bits |
CN101361138B (zh) * | 2005-12-16 | 2011-10-12 | 桑迪士克股份有限公司 | 以对非选定字线的高效控制来读取非易失性存储器 |
CN101512666B (zh) * | 2006-09-12 | 2013-07-31 | 桑迪士克科技公司 | 非易失性存储器和用于线性估计初始编程电压的方法 |
CN106057237A (zh) * | 2015-04-09 | 2016-10-26 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN107452422A (zh) * | 2016-05-31 | 2017-12-08 | 东芝存储器株式会社 | 半导体存储装置 |
-
2018
- 2018-06-26 CN CN201810668437.0A patent/CN110648709A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100103745A1 (en) * | 2001-09-17 | 2010-04-29 | Raul-Adrian Cernea | Nand Flash Memory With a Programming Voltage Held Dynamically in a Nand Chain Channel Region |
CN101361138B (zh) * | 2005-12-16 | 2011-10-12 | 桑迪士克股份有限公司 | 以对非选定字线的高效控制来读取非易失性存储器 |
CN101512666B (zh) * | 2006-09-12 | 2013-07-31 | 桑迪士克科技公司 | 非易失性存储器和用于线性估计初始编程电压的方法 |
US20110134703A1 (en) * | 2008-10-10 | 2011-06-09 | Yan Li | Nonvolatile Memory and Method With Reduced Program Verify by Ignoring Fastest And/Or Slowest Programming Bits |
CN106057237A (zh) * | 2015-04-09 | 2016-10-26 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN107452422A (zh) * | 2016-05-31 | 2017-12-08 | 东芝存储器株式会社 | 半导体存储装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102232922B1 (ko) | 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치 | |
US20150310916A1 (en) | Nonvolatile memory system | |
CN111009269B (zh) | 用于存储及写入存储器操作参数的多重参数代码的设备及方法 | |
CN103559146B (zh) | 一种提高NAND flash控制器读写速度的方法 | |
CN103106923A (zh) | 存储器装置架构和操作 | |
US10802750B2 (en) | Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating the memory module | |
CN101635172A (zh) | 非易失性存储器件及其编程方法 | |
US20150317245A1 (en) | Bidirectional counter in a flash memory | |
CN106649137B (zh) | 一种Nand Flash坏块管理方法、装置及存储器 | |
CN111611112B (zh) | 一种存算一体芯片以及提高存算一体芯片良率的方法 | |
CN105280235A (zh) | 半导体存储器件、具有其的存储系统及其操作方法 | |
CN110910922A (zh) | 位线电压的施加方法、装置、存储设备和存储介质 | |
CN110910938A (zh) | 一种数据纠正方法、装置、存储设备及存储介质 | |
US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
CN103180908B (zh) | 用于提高闪存的耐久性的方法和装置 | |
US12032851B2 (en) | Storage device and operating method of the storage device | |
CN110648709A (zh) | 字线电压的施加方法、装置、电子设备和存储介质 | |
US20200341652A1 (en) | Input/output delay optimization method, electronic system and memory device using the same | |
CN110648711B (zh) | 字线电压的施加方法、装置、电子设备和存储介质 | |
CN110910940B (zh) | 存储器的编程方法、装置、存储设备和存储介质 | |
CN110648714B (zh) | 数据的读取方法、装置、电子设备和存储介质 | |
JP2007035163A (ja) | 不揮発性半導体記憶装置及び信号処理システム | |
US9240243B2 (en) | Managing of the erasing of operative pages of a flash memory device through service pages | |
CN110648712A (zh) | 字线电压的施加方法、装置、电子设备和存储介质 | |
US20200348932A1 (en) | Memory control system with a sequence processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200103 |