CN110636240B - 面向视频接口的信号调整系统及其方法 - Google Patents

Abstract

一种面向视频接口的信号调整系统及其方法，包括图像采集模块和数字视频接口；所述数字视频接口上的若干引脚分别与所述图像采集模块上的用于传输视频信号的引脚按照利于所述数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接。所述数字视频接口包括作为映射配置接口的重映射模块和选通模块。有效避免了现有技术中图像采集模块用于传输视频信号的引脚和数字视频接口上的对应要连接的引脚在连接时会出现相互交叉或者不利于走线的问题、使得图像采集模块用于传输视频信号的引脚和数字视频接口的引脚在连接上和数字视频接口所在的PCB的走线上增加了复杂性、影响其电气特性的缺陷。

Description

面向视频接口的信号调整系统及其方法

技术领域

本发明涉及视频接口技术领域，也涉及视频信号调整的技术领域，具体涉及一种面向视频接口的信号调整系统及其方法,尤其涉及一种面向数字视频接口的信号重映射系统及其方法。

背景技术

视频接口的主要作用是将视频信号输出到外部设备，或者将外部采集的视频信号收集起来。随着视频技术的不断发展，人们为了呈现出清晰度高质量好的视频，先后采用了各种类型的视频接口。与此同时，视频接口的作用也在不断地丰富。

而随着人们对图像显示质量要求的不断提升，传统的以模拟方式来传输和显示多媒体信号的技术已经不能满足人们的要求，广播电视行业数字化和数字电视的整体转换的实施、数字化、网络化、光纤化是IT行业的发展趋势。以高清数字电视为代表的消费类数字视频设备的应用越来越普遍，传统的模拟视频接口标准无法适应新的产品在带宽、内容保护、音频支持等方面的发展需求，于是便有了数字视频接口。

现有的数字视频接口，普遍采用的都是基于ITU-R BT.601和ITU-R BT.656标准的数字视频信号接口，广泛应用于如CMOS图像传感器这样的图像采集模块和图像处理芯片之间的视频传输，典型的基于ITU-R BT.601和ITU-R BT.656标准的数字视频信号接口从图像采集模块和外部时钟中收集和转发输出到外部设备的视频信号包含:

帧同步信号VSYNC，其表示一帧图像的开始；

行同步信号HSYNC，其表示图像每行的开始；

时钟信号PCLK，其提供采样时钟；

数据信号DATA，其可以是8位，10位或12位大小的比特位数据，提供图像不同格式像素信息，如YUV,RGB,RAW等；

数据有效信号DATA_EN，其表明当前时钟信号PCLK下数据的有效性。

而另一方面，在不同的如CMOS图像传感器这样的图像采集模块的厂家所生产制造的不同型号的如CMOS图像传感器这样的图像采集模块中，这样不同型号的如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚的排布顺序就不一样，而现有的数字视频接口上的引脚是需要与如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚的一一对应来连接，因为不同型号的如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚的排布顺序不一样，就使得如CMOS图像传感器这样的图像采集模块用于传输视频信号的引脚常常和数字视频接口上的对应要连接的引脚在连接时，会出现相互交叉或者不利于走线的问题，由此使得如CMOS图像传感器这样的图像采集模块用于传输视频信号的引脚和数字视频接口的引脚在连接上和数字视频接口所在的PCB的走线上增加了复杂性，甚至会影响其电气特性。

发明内容

为解决上述问题，本发明提供了一种面向视频接口的信号调整系统及其方法，有效避免了现有技术中图像采集模块用于传输视频信号的引脚和数字视频接口上的对应要连接的引脚在连接时会出现相互交叉或者不利于走线的问题、使得图像采集模块用于传输视频信号的引脚和数字视频接口的引脚在连接上和数字视频接口所在的PCB的走线上增加了复杂性、影响其电气特性的缺陷。

为了克服现有技术中的不足，本发明提供了一种面向视频接口的信号调整系统及其方法的解决方案，具体如下：

一种面向视频接口的信号调整系统，包括图像采集模块和数字视频接口；

所述数字视频接口上的若干引脚分别与所述图像采集模块上的用于传输视频信号的引脚按照利于所述数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接。

所述数字视频接口包括作为映射配置接口的重映射模块和选通模块；

所述重映射模块和选通模块相控制连接，所述重映射模块用于控制选通模块来把从图像采集模块发送来的信号重新映射出数字视频信号。

所述选通模块为多选一的多路选择器。

所述数字视频接口还包括缓存装置，所述重映射模块和所述缓存装置相控制连接。

所述缓存装置包括异步FIFO缓存，所述重映射模块和异步FIFO缓存相控制连接，所述缓存装置的信号端口一、缓存装置的信号端口二、缓存装置的信号端口三和缓存装置的信号端口四分别与高频时钟源、复位信号源、反相器的输入端和反相器的输出端电连接，所述缓存装置的信号端口三作为输出表示异步FIFO缓存的存储空间是否为空的空指示empty信号，所述缓存装置的信号端口四作为用于输出异步FIFO读使能信号read_pop的控制端口，所述重映射模块的一个通用IO口同与门电路and的第一与门输入端电连接,该通用IO口用于输出所述重映射模块处在使能状态的信号remap_enable；所述与门电路and的第二与门输入端与所述反相器的输出端电连接，所述与门电路and的与门输出端作为有效使能端口与所述图像处理模块通信连接，所述复位信号源和高频时钟源还与所述重映射模块相控制连接。

所述数字视频接口的其它引脚中包括有用于把重新映射出来的数字视频信号传输到所述图像处理模块内的多个引脚，该多个引脚与所述图像处理模块通信连接，所述重映射模块与该多个引脚相控制连接。

所述面向视频接口的信号调整系统的方法，包括：

所述重映射模块控制选通模块来把从图像采集模块发送来的信号重新映射出数字视频信号。

所述重映射模块控制选通模块来把从图像采集模块发送来的信号重新映射出数字视频信号的方法，包括如下步骤：

步骤S1：复位，所述复位为通过复位信号源发送到缓存装置和所述重映射模块的复位信号，以此分别让所述缓存装置和所述重映射模块接收到该复位信号，接着所述缓存装置和所述重映射模块就分别进行对所述缓存装置和所述重映射模块的复位初始化；

步骤S2：提供高频时钟，所述提供高频时钟的方法是通过所述高频时钟源把所述高频时钟源所发出的信号传输到所述重映射模块和所述缓存装置，这样就对所述重映射模块和所述缓存装置提供了高频时钟信号；

步骤S3：由所述重映射模块把从图像采集模块发送到所述数字视频接口上的若干引脚的信号写入异步FIFO缓存，同时，所述重映射模块把写入异步FIFO缓存的信号读出并送到选通模块；

步骤S4：所述重映射模块控制选通模块映射还原出数字视频信号。

所述对所述缓存装置和所述重映射模块的复位初始化包括：

所述对所述缓存装置的复位初始化包括把所述异步FIFO缓存清零，把所述缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四进行初始化；

而对所述重映射模块的复位初始化包括把与所述高频时钟源电连接的所述重映射模块的那个通用IO口进行初始化，把同与门电路and的第一与门输入端电连接的所述重映射模块的那个通用IO口进行初始化。

另外，在提供高频时钟后，如果所述异步FIFO缓存为空，所述缓存装置的信号端口三就输出信号值为1的空指示empty信号，该信号值为1的空指示empty信号表示异步FIFO缓存的存储空间是空；

如果所述异步FIFO缓存非空，所述缓存装置的信号端口三就输出信号值为0的空指示empty信号，该信号值为0的空指示empty信号表示异步FIFO缓存的存储空间是非空，这样通过反相器后就变成1，同时，所述缓存装置的信号端口四也输出信号值为1的异步FIFO读使能信号read_pop；

在所述重映射模块控制选通模块映射还原出数字视频信号时，所述重映射模块同与门电路and的第一与门输入端电连接的那个通用IO口就输出信号值为1的使能状态的信号remap_enable；

这样，在所述缓存装置的信号端口三输出信号值为0的空指示empty信号、所述缓存装置的信号端口四输出信号值为1的异步FIFO读使能信号read_pop以及所述重映射模块同与门电路and的第一与门输入端电连接的那个通用IO口就输出信号值为1的使能状态的信号remap_enable，就表示所述数字视频接口所输出到图像处理模块的信号为重映射后的数字视频信号，这样与门电路and的与门输出端也就输出信号值为1的使能信号到所述图像处理模块的输入端。

本发明的有益效果为：

本发明的面向视频接口的信号调整系统及其方法，通过异步FIFO缓存实现芯片外部的外部时钟源提供的时钟信号PCLK和内部的高频时钟源提供的高频时钟信号下的跨时钟域处理。从而实现时钟信号PCLK驱动尽量少的逻辑电路，更利于的数字视频接口这样的芯片IO时序的优化；增加了重映射模块，采用多选一的多路选择器恢复出数字视频信号。因而在视频发送端和接收端的PCB走线上不再需要考虑图像采集模块和数字视频接口的引脚连接方式下，降低PCB走线的复杂性，增加鲁棒性。同时此设计还能兼容基于ITU-R BT.601和ITU-R BT.656等多种协议。有效避免了现有技术中图像采集模块用于传输视频信号的引脚和数字视频接口上的对应要连接的引脚在连接时会出现相互交叉或者不利于走线的问题、使得图像采集模块用于传输视频信号的引脚和数字视频接口的引脚在连接上和数字视频接口所在的PCB的走线上增加了复杂性、影响其电气特性的缺陷。

附图说明

图1为本发明的数字视频接口的结构图。

图2为本发明的选通模块的结构图。

图3为面向视频接口的信号调整系统的方法的流程图。

具体实施方式

本发明通过在数字视频接口这样的芯片内部增加异步FIFO和重映射模块，依据需求使用软件进行映射配置，重新映射出数字视频接口所需要传输的视频信号，再进入后续的视频图像采样和处理。重映射模块在芯片内部恢复所需的数字视频接口的信号。

下面将结合附图和实施例对本发明做进一步地说明。

如图1-图3所示，面向视频接口的信号调整系统，包括如CMOS图像传感器这样的图像采集模块和数字视频接口；数字视频接口上的若干引脚分别与如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚按照利于数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接。按照利于数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接的方式可以是：如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚分别和数字视频接口的若干引脚之间按照不出现交叉连接的方式或者按照引脚之间选择彼此距离最近的来相互连接，这样就能利于数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接。如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚包括：用于传输帧同步信号VSYNC的引脚，该信号表示一帧图像的开始；用于传输行同步信号HSYNC的引脚，该信号表示图像每行的开始；用于传输数据信号DATA的引脚，该信号可以是8位，10位或12位大小的比特位数据，提供图像不同格式像素信息，如YUV,RGB,RAW等；用于传输数据有效信号DATA_EN的引脚，该信号表明当前时钟信号PCLK下数据的有效性。用于传输帧同步信号VSYNC的引脚、用于传输行同步信号HSYNC的引脚、用于传输数据信号DATA的引脚和用于传输数据有效信号DATA_EN的引脚总共的引脚数量与数字视频接口的若干引脚的引脚数量相同，数字视频接口的若干引脚中的一个引脚只和用于传输帧同步信号VSYNC的引脚、用于传输行同步信号HSYNC的引脚、用于传输数据信号DATA的引脚和用于传输数据有效信号DATA_EN的引脚中的一个引脚连接。数字视频接口除了若干引脚之外，还包括其他的引脚，该其它的引脚中的一个引脚用来接收时钟信号PCLK，该信号提供采样时钟。该引脚与外部时钟源连接。外部时钟源为晶振一。外部时钟源为数字视频接口提供时钟信号PCLK。数字视频接口包括作为映射配置接口的重映射模块和选通模块；重映射模块和选通模块相控制连接，重映射模块用于控制选通模块来把从如CMOS图像传感器这样的图像采集模块发送来的信号重新映射出数字视频信号，再送入如GPU这样的图像处理模块进入后续的数字视频信号的处理，图像处理模块与数字视频接口通信连接。重映射模块能够包括如MCU一这样的处理单元一。重映射模块与数字视频接口上的若干引脚控制连接。选通模块为多选一的多路选择器。多选一的多路选择器的控制端与重映射模块的控制引脚电连接。数字视频接口还包括缓存装置，重映射模块和缓存装置相控制连接。缓存装置包括异步FIFO缓存，重映射模块和异步FIFO缓存相控制连接，缓存装置还包括如MCU二这样的处理单元二，处理单元二也与异步FIFO缓存相控制连接，处理单元二包括通用IO口一、通用IO口二、通用IO口三和通用IO口四，通用IO口一、通用IO口二、通用IO口三和通用IO口四就分别构成了缓存装置的信号端口一、缓存装置的信号端口二、缓存装置的信号端口三和缓存装置的信号端口四，缓存装置的信号端口一、缓存装置的信号端口二、缓存装置的信号端口三和缓存装置的信号端口四分别与高频时钟源、复位信号源、反相器的输入端和反相器的输出端电连接，缓存装置的信号端口三作为输出表示异步FIFO缓存的存储空间是否为空的空指示empty信号，缓存装置的信号端口四作为用于输出异步FIFO读使能信号read_pop的控制端口，重映射模块的一个通用IO口同与门电路and的第一与门输入端电连接,该通用IO口用于输出重映射模块处在使能状态的信号remap_enable；与门电路and的第二与门输入端与反相器的输出端电连接，与门电路and的与门输出端作为有效使能端口与图像处理模块的输入端通信连接，复位信号源和高频时钟源还与重映射模块的两个通用IO口分别相控制连接。高频时钟源为晶振二，晶振二所产生的信号的频率高于晶振一所产生的信号的频率，所以晶振二作为高频时钟源。复位信号源能够是与缓存装置的信号端口二电连接的如MCU三的处理单元三的控制引脚，由该控制引脚实现输出复位信号的目的。数字视频接口的其它引脚中包括有用于把重新映射出来的数字视频信号传输到图像处理模块内进行处理的多个引脚，该多个引脚与图像处理模块的输入端通信连接，重映射模块与该多个引脚相控制连接。面向视频接口的信号调整系统还包括接收程序一、接收程序二、复位程序一、复位程序二、写入程序、读出程序以及映射程序；接收程序一运行在缓存装置的处理单元二上，接收程序一用于接收复位信号源发送来的复位信号；接收程序二运行在重映射模块的处理单元一上，接收程序二用于接收复位信号源发送来的复位信号；复位程序一运行在缓存装置的处理单元二上，复位程序一用于把异步FIFO缓存清零，把缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四进行初始化，缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四进行初始化可以是把缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四均置为低电平；复位程序二运行在重映射模块的处理单元一上，复位程序二把与高频时钟源电连接的重映射模块的那个通用IO口进行初始化，把与高频时钟源电连接的重映射模块的那个通用IO口进行初始化可以是把与高频时钟源电连接的重映射模块的那个通用IO口置为低电平；用于把同与门电路and的第一与门输入端电连接的重映射模块的那个通用IO口进行初始化，把同与门电路and的第一与门输入端电连接的重映射模块的那个通用IO口进行初始化可以是把同与门电路and的第一与门输入端电连接的重映射模块的那个通用IO口置为低电平；写入程序运行在重映射模块的处理单元一上，写入程序用于把从如CMOS图像传感器这样的图像采集模块在外部时钟源提供的采样时钟信号的频率控制下，发送到数字视频接口上的若干引脚的信号写入异步FIFO缓存；读出程序运行在重映射模块的处理单元一上，读出程序用于在高频时钟源提供的高频时钟信号的频率的控制下，把写入异步FIFO缓存的信号读出并送到选通模块；映射程序用于控制选通模块映射还原出数字视频信号，控制选通模块映射还原出数字视频信号的方法举例来说，例如在n为11的条件下，也就是数字视频接口的若干引脚的数量为11，于是数字视频接口的若干引脚接收到的如CMOS图像传感器这样的图像采集模块传输来的信号就设定为：接口信号0、接口信号1、接口信号2……接口信号11，接口信号0、接口信号1、接口信号2……接口信号11中的每个信号就是如CMOS图像传感器这样的图像采集模块传输来的帧同步信号VSYNC、行同步信号HSYNC、数据信号DATA和数据有效信号DATA_EN中的一个信号，其中数据信号DATA包括八个数据位信号，该八个数据位信号分别为第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8，也即是说、如CMOS图像传感器这样的图像采集模块传输来的帧同步信号VSYNC、行同步信号HSYNC、数据有效信号DATA_EN、第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8，即一共十一个发送到数字视频接口的十一个引脚的信号，该发送到数字视频接口的十一个引脚的信号分别为接口信号0、接口信号1、接口信号2、接口信号3、接口信号4、接口信号5、接口信号6、接口信号7、接口信号8、接口信号9和接口信号10，其中接口信号0为行同步信号HSYNC，接口信号1为帧同步信号VSYNC，接口信号2为数据有效信号DATA_EN，接口信号3为第八数据位信号bit8，接口信号4为第七数据位信号bit7，接口信号5为第六数据位信号bit6，接口信号6为第五数据位信号bit5，接口信号7为第四数据位信号bit4，接口信号8为第三数据位信号bit3，接口信号9为第二数据位信号bit2，接口信号10为第二数据位信号bit1；而作为选通模块的多选一的多路选择器可选用11选一的选择器，重映射模块分别把接口信号0、接口信号1、接口信号2、接口信号3、接口信号4、接口信号5、接口信号6、接口信号7、接口信号8、接口信号9和接口信号10分别送到11选一的选择器的第一输入端D1、11选一的选择器的第二输入端D2、11选一的选择器的第三输入端D3、11选一的选择器的第四输入端D4、11选一的选择器的第五输入端D5、11选一的选择器的第六输入端D6、11选一的选择器的第七输入端D7、11选一的选择器的第八输入端D8、11选一的选择器的第九输入端D9、11选一的选择器的第十输入端D10和11选一的选择器的第十一输入端D11；这样，重映射模块控制选通模块映射还原出数字视频信号的方法就为：重映射模块的控制引脚对11选一的选择器的控制端发送信号值为0的控制信号sel，就选通11选一的选择器的第一输入端D1，即11选一的选择器的输出端输出送到11选一的选择器的第一输入端D1的接口信号0，也就是输出数字视频信号的行同步信号HSYNC；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为1的控制信号sel，就选通11选一的选择器的第二输入端D2，即11选一的选择器的输出端输出送到11选一的选择器的第二输入端D2的接口信号1，也就是输出数字视频信号的帧同步信号VSYNC；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为2的控制信号sel，就选通11选一的选择器的第三输入端D3，即11选一的选择器的输出端输出送到11选一的选择器的第三输入端D3的接口信号2，也就是输出数字视频信号的数据有效信号DATA_EN；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为3的控制信号sel，就选通11选一的选择器的第四输入端D4，即11选一的选择器的输出端输出送到11选一的选择器的第四输入端D4的接口信号3，也就是输出数字视频信号的第八数据位信号bit8；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为4的控制信号sel，就选通11选一的选择器的第五输入端D5，即11选一的选择器的输出端输出送到11选一的选择器的第五输入端D5的接口信号4，也就是输出数字视频信号的第七数据位信号bit7；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为5的控制信号sel，就选通11选一的选择器的第六输入端D6，即11选一的选择器的输出端输出送到11选一的选择器的第六输入端D6的接口信号5，也就是输出数字视频信号的第六数据位信号bit6；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为6的控制信号sel，就选通11选一的选择器的第七输入端D7，即11选一的选择器的输出端输出送到11选一的选择器的第七输入端D7的接口信号6，也就是输出数字视频信号的第五数据位信号bit5；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为7的控制信号sel，就选通11选一的选择器的第八输入端D8，即11选一的选择器的输出端输出送到11选一的选择器的第八输入端D8的接口信号7，也就是输出数字视频信号的第四数据位信号bit4；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为8的控制信号sel，就选通11选一的选择器的第九输入端D9，即11选一的选择器的输出端输出送到11选一的选择器的第九输入端D9的接口信号8，也就是输出数字视频信号的第三数据位信号bit3；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为9的控制信号sel，就选通11选一的选择器的第十输入端D10，即11选一的选择器的输出端输出送到11选一的选择器的第十输入端D10的接口信号9，也就是输出数字视频信号的第二数据位信号bit2；重映射模块的控制引脚对11选一的选择器的控制端发送信号值为10的控制信号sel，就选通11选一的选择器的第十一输入端D11，即11选一的选择器的输出端输出送到11选一的选择器的第十一输入端D11的接口信号10，也就是输出数字视频信号的第一数据位信号bit1；然后再把这些映射出来的帧同步信号VSYNC、行同步信号HSYNC、数据有效信号DATA_EN、第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8分别通过数字视频接口的用于把重新映射出来的数字视频信号的多个引脚传输到图像处理模块内进行处理，该多个引脚分别为第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚和第十一引脚，而第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚和第十一引脚分别用来把映射出来的帧同步信号VSYNC、行同步信号HSYNC、数据有效信号DATA_EN、第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8传输到图像处理模块内进行处理。

面向视频接口的信号调整系统的方法，包括：

重映射模块控制选通模块来把从如CMOS图像传感器这样的图像采集模块发送来的信号重新映射出数字视频信号，再送入如GPU这样的图像处理模块进入后续的数字视频信号的处理，图像处理模块与数字视频接口通信连接。重映射模块能够包括如MCU一这样的处理单元一。重映射模块与数字视频接口上的若干引脚控制连接。

重映射模块控制选通模块来把从如CMOS图像传感器这样的图像采集模块发送来的信号重新映射出数字视频信号的方法，包括如下步骤：

步骤S1：因为数字视频接口上的若干引脚分别与如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚按照利于数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接。按照利于数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接的方式可以是：如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚分别和数字视频接口的若干引脚之间按照不出现交叉连接的方式或者按照引脚之间选择彼此距离最近的来相互连接，这样就能利于数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接。如CMOS图像传感器这样的图像采集模块上的用于传输视频信号的引脚包括：用于传输帧同步信号VSYNC的引脚，该信号表示一帧图像的开始；用于传输行同步信号HSYNC的引脚，该信号表示图像每行的开始；用于传输数据信号DATA的引脚，该信号可以是8位，10位或12位大小的比特位数据，提供图像不同格式像素信息，如YUV,RGB,RAW等；用于传输数据有效信号DATA_EN的引脚，该信号表明当前时钟信号PCLK下数据的有效性。用于传输帧同步信号VSYNC的引脚、用于传输行同步信号HSYNC的引脚、用于传输数据信号DATA的引脚和用于传输数据有效信号DATA_EN的引脚总共的引脚数量与数字视频接口的若干引脚的引脚数量相同，数字视频接口的若干引脚中的一个引脚只和用于传输帧同步信号VSYNC的引脚、用于传输行同步信号HSYNC的引脚、用于传输数据信号DATA的引脚和用于传输数据有效信号DATA_EN的引脚中的一个引脚连接。数字视频接口除了若干引脚之外，还包括其他的引脚，该其它的引脚中的一个引脚用来接收时钟信号PCLK，该信号提供采样时钟。该引脚与外部时钟源连接。外部时钟源为晶振一。

这样，数字视频接口的若干引脚的数量为n，于是数字视频接口的若干引脚接收到的如CMOS图像传感器这样的图像采集模块传输来的信号就设定为：接口信号0、接口信号1、接口信号2……接口信号n，接口信号0、接口信号1、接口信号2……接口信号n中的每个信号就是如CMOS图像传感器这样的图像采集模块传输来的帧同步信号VSYNC、行同步信号HSYNC、数据信号DATA和数据有效信号DATA_EN中的一个信号；

复位，复位为通过复位信号源发送到缓存装置的信号端口二和重映射模块的一个通用IO口的复位信号，以此分别让缓存装置和重映射模块接收到该复位信号，接着缓存装置和重映射模块就分别进行对缓存装置和重映射模块的复位初始化，复位的方式为异步复位方式；

步骤S2：提供高频时钟，提供高频时钟的方法是通过高频时钟源把高频时钟源所发出的信号传输到重映射模块的通用IO口和缓存装置的信号端口一，这样就对重映射模块和缓存装置提供了高频时钟信号，该高频时钟信号也就是高频时钟源所发出的信号，该信号比外部时钟源提供给数字视频接口的时钟信号PCLK的频率要高；以此能够让重映射模块和缓存装置在该高频时钟信号下同步执行，另外实现了外部时钟源和高频时钟源的跨时钟域，也就是凭借高频时钟源提供的比外部时钟源提供的更高频率的时钟信号，就能稳定完整在由外部时钟源提供的频率更低的采样时钟下，读出写入异步FIFO缓存的信号，该写入异步FIFO缓存的信号就是如CMOS图像传感器这样的图像采集模块发送来的信号，另外正是采用了异步FIFO缓存，就能实现对异步FIFO缓存的读操作和写操作分开，这样在高频时钟源提供的高频时钟信号下稳定完整的读出在外部时钟源提供的采样时钟信号下写入异步FIFO缓存的信号；

步骤S3：由重映射模块把从如CMOS图像传感器这样的图像采集模块在外部时钟源提供的采样时钟信号的频率控制下，发送到数字视频接口上的若干引脚的信号写入异步FIFO缓存，同时，在高频时钟源提供的高频时钟信号的频率的控制下，重映射模块把写入异步FIFO缓存的信号读出并送到选通模块的输入端；

步骤S4：重映射模块控制选通模块映射还原出数字视频信号，

重映射模块控制选通模块映射还原出数字视频信号的方法举例来说，例如在n为11的条件下，也就是数字视频接口的若干引脚的数量为11，于是数字视频接口的若干引脚接收到的如CMOS图像传感器这样的图像采集模块传输来的信号就设定为：接口信号0、接口信号1、接口信号2……接口信号11，接口信号0、接口信号1、接口信号2……接口信号11中的每个信号就是如CMOS图像传感器这样的图像采集模块传输来的帧同步信号VSYNC、行同步信号HSYNC、数据信号DATA和数据有效信号DATA_EN中的一个信号，其中数据信号DATA包括八个数据位信号，该八个数据位信号分别为第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8，也即是说、如CMOS图像传感器这样的图像采集模块传输来的帧同步信号VSYNC、行同步信号HSYNC、数据有效信号DATA_EN、第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8，即一共十一个发送到数字视频接口的十一个引脚的信号，该发送到数字视频接口的十一个引脚的信号分别为接口信号0、接口信号1、接口信号2、接口信号3、接口信号4、接口信号5、接口信号6、接口信号7、接口信号8、接口信号9和接口信号10，其中接口信号0为行同步信号HSYNC，接口信号1为帧同步信号VSYNC，接口信号2为数据有效信号DATA_EN，接口信号3为第八数据位信号bit8，接口信号4为第七数据位信号bit7，接口信号5为第六数据位信号bit6，接口信号6为第五数据位信号bit5，接口信号7为第四数据位信号bit4，接口信号8为第三数据位信号bit3，接口信号9为第二数据位信号bit2，接口信号10为第二数据位信号bit1；而作为选通模块的多选一的多路选择器可选用11选一的选择器，重映射模块分别把接口信号0、接口信号1、接口信号2、接口信号3、接口信号4、接口信号5、接口信号6、接口信号7、接口信号8、接口信号9和接口信号10分别送到11选一的选择器的第一输入端D1、11选一的选择器的第二输入端D2、11选一的选择器的第三输入端D3、11选一的选择器的第四输入端D4、11选一的选择器的第五输入端D5、11选一的选择器的第六输入端D6、11选一的选择器的第七输入端D7、11选一的选择器的第八输入端D8、11选一的选择器的第九输入端D9、11选一的选择器的第十输入端D10和11选一的选择器的第十一输入端D11；这样，重映射模块控制选通模块映射还原出数字视频信号的方法就为：

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为0的控制信号sel，就选通11选一的选择器的第一输入端D1，即11选一的选择器的输出端输出送到11选一的选择器的第一输入端D1的接口信号0，也就是输出数字视频信号的行同步信号HSYNC；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为1的控制信号sel，就选通11选一的选择器的第二输入端D2，即11选一的选择器的输出端输出送到11选一的选择器的第二输入端D2的接口信号1，也就是输出数字视频信号的帧同步信号VSYNC；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为2的控制信号sel，就选通11选一的选择器的第三输入端D3，即11选一的选择器的输出端输出送到11选一的选择器的第三输入端D3的接口信号2，也就是输出数字视频信号的数据有效信号DATA_EN；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为3的控制信号sel，就选通11选一的选择器的第四输入端D4，即11选一的选择器的输出端输出送到11选一的选择器的第四输入端D4的接口信号3，也就是输出数字视频信号的第八数据位信号bit8；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为4的控制信号sel，就选通11选一的选择器的第五输入端D5，即11选一的选择器的输出端输出送到11选一的选择器的第五输入端D5的接口信号4，也就是输出数字视频信号的第七数据位信号bit7；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为5的控制信号sel，就选通11选一的选择器的第六输入端D6，即11选一的选择器的输出端输出送到11选一的选择器的第六输入端D6的接口信号5，也就是输出数字视频信号的第六数据位信号bit6；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为6的控制信号sel，就选通11选一的选择器的第七输入端D7，即11选一的选择器的输出端输出送到11选一的选择器的第七输入端D7的接口信号6，也就是输出数字视频信号的第五数据位信号bit5；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为7的控制信号sel，就选通11选一的选择器的第八输入端D8，即11选一的选择器的输出端输出送到11选一的选择器的第八输入端D8的接口信号7，也就是输出数字视频信号的第四数据位信号bit4；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为8的控制信号sel，就选通11选一的选择器的第九输入端D9，即11选一的选择器的输出端输出送到11选一的选择器的第九输入端D9的接口信号8，也就是输出数字视频信号的第三数据位信号bit3；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为9的控制信号sel，就选通11选一的选择器的第十输入端D10，即11选一的选择器的输出端输出送到11选一的选择器的第十输入端D10的接口信号9，也就是输出数字视频信号的第二数据位信号bit2；

重映射模块的控制引脚对11选一的选择器的控制端发送信号值为10的控制信号sel，就选通11选一的选择器的第十一输入端D11，即11选一的选择器的输出端输出送到11选一的选择器的第十一输入端D11的接口信号10，也就是输出数字视频信号的第一数据位信号bit1；

然后再把这些映射出来的帧同步信号VSYNC、行同步信号HSYNC、数据有效信号DATA_EN、第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8分别通过数字视频接口的用于把重新映射出来的数字视频信号的多个引脚传输到图像处理模块内进行处理，该多个引脚分别为第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚和第十一引脚，而第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚和第十一引脚分别用来把映射出来的帧同步信号VSYNC、行同步信号HSYNC、数据有效信号DATA_EN、第一数据位信号bit1、第二数据位信号bit2、第三数据位信号bit3、第四数据位信号bit4、第五数据位信号bit5、第六数据位信号bit6、第七数据位信号bit7和第八数据位信号bit8传输到图像处理模块内进行处理。

对缓存装置和重映射模块的复位初始化包括：

对缓存装置的复位初始化包括把异步FIFO缓存清零，把缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四进行初始化，缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四进行初始化可以是把缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四均置为低电平；

而对重映射模块的复位初始化包括把与高频时钟源电连接的重映射模块的那个通用IO口进行初始化，把与高频时钟源电连接的重映射模块的那个通用IO口进行初始化可以是把与高频时钟源电连接的重映射模块的那个通用IO口置为低电平；把同与门电路and的第一与门输入端电连接的重映射模块的那个通用IO口进行初始化，把同与门电路and的第一与门输入端电连接的重映射模块的那个通用IO口进行初始化可以是把同与门电路and的第一与门输入端电连接的重映射模块的那个通用IO口置为低电平。

另外，在提供高频时钟后，如果异步FIFO缓存为空，缓存装置的信号端口三就输出信号值为1的空指示empty信号，该信号值为1的空指示empty信号表示异步FIFO缓存的存储空间是空；

如果异步FIFO缓存非空，缓存装置的信号端口三就输出信号值为0的空指示empty信号，该信号值为0的空指示empty信号表示异步FIFO缓存的存储空间是非空，这样通过反相器后就变成1，同时，缓存装置的信号端口四也输出信号值为1的异步FIFO读使能信号read_pop；

在重映射模块控制选通模块映射还原出数字视频信号时，重映射模块同与门电路and的第一与门输入端电连接的那个通用IO口就输出信号值为1的使能状态的信号remap_enable；

这样，在缓存装置的信号端口三输出信号值为0的空指示empty信号、缓存装置的信号端口四输出信号值为1的异步FIFO读使能信号read_pop以及重映射模块同与门电路and的第一与门输入端电连接的那个通用IO口就输出信号值为1的使能状态的信号remap_enable，就表示数字视频接口所输出到图像处理模块的信号为重映射后的数字视频信号，这样与门电路and的与门输出端也就输出信号值为1的使能信号到图像处理模块的输入端，这样图像处理模块就把接收到的重映射后的数字视频信号进行处理。

传统的基于视频发送端和接收端的数字视频接口，在PCB走线上，其引脚连接必须一一对应。当两者引脚排布不一致时，需要通过PCB额外走线或者多层PCB板等方式实现，并且限制了该数字视频接口的最高工作频率。本发明不需要在数字视频接口这样的PCB板上额外走线，而是在数字视频接口这样的芯片内部重映射，恢复出数字视频信号。

以上以用实施例说明的方式对本发明作了描述，本领域的技术人员应当理解，本公开不限于以上描述的实施例，在不偏离本发明的范围的情况下，可以做出各种变化、改变和替换。

Claims (4)

1.一种面向视频接口的信号调整系统，包括图像采集模块和数字视频接口；

其特征在于，所述数字视频接口上的若干引脚分别与所述图像采集模块上的用于传输视频信号的引脚按照利于所述数字视频接口所在的PCB走线或者能让该PCB层数最少的方式来进行连接；

所述数字视频接口包括作为映射配置接口的重映射模块和选通模块；

所述重映射模块和选通模块相控制连接，所述重映射模块用于控制选通模块来把从图像采集模块发送来的信号重新映射出数字视频信号；

所述数字视频接口还包括缓存装置，所述重映射模块和所述缓存装置相控制连接；

所述缓存装置包括异步FIFO缓存，所述重映射模块和异步FIFO缓存相控制连接，所述缓存装置的信号端口一、缓存装置的信号端口二、缓存装置的信号端口三和缓存装置的信号端口四分别与高频时钟源、复位信号源、反相器的输入端和反相器的输出端电连接，所述缓存装置的信号端口三作为输出表示异步FIFO缓存的存储空间是否为空的空指示empty信号，所述缓存装置的信号端口四作为用于输出异步FIFO读使能信号read_pop的控制端口，所述重映射模块的一个通用IO口同与门电路and的第一与门输入端电连接, 该通用IO口用于输出所述重映射模块处在使能状态的信号remap_enable；所述与门电路and的第二与门输入端与所述反相器的输出端电连接，所述与门电路and的与门输出端作为有效使能端口与图像处理模块通信连接，所述复位信号源和高频时钟源还与所述重映射模块相控制连接；所述重映射模块把从所述图像采集模块在外部时钟源提供的采样时钟信号的频率控制下，发送到所述数字视频接口上的若干引脚的信号写入所述异步FIFO缓存，在所述高频时钟源提供的高频时钟信号的频率的控制下，所述重映射模块把写入所述异步FIFO缓存的信号读出并送到所述选通模块的输入端，所述高频时钟源所发出的信号比所述外部时钟源提供给所述数字视频接口的时钟信号的频率更高。

2.根据权利要求1所述的面向视频接口的信号调整系统，其特征在于，所述选通模块为多选一的多路选择器。

3.根据权利要求1所述的面向视频接口的信号调整系统，其特征在于，所述数字视频接口的其它引脚中包括有用于把重新映射出来的数字视频信号传输到所述图像处理模块内的多个引脚，该多个引脚与所述图像处理模块通信连接，所述重映射模块与该多个引脚相控制连接。

4.一种面向视频接口的信号调整系统的方法，其特征在于，用于如权利要求1至3中任一项所述的面向视频接口的信号调整系统中，包括：

所述重映射模块控制选通模块来把从图像采集模块发送来的信号重新映射出数字视频信号；

所述重映射模块控制选通模块来把从图像采集模块发送来的信号重新映射出数字视频信号的方法，包括如下步骤：

步骤S1：复位，所述复位为通过复位信号源发送到缓存装置和所述重映射模块的复位信号，以此分别让所述缓存装置和所述重映射模块接收到该复位信号，接着所述缓存装置和所述重映射模块就分别进行对所述缓存装置和所述重映射模块的复位初始化；

步骤S2：提供高频时钟，所述提供高频时钟的方法是通过所述高频时钟源把所述高频时钟源所发出的信号传输到所述重映射模块和所述缓存装置，这样就对所述重映射模块和所述缓存装置提供了高频时钟信号；

步骤S3：由所述重映射模块把从图像采集模块发送到所述数字视频接口上的若干引脚的信号写入异步FIFO缓存，同时，所述重映射模块把写入异步FIFO缓存的信号读出并送到选通模块；

步骤S4：所述重映射模块控制选通模块映射还原出数字视频信号；

所述对所述缓存装置和所述重映射模块的复位初始化包括：

所述对所述缓存装置的复位初始化包括把所述异步FIFO缓存清零，把所述缓存装置的信号端口一、缓存装置的信号端口三和缓存装置的信号端口四进行初始化；

而对所述重映射模块的复位初始化包括把与所述高频时钟源电连接的所述重映射模块的那个通用IO口进行初始化，把同与门电路and的第一与门输入端电连接的所述重映射模块的那个通用IO口进行初始化；

另外，在提供高频时钟后，如果所述异步FIFO缓存为空，所述缓存装置的信号端口三就输出信号值为1的空指示empty信号，该信号值为1的空指示empty信号表示异步FIFO缓存的存储空间是空；

如果所述异步FIFO缓存非空，所述缓存装置的信号端口三就输出信号值为0的空指示empty信号，该信号值为0的空指示empty信号表示异步FIFO缓存的存储空间是非空，这样通过反相器后就变成1，同时，所述缓存装置的信号端口四也输出信号值为1的异步FIFO读使能信号read_pop；

所述重映射模块把从所述图像采集模块在外部时钟源提供的采样时钟信号的频率控制下，发送到所述数字视频接口上的若干引脚的信号写入所述异步FIFO缓存，在所述高频时钟源提供的高频时钟信号的频率的控制下，所述重映射模块把写入所述异步FIFO缓存的信号读出并送到所述选通模块的输入端，所述高频时钟源所发出的信号比所述外部时钟源提供给所述数字视频接口的时钟信号的频率更高；

在所述重映射模块控制选通模块映射还原出数字视频信号时，所述重映射模块同与门电路and的第一与门输入端电连接的那个通用IO口就输出信号值为1的使能状态的信号remap_enable；

这样，在所述缓存装置的信号端口三输出信号值为0的空指示empty信号、所述缓存装置的信号端口四输出信号值为1的异步FIFO读使能信号read_pop以及所述重映射模块同与门电路and的第一与门输入端电连接的那个通用IO口就输出信号值为1的使能状态的信号remap_enable，就表示所述数字视频接口所输出到图像处理模块的信号为重映射后的数字视频信号，这样与门电路and的与门输出端也就输出信号值为1的使能信号到所述图像处理模块的输入端。

Images