发明内容
本实用新型提供一种视频压缩编码服务终端,以解决高清摄像机和传统的视频压缩传输系统不匹配的问题。
实现本实用新型的技术方案如下:
本实用新型提供的一种视频压缩编码服务终端,其特征在于,包括依次信号连接的视频采集模块、视频编码模块和网络传输模块;
所述视频采集模块用于采集高清视频和标清视频,将模拟信号转换为数字信号,并将数字信号传送至所述视频编码模块;
所述视频编码模块用于将输入的同一视频的高清视频和标清视频进行双路同时进行压缩编码,并将压缩编码后的压缩高清视频和压缩编码后的压缩标清视频传输至网络传输模块;
所述网络传输模块用于将压缩高清视频分发至网络,并将压缩标清视频传送至电子存储阵列。
可选的,视频采集模块包括依次信号连接的视频采集设备、译码模块和格式转换模块;
所述视频采集设备用于采集高清视频和标清视频,并将模拟信号传送至所述译码模块;
所述译码模块用于将模拟信号转化为数字信号,并将数字信号传送至所述格式转换模块;
所述格式转换模块用于将高清视频和标清视频所对应的格式转化为对应的并传送至所述视频编码模块。
可选的,所述视频编码模块还用于当只输入高清视频时,将高清视频缩放出一路缩放标清视频,并将高清视频和缩放标清视频同时压缩得到压缩高清视频和压缩标清视频;
可选的,所述视频编码模块还用于当只输入标清视频时,将标清视频压缩得到压缩标清视频;
所述网络传输模块还用于当只输入标清视频时,将压缩标清视频分发至网络,并将压缩标清视频传送至电子存储阵列。
可选的,所述网络传输模块包括处理模块、发送模块、第一网卡模块和第二网卡模块;
所述处理模块还连接所述发送模块;所述发送模块连接所述第一网卡模块和所述第二网卡模块;
所述处理模块是用于将压缩编码后的数据经过协议传输到存储模块;
所述发送模块是将经过所述处理模块处理的编码后的数据,传送到所述第一网卡模块和所述第二网卡模块;
所述第一网卡和所述第二网卡是由于所述网络传输模块采用双网冗余设计设置的两个网卡。
可选的,还包括存储模块,所述存储模块是独立的存储阵列,存储所述网络传输模块发送来的视频数据。
可选的,所述存储模块还包括外部存储单元和内部存储单元;
所述外部存储单元与所述网络传输模块连接,且所述外部存储单元可以更换;所述内部存储单元集成在所述网络传输模块上。
与现有技术相比,本实用新型的有益效果是:
本实用新型提供一种视频压缩编码服务终端,可以在对主流的视频压缩系统不进行更换的情况下,能够当实用的标清摄像机转换为高清摄像机时,支持高清和标清的视频输入,实现了双路视频的压缩和自由切换输出,大幅度减少标清摄像机到高清摄像机的采集设备的更换时,造成的损失。
具体实施方式
下面结合附图所示的各实施方式对本实用新型进行详细说明,但应当说明的是,这些实施方式并非对本实用新型的限制,本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代,均属于本实用新型的保护范围之内。
在本实施例的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明创造和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明创造的限制。
此外,术语“第一”、“第二”、“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中,除非另有说明,“多个”的含义是两个或两个以上。
术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以通过具体情况理解上述术语在本发明创造中的具体含义。
在本实用新型实施例提供的一种双路网络视频压缩编码服务终端,包括:视频采集模块、视频编码模块、网络传输模块。其中,视频采集模块用于采集高清视频和标清视频,将模拟信号转换为数字信号,并将数字信号传送至所述视频编码模块,视频编码模块还包括:处理单路视频;当只输入一路高清视频时,将高清视频解析出一路解析标清视频,并将解析标清视频和高清视频同时压缩编码后得到高清压缩编码视频将压缩编码后的高清视频分发至网络,将压缩编码后的标清视频传送至电子存储阵列;当输入标清视频时,将标清进行要编码,并将压缩编码后的标清视频分发至网络,并传送至电子存储阵列。即可以理解为当输入同一视频的标清和高清视频时,进行双路同时进行压缩编码;网络传输模块用于将压缩编码后的高清视频分发至网络,将压缩编码后的标清视频传送至电子存储阵列。
双路网络视频压缩编码服务终端具体地结构可以为图1所示,SDI视频、PAL视频、FPGA、DM8127 HDVICP2为视频采集模块;DM8127 CORTEX-A8为视频编码模块;CPLD、PHY0、PHY1为网络传输模块。
该网络视频服务终端的硬件设计可以以TMS320DM8127为核心,然后设计其所需的外围辅助器件的电路。如图2所示,系统的硬件设计包括电源模块、视频采集模块、网络传输模块、存储模块以及SD卡接口模块。将多路视频传入视频采集模块,可实现同时支持PAL和SDI视频输入及两路视频的输出切换,SDI视频为高清原始视频,PAL为标清原始视频。即视频编码模块包括对不用类型的输入视频进行不同的处理,
视频采集模块包括依次信号连接的视频采集设备、译码模块和格式转换模块。视频采集设备用于采集高清视频和标清视频,并将模拟信号传送至所述译码模块。译码模块用于将模拟信号转化为数字信号,并将数字信号传送至所述格式转换模块。格式转换模块用于将高清视频和标清视频所对应的格式转化为同一格式并传送至所述视频编码模块。
采集模块为高清摄像机或者标清摄像机,高清摄像机能够采集高清原始视频,比如SDI格式视频;标清摄像机能够采集标清原始视频,比如PAL格式。译码模块能够将模拟信号转化为数字信号,比如译码模块可以采用TVP5151解码器和GS2970解码器,TVP5151解码器能够将标清原始视频的模拟信号转化为数字信号,GS2970解码器能够将高清原始视频的模拟信号转化为数字信号。格式转换模块能够将标清原始视频的格式和高清原始视频的格式转为同一格式,比如DVI-D格式,格式转换模块可以采用FPGA芯片。
在如图4所示的TVP5151芯片中,其中引脚1AIP1A:模拟输输入,通过0.1- uf电容连接到视频模拟输入。最大输入AIP1A A1 1 I的范围是0-0.75 VPP,并可能需要一个衰减器来减少输入振幅达到所期望的水平,如果不使用,通过0.1- uf电容连接到AGND;引脚YOUT[7:0]:ITU-R BT.656输出/ ycbcr4:2:2输出与离散同步;引脚25:HSYNC,水平同步信号;引脚VSYNC:24,PAL线指示器或水平锁定指示器;引脚REST:复位;引脚SCLK:9,系统时钟的频率是像素时钟的两倍;引脚SCL:21,串行时钟;引脚SDA:串行数据;如图4中,别的引脚的具体解释详见TVP5151使用手册。如图4中所示的FPGA芯片和DM8127芯片的引脚以及功能信息请参照FPGA使用手册。
如图3所示,TVP5151的AIPLA引脚接视频输入,TVP5151的YOUT[7:0]引脚接FPGA的DIFFO_L引脚,TVP5151的HAYNC引脚接FPGA的VREFB2NO引脚,TVP5151的VSYNC引脚接FPGA的RUP1引脚,TVP5151的REST引脚接FPGA的RND1引脚,TVP5151的SCLK引脚接FPGA的CDPCLK引脚;PGA的DIFFO_B引脚接DM8127的VIN引脚;TVP5151的SCL引脚接DM8127的12[0]_SCL引脚,TVP5151的SDA引脚接DM8127的12[0]_SDA引脚;TVP5151是一种超低功率的制式视频解码器,格式转换模块用于将高清视频和标清视频所对应的格式转化为同一格式并传送至所述视频编码模块即将输入的高清视频,解析得到一路解析标清视频,对输入的标清视视频不做格式转换。
视频编码模块将视频采集模块中的数据进行重新处理编码,输入视频为SDI高清视频时,使用网络传输协议将压缩编码数据传输到电子存储阵列,同时分发到网络。SDI高清视频采集部分,译码芯片选GS2970解码器如图5所示,GS2970芯片的输入端为SDI,GS2970芯片的引脚DOUT[19:0]连接FPGA芯片的DIFFO_T引脚,GS2970芯片的引脚SDOUT_TDO、SDIN_TDI和SCLK三个引脚都连接在FPGA芯片的DATA引脚上,GS2970芯片的引脚CS_TMS VSYNCHSYNC都连接在FPGA芯片的PLL3_CLKOUT引脚上,GS2970芯片的引脚PCLK连接在FPGA芯片的CLK上,GS2970芯片的引脚SPI连接在DM8127的SPI引脚上;FPGA芯片的引脚DIFFO_R连接在DM8127的VIN引脚上。
在本实施例中,这样的芯片组合方式,可以大幅度地减少标清到高清这个更新换代过程中造成的损失,并实现双路视频的压缩与自由切换输出。一种视频压缩编码服务终端,包括:视频采集模块、视频编码模块、网络传输模块;视频采集模块包括有视频采集设备IPNC高清网络摄像机、不同格式对应的译码芯片以及FPGA。FPGA处理单元作为总线进行视频总线切换。摄像机采集原始视频,译码芯片将采集到的模拟视频信号转换为数字信号,FPGA完成输入两路视频信号的数据格式转换,转换为DVI-D格式进入DSP处理;以上三个部分构成整个系统的采集模块。视频编码模块将视频采集模块中的数据进行重新处理编码,输入视频为SDI高清视频时,使用网络传输协议将压缩编码数据传输到电子存储阵列,同时分发到网络;输入的视频为PAL标清视频时,不需要进行缩放处理,进行压缩编码数据传输到电子存储阵列,同时分发到网络。优选的译码芯片为TVP5151和GS2970,TVP5151处理的PAL视频,PAL制式使用的是720*576,视频图像PAL制式每秒50场,PAL制式的画面解析度720*576,约40万象素,PAL制式是每秒记录25幅画面。TVP5151的A1PLA输入口输入PAL视频,经过TVP5151芯片和FPGA芯片后,将视频转换为720P,TVP5151芯片是一种解码器,解码器通常会根据协议的格式来识别协议的种类,这种类型的解码器就是自动协议解码器,每个协议解码器都好结束到控制协议的代码,然后对比自己的地址,控制协议代码与地址相同的解码器才会这行动作,串口和解码器之间的通信为单向通信,解码器不向串口发送任何数据,再此基础上的单码传输会降低成本,且处理速度快。TVP5151解码器是一种使用简单,能耗较低,封装的比较小的数字视频解码器,使用单一的27MHZ的时钟,实现对PAL的解码,输出的数据为8-bit的数据,同时也可以输出分离同步。通过接口控制多个参数,接口可以控制的参数有色调,对比度,亮度,饱和度和锐度,对所得的视频图像进行处理,得到想要的理想效果。FPGA的芯片主要有三部分组成,分别为输出输入单元(IOE)、逻辑阵列单元(LAB)和内部连接线(Interconnect);IOE是芯片和外部电路的物理接口,IOE部分的主要作用是完成不同电气特征下的输出和输入信号的驱动与匹配,优选的一个例子就是基本的LVTTL/LVCMOS接口到PCL/LVDS/RSDS甚至各种各样的差分接口,FPGA的IOE按组分类,每一组都能够独立支撑不同的I/O标准,通过对软件的灵活配置使用,可以适应不同的不同的电器,并且驱动电流可以调节大小,驱动电流的大小是可以通过改变电阻的方式。LAB是FPGA的基本逻辑单元,在FPGA工作时,我们每输入一个信号进行逻辑运行就等于输入一个地址进行查表,找到和地址想对应的内容然后输出。在Interconnect单元中与很丰富的连接线,根据用户手册得知,主要有Rowinterconnect、columninterconnect、Directlinkinterconn、Localinterconnect和Registerchaininterconnect(寄存器之间连接的连接线)。内部连线连通FPGA单元,驱动能力和驱动速度取决于连接线的长度和工艺,但在实际的开始和使用中,我们不需要选择来你这线,包括线的布局也可以根据布线器自动的根据输入逻辑网表自动生成的拓扑结构和约束条件,选择连接线来连通各个逻辑单元。FPGA的原理和硬件描述语言是两种常见的数字硬件电路的描述。在本实用新型中,不设涉及对FPGA的设计。
在本实用新型中,视频编码模块对输入的多路视频进行分辨率转换和压缩得到一组压缩编码数据,该模块是整个系统的核心,视频编码模块将视频采集模块中的数据进行重新处理编码。视频编码模块包括缩放模块和压缩编码模块,缩放模块是用于当输入高清视频时,通过缩放模块将视频缩放出一路压缩标清视频,压缩编码模块对于高清视频是将压缩标清视频和高清视频同时压缩编码得到高清压缩编码视频,对于标清视频是将标清视频进行压缩编码得到标清压缩编码视频;具体的由DM8127的高清视频图像协处理器完成,采用H.264算法进行压缩。输入视频分辨率为1920×1080P时,通过DM8127的HDVPSS模块缩放出一路720P的视频码流,然后将1080P和720P的视频同时压缩编码。输入视频分辨率为720×576时,只需要一路压缩编码。即当输入一路视频时,视频编码模块还包括:处理单路视频;当只输入一路高清视频时,将高清视频解析出一路解析标清视频,并将解析标清视频和高清视频同时压缩编码后得到高清压缩编码视频将压缩编码后的高清视频分发至网络,将压缩编码后的标清视频传送至电子存储阵列;当输入标清视频时,将标清进行要编码,并将压缩编码后的标清视频分发至网络,并传送至电子存储阵列。当输入同一视频的标清和高清视频时,进行双路同时进行压缩编码;网络传输模块用于将压缩编码后的高清视频分发至网络,将压缩编码后的标清视频传送至电子存储阵列。当压缩编码后的视频传送至网络模块中时,高清压缩编码视频以RTP协议分发组播,将标清压缩视频以TCP协议传输只存储模块。存储模块所存储的是压缩编码后的标清视频。
如图1所示的DM8127HDVICP和DM8127cortex-A8,在如图6所示的数据流图中,首先芯片先从CMOS SENSOR中采集到1080P的PAW DATA的图像数据,这M3 VPSS这个模块建立CAMERALINK,先把输入的RGB格式转换成YUV格式,下一步将在ISS中使用两个Resizer分别为Resizer1和Resizer2,对YUV格式的数据进行进一步的处理,其中Resizer1将数据转化成YUV420SP(Y分量独立保存,UV交叉独立保存),将处理后的数据保存到data[1]中,data[1],data[2]为两个内存空间,Resizer2将YUV格式缩小到720480的标清图像,即YUV420SP,保存到data[1]中,在这一步中,data[1]中1080P的数据交给M3 VIDEO核去H264编码,而data[1]中的数据在DSP核做视频分析。进一步的再通过一种Link机制,上文提及的M3 VPSS核的输出数据给M3 VIDEO核,即在这一步中M3 VIDEO核得到data[1]的数据,对此数据进行H264编码,同时进行的是将data[2]的数据传输到HDMI接口上;data[2]的数据是通过Link机制将数据指针传输给DSP TSK接口;data[1]的数据经过H264Enc编码后,采用bit流的形式,传输到网络传输模块的DM8127cortex-A8,在A8中运行相应的应用程序。
视频编码模块得到的视频通过网络传输模块进行传输。网络传输模块包括处理模块、发送模块、第一网卡模块和第二网卡模块,处理模块还连接发送模块;发送模块连接第一网卡模块和第二网卡模块;第一网卡和第二网卡是由于网络传输模块采用双网冗余设计设置的两个网卡。压缩编码数据经过所述网络传输模块中所涉及到的TCP协议将压缩编码数据传输到电子存储阵列,同时利用RTP协议分发到网络,网络传输模块由DM8127的cortex-A8核、CPLD和两个网卡芯片构成。将压缩编码后的数据经过TCP协议传输至电子存储阵列,同时利用RTP协议分发至网络。考虑到实际应用场景网络环境的恶劣,网络模块需要采用双网冗余设计,CPLD起到一个单刀双掷开关的作用。如图7所示,为本实用新型中,双向冗余模块连接框图,将原来的接线变为现在的双接线,在DM8127的MAC引脚连接CPLD的MAC引脚,DM8127的MDIO连接CPLD的MDI引脚;CPLD上的MAC引脚接PHY0上的MAC引脚和PHY1上的MAC引脚,CPLD上的MDIO引脚接PHY0上的MDI0和PHY1上的MDI0;冗余网络的设计可以快速及时地收发数据和实时地响应故障恢复通讯能力,提高整个系统的稳定可靠性、安全性和实时性,并且双网冗余可以修复故障,保证系统的稳定,使通讯能力更强。
本实施例的视频压缩编码服务终端还可以包括存储模块,存储模块是独立的存储阵列,存储视频编码模块处理后的数据,存储模块还包括外部存储单元和内部存储单元,内部存储单元集成在所述网络传输模块上;外部存储单元和所述网络传输模块连接,外部存储单元可以更换。
本实施例提供的一种视频压缩编码服务终端,可以在对主流的视频压缩系统不进行更换的情况下,能够当实用的标清摄像机转换为高清摄像机时,支持高清和标清的视频输入,实现了双路视频的压缩和自由切换输出,大幅度减少标清摄像机到高清摄像机的采集设备的更换时,造成的损失。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明,它们并非用以限制本实用新型的保护范围,凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。