CN110618957A - 接口时序校准方法及装置 - Google Patents

接口时序校准方法及装置 Download PDF

Info

Publication number
CN110618957A
CN110618957A CN201910817416.5A CN201910817416A CN110618957A CN 110618957 A CN110618957 A CN 110618957A CN 201910817416 A CN201910817416 A CN 201910817416A CN 110618957 A CN110618957 A CN 110618957A
Authority
CN
China
Prior art keywords
data packet
application layer
clock
physical layer
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910817416.5A
Other languages
English (en)
Other versions
CN110618957B (zh
Inventor
张西锋
段琪
王卓
邓海东
孙顺清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201910817416.5A priority Critical patent/CN110618957B/zh
Publication of CN110618957A publication Critical patent/CN110618957A/zh
Priority to PCT/CN2020/109392 priority patent/WO2021036836A1/zh
Application granted granted Critical
Publication of CN110618957B publication Critical patent/CN110618957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种接口时序校准方法及装置，属于通信技术领域。本发明接口时序校准方法应用在耦合于应用层与物理层的接口中，通过调整应用层接收时钟信号的步进，应用层将数据包发送至物理层，并获取物理层环回的数据包，以便于依据应用层接收的数据包判断时钟信号的有效性；根据时钟信号的时钟相位有效范围获取接收目标时钟的相位，从而实现根据不同芯片选择最佳的时钟时序参数，以使接口的有效窗口余量最大化。

Description

接口时序校准方法及装置
技术领域
本发明涉及通信技术领域，尤其涉及一种接口时序校准方法及装置。
背景技术
现有芯片接口随着芯片制造偏差的影响较大，芯片接口的数据与时钟时序之间容易出现较大偏差，芯片普遍采用固定的时序参数，有效窗口余量相对较小，从而造成产品良率较差的问题。
发明内容
针对现有芯片接口窗口余量小的问题，现提供一种旨在可根据不同芯片的选择最佳的时序参数的接口时序校准方法及装置。
一种接口时序校准方法，应用在耦合于应用层与物理层的接口中，所述物理层采用环回模式，包括下述步骤：
调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性；
获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位。
优选的，调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性的步骤，包括：
在预设周期范围内以预设步进调整所述应用层接收时钟信号；
所述应用层发送数据包至所述物理层，所述物理层通过环回的方式将接收到的所述数据包发送至所述应用层；
所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记；
重复调整所述应用层接收时钟信号，直至完成所述预设周期范围内所有步进的调整。
优选的，所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记的步骤，包括：
所述应用层将接收到的所述数据包与相应的发送数据包进行比对，若数据包相同，则校验通过，对接收到的数据包对应的应用层的发送时钟进行标记。
优选的，所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记的步骤，包括：
所述应用层采用循环冗余校验码对接收到的所述数据包进行校验，若校验通过，则对接收到的数据包对应的应用层的发送时钟进行标记。
优选的，获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位的步骤，包括：
根据标记的所有所述发送时钟生成时钟相位的有效范围；
将所述有效范围的中间相位作为所述接收目标时钟的相位。
本发明还提供一种接口时序校准装置，应用在耦合于应用层与物理层的接口中，所述物理层采用环回模式，包括：
控制单元，用于调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性；
处理单元，用于获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位。
优选的，所述控制单元包括：
调整模块，用于在预设周期范围内以预设步进调整所述应用层接收时钟信号；
发送模块，用于发送数据包至所述物理层，所述物理层通过环回的方式将接收到的所述数据包输出；
接收模块，用于对接收所述物理层发送的数据包；
校验模块，用于对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记。
优选的，所述校验模块用于将接收到的所述数据包与相应的发送数据包进行比对，若数据包相同，则校验通过，对接收到的数据包对应的应用层的发送时钟进行标记。
优选的，所述校验模块用于采用循环冗余校验码对接收到的所述数据包进行校验，若校验通过，则对接收到的数据包对应的应用层的发送时钟进行标记。
优选的，所述处理单元用于根据标记的所有所述发送时钟生成时钟相位的有效范围，将所述有效范围的中间相位作为所述接收目标时钟的相位。
上述技术方案的有益效果：
本技术方案中，接口时序校准方法应用在耦合于应用层与物理层的接口中，通过调整应用层接收时钟信号的步进，应用层将数据包发送至物理层，并获取物理层环回的数据包，以便于依据应用层接收的数据包判断时钟信号的有效性；根据时钟信号的时钟相位有效范围获取接收目标时钟的相位，从而实现根据不同芯片选择最佳的时钟时序参数，以使接口的有效窗口余量最大化。
附图说明
图1为本发明所述的接口时序校准方法的一种实施例的方法流程图；
图2为本发明调整应用层接收时钟信号的步进获取时钟信号的有效性的一种实施例的方法流程图；
图3为本发明所述的接口时序校准装置的一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本实施例提供了一种接口时序校准方法，应用在耦合于应用层与物理层(Physical Layer，简称PHY)的接口中，所述物理层采用环回模式，包括下述步骤：
S1.调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性；
需要说明的是：应用层为芯片的媒体访问控制层(Media Access Control，简称MAC)。本实施例中的接口为RGMII(Reduced Gigabit Media Independent Interface)是简化的吉比特媒体独立接口。
参考图2所示，具体地，步骤S1可包括：
S11.在预设周期范围内以预设步进调整所述应用层接收时钟信号；
S12.所述应用层发送数据包至所述物理层，所述物理层通过环回的方式将接收到的所述数据包发送至所述应用层；
在本步骤中，物理层环回有两种信号环回方式，一种是在物理层的RGMII接口处做环回，另外一种是通过环回网线实现，两种方式环回方式都需要配置物理层的寄存器实现。应用层发送数据包为长度较长的数据包(例如：1514Byte)以保证正确，防止窗口错判，保证发送时间与通信准确性之间的平衡。
S13.所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记；
进一步地，在步骤S13中所述应用层可将接收到的所述数据包与相应的发送数据包进行比对，若数据包相同，则校验通过，对接收到的数据包对应的应用层的发送时钟进行标记。
进一步地，在步骤S13中所述应用层可采用循环冗余校验码对接收到的所述数据包进行校验，若校验通过，则对接收到的数据包对应的应用层的发送时钟进行标记。
S14.判断是否完成对所述预设周期范围内所有步进的调整，若是，执行步骤S2；若否，执行步骤S11。
作为举例而非限定，在实际应用中以芯片的时钟信号内部有15个步进(step)，每个步进延迟为0.2ns为例，提供的可调节范围为0～3ns，物理层的接口的时钟信号延迟可通过芯片内部的寄存器设置反向，相当于增加了4ns的延迟(时钟周期为8ns)，另外物理层内部时钟有2ns的固定延迟。因此在进行步进调节时可以将接收时钟信号延迟分为4个阶段范围，具体如下：
第一阶段：0～3ns；
第二阶段：2ns～5ns，在外物理层内部时钟延迟2ns的基础上调节应用层发送时钟步进；
第三阶段：4ns～7ns，将芯片内部的寄存器设置反向后，调节应用层发送时钟步进；
第四阶段：6ns～9ns，在外物理层内部时钟延迟2ns的基础上，且将芯片内部的寄存器设置反向后，调节应用层发送时钟步进。
上述四段为以0.2ns为一个步进调整发送时钟的时序，调整范围覆盖了一个时钟周期，在实际应用时，分别在每一阶段逐个步进进行调整接收时钟信号的时序，并由应用层发送数据包至物理层，物理层通过环回的方式将接收到的数据包反馈至应用层；应用层对接收到的数据包进行校验，对校验通过的数据包对应的应用层的发送时钟进行标记，逐个步进进行调节，获取每一步进对应的应用层的发送时钟进行标记，直至完成所有阶段的调节。
S2.获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位。
具体地，步骤S2可包括：
根据标记的所有所述发送时钟生成时钟相位的有效范围；
将所述有效范围的中间相位作为所述接收目标时钟的相位。
在本步骤中，通过获取的时钟相位的有效范围，可将接收目标时钟的相位设置为有效范围的中间位置，以确保RGMII接口的数据通信稳定可靠。
在实际应用中，可采用2.5MHz、25MHz或125MHz对接口时序校准。逐个对RGMII接口中的每一数据接口进行校准。
在本实施例中，通过物理层采用环回模式，使应用层可以收到其本身发送的数据包，并对收到的数据包做检查，判断当前的RGMII接口时钟相位是否通过校验，然后调整时钟相位并重复前一步的发包收包及数据包检查操作，扫描完整个时钟相位之后，找到时钟相位有效范围，然后将时钟相位设置为时钟相位有效范围的中间位置，以确保RGMII接口的数据通信稳定可靠，从而实现根据不同芯片选择最佳的时序参数作为接收目标时钟的相位，以使接口的有效窗口余量最大化。
如图3所示，一种接口时序校准装置，应用在耦合于应用层与物理层的接口中，所述物理层采用环回模式，包括：控制单元1和处理单元2，其中：
控制单元1，用于调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性；
需要说明的是：应用层为芯片的媒体访问控制层。本实施例中的接口为RGMII是简化的吉比特媒体独立接口。
所述控制单元1可包括：调整模块11、发送模块12、接收模块13和校验模块14，其中：
调整模块11，用于在预设周期范围内以预设步进调整所述应用层接收时钟信号；
发送模块12，用于发送数据包至所述物理层，所述物理层通过环回的方式将接收到的所述数据包输出；
物理层环回有两种信号环回方式，一种是在物理层的RGMII接口处做环回，另外一种是通过环回网线实现，两种方式环回方式都需要配置物理层的寄存器实现。应用层发送数据包为长度较长的数据包(例如：1514Byte)以保证正确，防止窗口错判，保证发送时间与通信准确性之间的平衡。
接收模块13，用于对接收所述物理层发送的数据包；
校验模块14，用于对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记。
在本实施例中，所述校验模块14可将接收到的所述数据包与相应的发送数据包进行比对，若数据包相同，则校验通过，对接收到的数据包对应的应用层的发送时钟进行标记。
在本实施例中，所述校验模块14还可采用循环冗余校验码对接收到的所述数据包进行校验，若校验通过，则对接收到的数据包对应的应用层的发送时钟进行标记。
处理单元2，用于获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位。
在本实施例中，所述处理单元2可根据标记的所有所述发送时钟生成时钟相位的有效范围，将所述有效范围的中间相位作为所述接收目标时钟的相位。
在实际应用中，可采用2.5MHz、25MHz或125MHz对接口时序校准。逐个对RGMII接口中的每一数据接口进行校准。
接口时序校准装置通过物理层采用环回模式，使应用层可以收到其本身发送的数据包，并对收到的数据包做检查，判断当前的RGMII接口时钟相位是否通过校验，然后调整时钟相位并重复前一步的发包收包及数据包检查操作，扫描完整个时钟相位之后，找到时钟相位有效范围，然后将时钟相位设置为时钟相位有效范围的中间位置，以确保RGMII接口的数据通信稳定可靠，从而实现根据不同芯片选择最佳的时序参数作为接收目标时钟的相位，以使接口的有效窗口余量最大化。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种接口时序校准方法，应用在耦合于应用层与物理层的接口中，所述物理层采用环回模式，其特征在于，包括下述步骤：
调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性；
获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位。
2.根据权利要求1所述的接口时序校准方法，其特征在于，调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性的步骤，包括：
在预设周期范围内以预设步进调整所述应用层接收时钟信号；
所述应用层发送数据包至所述物理层，所述物理层通过环回的方式将接收到的所述数据包发送至所述应用层；
所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记；
重复调整所述应用层接收时钟信号，直至完成所述预设周期范围内所有步进的调整。
3.根据权利要求2所述的接口时序校准方法，其特征在于，所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记的步骤，包括：
所述应用层将接收到的所述数据包与相应的发送数据包进行比对，若数据包相同，则校验通过，对接收到的数据包对应的应用层的发送时钟进行标记。
4.根据权利要求2所述的接口时序校准方法，其特征在于，所述应用层对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记的步骤，包括：
所述应用层采用循环冗余校验码对接收到的所述数据包进行校验，若校验通过，则对接收到的数据包对应的应用层的发送时钟进行标记。
5.根据权利要求2所述的接口时序校准方法，其特征在于，获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位的步骤，包括：
根据标记的所有所述发送时钟生成时钟相位的有效范围；
将所述有效范围的中间相位作为所述接收目标时钟的相位。
6.一种接口时序校准装置，应用在耦合于应用层与物理层的接口中，所述物理层采用环回模式，其特征在于，包括：
控制单元，用于调整所述应用层接收时钟信号的步进，所述应用层向所述物理层发送数据包，所述应用层接收所述物理层发送的数据包，依据所述应用层接收的数据包判断所述时钟信号的有效性；
处理单元，用于获取所述时钟信号的时钟相位有效范围，根据所述有效范围获取接收目标时钟的相位。
7.根据权利要求1所述的接口时序校准装置，其特征在于，所述控制单元包括：
调整模块，用于在预设周期范围内以预设步进调整所述应用层接收时钟信号；
发送模块，用于发送数据包至所述物理层，所述物理层通过环回的方式将接收到的所述数据包输出；
接收模块，用于对接收所述物理层发送的数据包；
校验模块，用于对接收到的所述数据包进行校验，对校验通过的所述数据包对应的应用层的发送时钟进行标记。
8.根据权利要求7所述的接口时序校准装置，其特征在于，所述校验模块用于将接收到的所述数据包与相应的发送数据包进行比对，若数据包相同，则校验通过，对接收到的数据包对应的应用层的发送时钟进行标记。
9.根据权利要求7所述的接口时序校准装置，其特征在于，所述校验模块用于采用循环冗余校验码对接收到的所述数据包进行校验，若校验通过，则对接收到的数据包对应的应用层的发送时钟进行标记。
10.根据权利要求7所述的接口时序校准装置，其特征在于，所述处理单元用于根据标记的所有所述发送时钟生成时钟相位的有效范围，将所述有效范围的中间相位作为所述接收目标时钟的相位。
CN201910817416.5A 2019-08-30 2019-08-30 接口时序校准方法及装置 Active CN110618957B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910817416.5A CN110618957B (zh) 2019-08-30 2019-08-30 接口时序校准方法及装置
PCT/CN2020/109392 WO2021036836A1 (zh) 2019-08-30 2020-08-14 接口时序校准方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910817416.5A CN110618957B (zh) 2019-08-30 2019-08-30 接口时序校准方法及装置

Publications (2)

Publication Number Publication Date
CN110618957A true CN110618957A (zh) 2019-12-27
CN110618957B CN110618957B (zh) 2023-07-28

Family

ID=68922857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910817416.5A Active CN110618957B (zh) 2019-08-30 2019-08-30 接口时序校准方法及装置

Country Status (2)

Country Link
CN (1) CN110618957B (zh)
WO (1) WO2021036836A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036836A1 (zh) * 2019-08-30 2021-03-04 晶晨半导体(上海)股份有限公司 接口时序校准方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114666029B (zh) * 2022-03-24 2024-05-31 维沃移动通信有限公司 校准控制方法、装置及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436147A (en) * 1987-07-31 1989-02-07 Fujitsu Ltd Phase synchronizing circuit for communication system
US20050276319A1 (en) * 2004-06-11 2005-12-15 Sony Corporation Wireless communication apparatus and method,and computer program
CN101150316A (zh) * 2007-09-14 2008-03-26 电子科技大学 一种多通道时钟同步方法及系统
CN103984809A (zh) * 2014-04-30 2014-08-13 浙江大学 一种星间时差补偿方法和装置
US20160043823A1 (en) * 2013-04-22 2016-02-11 Huawei Technologies Co., Ltd. Method, apparatus, and system for generating timestamp
JP2016091530A (ja) * 2014-11-03 2016-05-23 エフシーアイ インクＦｃｉ Ｉｎｃ マルチチップシステムにおける各チップ間のクロック信号の位相差補償方法及び装置
US20170003344A1 (en) * 2015-07-02 2017-01-05 Ricoh Company, Ltd. Self-test circuit in integrated circuit, and data processing circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462819B2 (en) * 2010-01-06 2013-06-11 Lsi Corporation Adaptive clock recovery with step-delay pre-compensation
US8942333B2 (en) * 2012-11-12 2015-01-27 Texas Instruments Incorporated Apparatus and methods for clock alignment for high speed interfaces
CN104616697A (zh) * 2014-12-17 2015-05-13 曙光信息产业(北京)有限公司 Qdr-sram的时钟相位调整方法和装置
CN110618957B (zh) * 2019-08-30 2023-07-28 晶晨半导体(上海)股份有限公司 接口时序校准方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436147A (en) * 1987-07-31 1989-02-07 Fujitsu Ltd Phase synchronizing circuit for communication system
US20050276319A1 (en) * 2004-06-11 2005-12-15 Sony Corporation Wireless communication apparatus and method,and computer program
CN101150316A (zh) * 2007-09-14 2008-03-26 电子科技大学 一种多通道时钟同步方法及系统
US20160043823A1 (en) * 2013-04-22 2016-02-11 Huawei Technologies Co., Ltd. Method, apparatus, and system for generating timestamp
CN103984809A (zh) * 2014-04-30 2014-08-13 浙江大学 一种星间时差补偿方法和装置
JP2016091530A (ja) * 2014-11-03 2016-05-23 エフシーアイ インクＦｃｉ Ｉｎｃ マルチチップシステムにおける各チップ間のクロック信号の位相差補償方法及び装置
US20170003344A1 (en) * 2015-07-02 2017-01-05 Ricoh Company, Ltd. Self-test circuit in integrated circuit, and data processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036836A1 (zh) * 2019-08-30 2021-03-04 晶晨半导体(上海)股份有限公司 接口时序校准方法及装置

Also Published As

Publication number Publication date
CN110618957B (zh) 2023-07-28
WO2021036836A1 (zh) 2021-03-04

Similar Documents

Publication Publication Date Title
US6658025B2 (en) Synchronization in packet-switched telecommunications system
US7934039B2 (en) Variable oscillator for generating different frequencies in a controller area network
US7773531B2 (en) Method for testing data packet transceiver using loop back packet generation
US20030053574A1 (en) Adaptive sampling
US10103965B2 (en) Measuring unit and a method for measuring transmission parameters of a device under test
EP2173136A1 (en) A synchronization and delay compensation method between baseband unit and radio frequency unit
CN102084679B (zh) 无线基站装置、无线通信系统以及延迟校正方法
CN110618957B (zh) 接口时序校准方法及装置
US7474723B2 (en) DSRC communication circuit and communication method
CN1988413B (zh) 时分双工通信系统的同步方法及装置
WO2006075312A2 (en) Method to synchronize receiver's clock to transmitter's clock at sub-100nsec
JP2016527778A (ja) Ｃａｎバス接続ユニットの内部遅延時間を定めるための装置、および測定方法
CN109861795B (zh) Canfd总线系统采样点配置与测试方法及相应的数据传输方法
CN106465322A (zh) 用于基站在没有预校准的情况下测量节点的内部上行链路延迟和下行链路延迟的技术
CN100581094C (zh) 一种短程无线通信网络的网络时钟同步方法
CN112187557B (zh) 一种测量上报的方法、网络节点
KR101880925B1 (ko) 전술데이터링크에서의 기기 간 망동기 방법
US5808766A (en) Method for measuring a signal transmission delay time, central station, terminal station and network to perform this method
US11502692B2 (en) Server data sending method and apparatus
US7116739B1 (en) Auto baud system and method and single pin communication interface
JP2017508321A (ja) 複数の相関器使用による送信信号および周波数オフセットの判定
EP0597721A2 (en) TDM/TDMA telecommunications systems
CN113692044B (zh) 无线音频同步方法、播放设备和收发系统
US10495683B2 (en) Power supply stress testing
CN116257483A (zh) 异步串口通信波特率自适应方法及装置、异步串口设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant