CN110618905B - 一种检测ddr内存模块中异常ddr内存的方法 - Google Patents

一种检测ddr内存模块中异常ddr内存的方法 Download PDF

Info

Publication number
CN110618905B
CN110618905B CN201910722005.8A CN201910722005A CN110618905B CN 110618905 B CN110618905 B CN 110618905B CN 201910722005 A CN201910722005 A CN 201910722005A CN 110618905 B CN110618905 B CN 110618905B
Authority
CN
China
Prior art keywords
ddr memory
detection
main control
control module
abnormal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910722005.8A
Other languages
English (en)
Other versions
CN110618905A (zh
Inventor
肖运涓
何曾
韩小江
冯珑
冯荣斌
黄敏君
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingchen Semiconductor Shenzhen Co ltd
Original Assignee
Jingchen Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingchen Semiconductor Shenzhen Co ltd filed Critical Jingchen Semiconductor Shenzhen Co ltd
Priority to CN201910722005.8A priority Critical patent/CN110618905B/zh
Publication of CN110618905A publication Critical patent/CN110618905A/zh
Application granted granted Critical
Publication of CN110618905B publication Critical patent/CN110618905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提出一种检测DDR内存模块中异常DDR内存的方法，包括如下步骤：S1:通过主控模块向DDR内存模块进行检测，如果检测不通过，进行步骤S2；S2：通过主控模块向1号DDR内存和3号DDR内存进行检测，如果检测通过，说明1号DDR内存和3号DDR内存无异常，进行步骤S4，如果检测不通过，说明1号DDR内存或3号DDR内存存在异常，进行步骤S3；S3：通过主控模块向1号DDR内存进行检测，如果检测通过，说明3号DDR内存异常，如果检测不通过，说明1号DDR内存异常；S4：通过主控模块向2号DDR内存进行检测，如果检测通过，说明4号DDR内存异常，如果检测不通过，说明2号DDR内存异常。

Description

一种检测DDR内存模块中异常DDR内存的方法
技术领域
本发明涉及DDR内存领域，尤其涉及一种检测DDR内存模块中异常DDR内存的方法。
背景技术
随着人们对智能产品功能需求的不断增强，运行的系统越来越庞大，加载的应用越来越多，CPU外挂的DDR内存容量也越来越大，外挂的DDR内存数量也就越来越多，一旦DDR内存出现问题需要维修，因为有多颗DDR内存维修起来十分复杂，如果不能定位是哪颗DDR内存有异常，只能全部更换一遍，维修费时费力，如何准确的找到CPU外挂的DDR内存中的异常DDR内存，成为业界的难题。
发明内容
为了解决上述问题，本发明提出一种检测DDR内存模块中异常DDR内存的方法。
本发明通过以下技术方案实现的：
本发明提出一种检测DDR内存模块中异常DDR内存的方法，检测DDR内存模块中异常DDR内存的方法包括主控模块和DDR内存模块，DDR内存模块包括1号DDR内存、2号DDR内存、3号DDR内存和4号DDR内存，所述检测DDR内存模块中异常DDR内存的方法包括如下步骤：
S1:通过主控模块向DDR内存模块进行检测，如果检测不通过，进行步骤S2；
S2：通过主控模块向1号DDR内存和3号DDR内存进行检测，如果检测通过，说明1号DDR内存和3号DDR内存无异常，进行步骤S4；如果检测不通过，说明1号DDR内存或3号DDR内存存在异常，2号DDR内存或4号DDR内存有存在异常的风险，进行步骤S3和步骤S4；
S3：通过主控模块向1号DDR内存进行检测，如果检测通过，说明3号DDR内存异常，如果检测不通过，说明1号DDR内存异常；
S4：通过主控模块向2号DDR内存进行检测，如果检测通过，说明4号DDR内存异常，如果检测不通过，说明2号DDR内存异常。
进一步的，在步骤S1中，主控模块对DDR内存模块的检测包括：通过主控模块的CS0-CS1 32bit片选信号向DDR内存模块发送触发门检测指令、数据线读检测指令和数据线写检测指令。
进一步的，在步骤S2中，主控模块对1号DDR内存和3号DDR内存的检测包括：通过主控模块的CS0-CS1 16bit片选信号向1号DDR内存和3号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
进一步的，在步骤S3中，主控模块对1号DDR内存的检测包括：通过主控模块的CS016bit片选信号向1号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
进一步的，在步骤S4中，主控模块对2号DDR内存的检测包括：通过主控模块的CS032bit片选信号向2号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
本发明的有益效果：
本发明提出的检测DDR内存模块中异常DDR内存的方法能够快速、准确的找出DDR内存模块中的异常DDR内存。
附图说明
图1为本发明的检测DDR内存模块中异常DDR内存的方法的原理图；
图2为现有的SOC或者CPU与DDR内存连接的原理图。
具体实施方式
为了更加清楚、完整的说明本发明的技术方案，下面结合附图对本发明作进一步说明。
请参考图1和图2，本发明提出一种检测DDR内存模块中异常DDR内存的方法，检测DDR内存模块中异常DDR内存的方法包括主控模块和DDR内存模块，DDR内存模块包括1号DDR内存、2号DDR内存、3号DDR内存和4号DDR内存，所述检测DDR内存模块中异常DDR内存的方法包括如下步骤：
S1:通过主控模块向DDR内存模块进行检测，如果检测不通过，进行步骤S2；
S2：通过主控模块向1号DDR内存和3号DDR内存进行检测，如果检测通过，说明1号DDR内存和3号DDR内存无异常，进行步骤S4；如果检测不通过，说明1号DDR内存或3号DDR内存存在异常，2号DDR内存或4号DDR内存有存在异常的风险，进行步骤S3和步骤S4；
S3：通过主控模块向1号DDR内存进行检测，如果检测通过，说明3号DDR内存异常，如果检测不通过，说明1号DDR内存异常；
S4：通过主控模块向2号DDR内存进行检测，如果检测通过，说明4号DDR内存异常，如果检测不通过，说明2号DDR内存异常。
在本实施方式中，DDR内存模块与主控模块电连接，DDR内存模块与主控模块的电连接方式和现有SOC或者CPU与DDR内存连接方式相同；主控模块为CPU(全称为：中央处理器，Central Processing Unit)或者SOC(全称为：芯片级系统，System on Chip)，1号DDR内存、2号DDR内存、3号DDR内存和4号DDR内存均为DDR SDRAM(Double Data Rate SDRAM，双倍速率SDRAM)，因为主控模块与DDR内存模块的连接方式是固定的，通过所述检测DDR内存模块中异常DDR内存的方法能够快速、准确的找出DDR内存模块中的异常DDR内存；在所述检测DDR内存模块中异常DDR内存的方法包括的步骤中，当进行步骤S1时，通过主控模块向DDR内存模块进行检测，如果检测通过，说明DDR内存模块都无异常，如果检测不通过，说明DDR内存模块有异常；进行步骤S2时，也能够先对2号DDR内存和4号DDR内存进行检测，后续的步骤根据步骤S2进行更改即可。
进一步的，在步骤S1中，主控模块对DDR内存模块的检测包括：通过主控模块的CS0-CS1 32bit片选信号向DDR内存模块发送触发门检测指令、数据线读检测指令和数据线写检测指令。
在本实施方式中，如果DDR内存模块的触发门检测、数据线读检测和数据线写检测都通过，则说明DDR内存模块无异常，进而说明1号DDR内存、2号DDR内存、3号DDR内存和4号DDR内存无异常；如果DDR内存模块的触发门检测、数据线读检测和数据线写检测有一项或者多项不通过，则说明DDR内存模块有异常，进而说明1号DDR内存、2号DDR内存、3号DDR内存和4号DDR内存至少有一个存在异常。
进一步的，在步骤S2中，主控模块对1号DDR内存和3号DDR内存的检测包括：通过主控模块的CS0-CS1 16bit片选信号向1号DDR内存和3号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
在本实施方式中，如果1号DDR内存和3号DDR内存的触发门检测、数据线读检测和数据线写检测都通过，则说明1号DDR内存和3号DDR内存无异常，2号DDR内存和4号DDR内存至少有一个存在异常；如果1号DDR内存和3号DDR内存的触发门检测、数据线读检测和数据线写检测有一项或者多项不通过，则说明1号DDR内存和3号DDR内存至少有一个存在异常，2号DDR内存和4号DDR内存有存在异常的风险，此时可以进行步骤S4来进行2号DDR内存和4号DDR内存的检测。
进一步的，在步骤S3中，主控模块对1号DDR内存的检测包括：通过主控模块的CS016bit片选信号向1号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
在本实施方式中，如果1号DDR内存的触发门检测、数据线读检测和数据线写检测都通过，则说明3号DDR内存有异常；如果1号DDR内存的触发门检测、数据线读检测和数据线写检测有一项或者多项不通过，则说明1号DDR内存有异常，3号DDR内存有存在异常的风险，能够通过主控模块的CS1 16bit片选信号向3号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令来测试，如果检测都通过，则说明3号DDR内存无异常。
进一步的，在步骤S4中，主控模块对2号DDR内存的检测包括：通过主控模块的CS032bit片选信号向2号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
在本实施方式中，如果2号DDR内存的触发门检测、数据线读检测和数据线写检测都通过，则说明2号DDR内存有异常；如果2号DDR内存的触发门检测、数据线读检测和数据线写检测有一项或者多项不通过，则说明2号DDR内存有异常，4号DDR内存有存在异常的风险，能够通过主控模块的CS1 32bit片选信号向4号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令来测试，如果检测都通过，则说明4号DDR内存无异常。
当然，本发明还可有其它多种实施方式，基于本实施方式，本领域的普通技术人员在没有做出任何创造性劳动的前提下所获得其他实施方式，都属于本发明所保护的范围。

Claims (1)

1.一种检测DDR内存模块中异常DDR内存的方法，其特征在于，检测DDR内存模块中异常DDR内存的方法包括主控模块和DDR内存模块，DDR内存模块包括1号DDR内存、2号DDR内存、3号DDR内存和4号DDR内存，所述检测DDR内存模块中异常DDR内存的方法包括如下步骤：
S1:通过主控模块向DDR内存模块进行检测，如果检测不通过，进行步骤S2；
S2：通过主控模块向1号DDR内存和3号DDR内存进行检测，如果检测通过，说明1号DDR内存和3号DDR内存无异常，进行步骤S4；如果检测不通过，说明1号DDR内存或3号DDR内存存在异常，2号DDR内存或4号DDR内存有存在异常的风险，进行步骤S3和步骤S4；
S3：通过主控模块向1号DDR内存进行检测，如果检测通过，说明3号DDR内存异常，如果检测不通过，说明1号DDR内存异常；
S4：通过主控模块向2号DDR内存进行检测，如果检测通过，说明4号DDR内存异常，如果检测不通过，说明2号DDR内存异常；
在步骤S1中，主控模块对DDR内存模块的检测包括：通过主控模块的CS0-CS132bit片选信号向DDR内存模块发送触发门检测指令、数据线读检测指令和数据线写检测指令；
在步骤S2中，主控模块对1号DDR内存和3号DDR内存的检测包括：通过主控模块的CS0-CS1 16bit片选信号向1号DDR内存和3号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令；
在步骤S3中，主控模块对1号DDR内存的检测包括：通过主控模块的CS016bit片选信号向1号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令；
在步骤S4中，主控模块对2号DDR内存的检测包括：通过主控模块的CS032bit片选信号向2号DDR内存发送触发门检测指令、数据线读检测指令和数据线写检测指令。
CN201910722005.8A 2019-08-06 2019-08-06 一种检测ddr内存模块中异常ddr内存的方法 Active CN110618905B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910722005.8A CN110618905B (zh) 2019-08-06 2019-08-06 一种检测ddr内存模块中异常ddr内存的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910722005.8A CN110618905B (zh) 2019-08-06 2019-08-06 一种检测ddr内存模块中异常ddr内存的方法

Publications (2)

Publication Number Publication Date
CN110618905A CN110618905A (zh) 2019-12-27
CN110618905B true CN110618905B (zh) 2023-05-09

Family

ID=68921427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910722005.8A Active CN110618905B (zh) 2019-08-06 2019-08-06 一种检测ddr内存模块中异常ddr内存的方法

Country Status (1)

Country Link
CN (1) CN110618905B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458650A (zh) * 2007-12-13 2009-06-17 华为技术有限公司 多核系统中检测内存传递异常的装置和方法
CN106030544A (zh) * 2014-12-24 2016-10-12 华为技术有限公司 计算机设备内存的检测方法和计算机设备
CN106326094A (zh) * 2015-06-29 2017-01-11 联芯科技有限公司 检查指针异常的方法及系统
CN106997316A (zh) * 2017-04-11 2017-08-01 上海联彤网络通讯技术有限公司 内存异常增长的检测系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547760B2 (en) * 2011-06-29 2013-10-01 International Business Machines Corporation Memory access alignment in a double data rate (‘DDR’) system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458650A (zh) * 2007-12-13 2009-06-17 华为技术有限公司 多核系统中检测内存传递异常的装置和方法
CN106030544A (zh) * 2014-12-24 2016-10-12 华为技术有限公司 计算机设备内存的检测方法和计算机设备
CN106326094A (zh) * 2015-06-29 2017-01-11 联芯科技有限公司 检查指针异常的方法及系统
CN106997316A (zh) * 2017-04-11 2017-08-01 上海联彤网络通讯技术有限公司 内存异常增长的检测系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡冰 ; .DDR3/4信号和协议测试.中国集成电路.2017,(03),全文. *

Also Published As

Publication number Publication date
CN110618905A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
US20190196441A1 (en) Apparatus, method, and computer readable media for controlling machining parameters
CN105740122A (zh) 一种手机内存泄漏的监测方法及监测系统
US20150212742A1 (en) Memory control device, information processing apparatus, memory control method, and, storage medium storing memory control program
US10605688B2 (en) Load cell input unit
CN113539352A (zh) 一种固态硬盘隐性故障检测方法及相关设备
CN110618905B (zh) 一种检测ddr内存模块中异常ddr内存的方法
CN108874615A (zh) 一种车载多媒体系统性能检测装置及检测方法
CN101853198B (zh) 地址总线的检测方法、设备和系统
CN104701204A (zh) Sram芯片引脚焊接不良的检测方法及系统
CN105824719A (zh) 一种随机存储器的检测方法及系统
CN113936704A (zh) 基于存储器子系统的存储器裸片的温度监测的异常条件检测
US7676769B2 (en) Adaptive threshold wafer testing device and method thereof
CN108182169B (zh) 一种mtd滤波器中高效fft实现方法
CN116631490A (zh) 一种eMMC芯片的命令识别异常处理方法及装置
WO2020019255A1 (zh) 一种数据块处理的方法及控制器
CN103310848A (zh) 一种使用存储器的方法和装置
CN114202224A (zh) 用于检测生产环境中焊接质量的方法、设备、介质及程序产品
CN104979004B (zh) 资料存储型闪存优化译码使能装置
US9092315B2 (en) Method and software program product for determining the quality of an information technology system
CN103530208A (zh) 内存条
US11798617B2 (en) Method and apparatus for determining sense boundary of sense amplifier, medium, and device
US12014069B2 (en) Abnormality detecting system, motherboard, and electronic device
CN107122283A (zh) 温度监测方法及装置
WO2023130578A1 (zh) 存储器的测试方法及测试装置
US20220113349A1 (en) On-die logic analyzer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant