CN110611950B - 相位同步方法、装置和终端 - Google Patents

相位同步方法、装置和终端 Download PDF

Info

Publication number
CN110611950B
CN110611950B CN201910890712.8A CN201910890712A CN110611950B CN 110611950 B CN110611950 B CN 110611950B CN 201910890712 A CN201910890712 A CN 201910890712A CN 110611950 B CN110611950 B CN 110611950B
Authority
CN
China
Prior art keywords
clock signal
phase
path
time service
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910890712.8A
Other languages
English (en)
Other versions
CN110611950A (zh
Inventor
甘小毛
唐永林
周光普
李彩云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UTStarcom Telecom Co Ltd
Original Assignee
UTStarcom Telecom Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UTStarcom Telecom Co Ltd filed Critical UTStarcom Telecom Co Ltd
Priority to CN201910890712.8A priority Critical patent/CN110611950B/zh
Publication of CN110611950A publication Critical patent/CN110611950A/zh
Application granted granted Critical
Publication of CN110611950B publication Critical patent/CN110611950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0035—Synchronisation arrangements detecting errors in frequency or phase

Abstract

本发明提供了一种相位同步方法、装置和终端，涉及授时的技术领域，相位同步方法包括，通过向接收装置发送第一时钟信号；检测第一时钟信号与零延时模块发送的第三时钟信号的相位差；通过对第二时钟信号的零延时，并将第二时钟信号反馈至授时装置；还将第一路径延时和第二路径延时的比值设置为预设值，根据预设值和相位差得到移相相位值；根据移相相位值实现第二时钟信号的移相，从而实现第一时钟信号和输出信号的相位对齐；本发明能够实现授时装置输出信号和接收装置输出信号的相位同步，降低因相位引入的误差，提高授时精度。

Description

相位同步方法、装置和终端
技术领域
本发明涉及授时技术领域，尤其是涉及一种相位同步方法、装置和终端。
背景技术
时间同步是通信产品的一种基本需求。即将商用的5G通信对时间同步的精度要求达到ns甚至亚ns级别。通信设备中时间同步的实现需要时钟卡(授时方或Master)和线卡(接收方或Slave)配合完成。目前实现时间同步的基本方法是：授时方将初始时间发送给接收方；接收方以收到的初始时间为起点，按照和授时方同步的频率走表来获得时间；授时方周期性地向接收方发送当前时间来完成对表。目前，通常是通过授时方向接收方发送频率信号，接收方利用PLL(Phase Lock Loop)来锁定接收方频率来实现时间同步，但是这种方法的PLL只能保证频率同步而无法保证相位同步，授时方和接收方的时刻存在因相位差引入的误差。
发明内容
本发明的目的在于提供一种相位同步方法、装置和终端，能够实现授时方和接收方的相位同步，降低因相位引入的误差，提高授时精度。
第一方面，本发明实施例提供一种授时装置相位同步方法，包括：
经第一路径向接收装置发送第一时钟信号；
接收第三时钟信号，确定第三时钟信号与第一时钟信号的相位差；其中，第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；授时装置向接收装置发送第一时钟信号的路径为第一路径，授时装置接收接收装置发送的第三时钟信号的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使接收装置根据移相相位值进行移相，实现第一时钟信号与接收装置移相后的输出信号的相位对齐。
本实施通过向接收装置发送第一时钟信号并接收第三时钟信号，并计算第一时钟信号与第三时钟信号的相位差，根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使得接收装置根据移相相位值进行移相，从而实现第一时钟信号与接收装置输出信号的相位同步；降低因相位引入的误差，提高授时精度。
在可选的实施方式中，第一路径的线路长度与第二路径的线路长度的比值为预设值。
第二方面，本发明实施例提供一种接收装置的相位同步方法，包括：
接收第二时钟信号，并将第二时钟信号进行零延时后经第二路径反馈至授时装置；其中，所述第二时钟信号为授时装置发送的第一时钟信号经第一路径后接收装置接收到的信号；接收装置接收授时装置发送的第一时钟信号的路径为第一路径，接收装置将第二时钟信号反馈至授时装置的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
接收授时装置发送的移相相位值，并根据移相相位值将第二时钟信号进行移相，以将接收装置的输出信号与第一时钟信号相位对齐。
本实施例通过接收第二时钟信号，并将第二时钟信号反馈至授时装置，从而确保授时装置根据接收的第三时钟信号与第一时钟信号确定相位差并计算移相相位值，从而保证接收装置根据该移相相位值对第二时钟信号进行移相，实现第一时钟信号与输出信号的相位对齐，降低因相位引入的误差，提高授时精度。
在可选的实施方式中，第一路径的线路长度与第二路径的线路长度的比值为预设值。
第三方面，本发明实施例提供一种用于相位同步的授时装置，包括：
信号源模块，用于经第一路径向接收装置发送第一时钟信号；
鉴相模块，接收第三时钟信号，确定第三时钟信号与第一时钟信号的相位差；其中，第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；授时装置向接收装置发送第一时钟信号的路径为第一路径，授时装置接收接收装置发送的第三时钟信号的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
计算模块，用于根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使接收装置根据移相相位值进行移相，实现第一时钟信号与接收装置移相后的输出信号的相位对齐。
本实施例通过信号源模块向接收装置发送第一时钟信号，通过鉴相模块得到第一时钟信号与第三时钟信号的相位差，通过计算模块根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使得接收装置根据移相相位值进行移相，从而实现第一时钟信号与接收装置输出信号的相位同步；降低因相位引入的误差，提高授时精度。
在可选的实施方式中，第一路径的线路长度与第二路径的线路长度的比值为预设值。
第四方面，本发明实施例提供一种用于相位同步的接收装置，包括：
零延时模块，用于接收第二时钟信号，并将第二时钟信号进行零延时后经第二路径反馈至授时装置；其中，所述第二时钟信号为授时装置发送的第一时钟信号经第一路径后接收装置接收到的信号；接收装置接收授时装置发送的第一时钟信号的路径为第一路径，接收装置将第二时钟信号反馈至授时装置的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
移相模块，用于接收授时装置发送的移相相位值，并根据移相相位值将第二时钟信号进行移相，以将接收装置的输出信号与第一时钟信号相位对齐。
本实施例通过零延时模块接收第二时钟信号，并将第二时钟信号反馈至授时装置，从而确保授时装置根据接收的第三时钟信号与第一时钟信号确定相位差并计算移相相位值；通过移相模块根据该移相相位值对第二时钟信号进行移相，实现第一时钟信号与输出信号的相位对齐，降低因相位引入的误差，提高授时精度。
在可选的实施方式中，第一路径的线路长度与第二路径的线路长度的比值为预设值。
第五方面，本发明实施例提供一种用于相位同步的授时终端，包括如第三方面所述的授时装置和调制模块；
所述调制模块，用于将1PPS(One Pulse per Second)信号和第一时钟信号进行调制，得到调制信号；
所述的授时装置，用于将调制信号发送至接收装置。
第六方面，本发明实施例提供一种用于相位同步的接收终端，包括如第四方面所述的接收装置和解调模块；
所述接收装置，用于接收授时装置发送的调制信号；
所述解调模块，用于将接收装置的输出信号进行解调，得到解调信号；所述解调信号包括相位同步后的1PPS信号和相位同步后的第一时钟信号。
本实施例通过调制模块将1PPS与第一时钟信号进行调制后，经授时装置和接收装置进行相位同步，再通过解调装置进行解调制，得到了相位同步后的输出信号和相位同步后的1PPS信号，只需一套装置即可实现两个信号的相位同步，避免了电路的重复设计。
在可选的实施方式中，所述调制模块，还用于利用信号的占空比将1PPS信号调制到授时方的第一时钟信号上；所述解调模块，还用于利用信号的占空比将相位同步装置的输出信号进行解调。
第七方面，本发明提供一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述前述实施方式任一项所述的方法的步骤。
第八方面，本发明提供了一种具有处理器可执行的非易失的程序代码的计算机可读介质，所述程序代码使所述处理器执行所述前述实施方式任一所述方法。
本发明提供的相位同步方法、装置和终端，通过向接收方发送第一时钟信号，并检测第一时钟信号与零延时模块发送的第三时钟信号的相位差；通过对第二时钟信号的零延时，并将第二时钟信号反馈至授时装置；还将第一路径延时和第二路径延时的比值设置为预设值，从而根据预设值和相位差计算移相相位值；从而根据移相相位值实现第二时钟信号的移相，从而实现第一时钟信号和输出信号的相位对齐；本发明能够实现授时方输出信号和接收方输出信号的相位同步，降低因相位引入的误差，提高授时精度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的授时装置相位同步方法的流程图；
图2为本发明实施例提供的基本的授时系统的原理图；
图3为本发明实施例提供的授时装置和接收装置的原理图；
图4为本发明实施例提供的接收装置相位同步方法的流程图；
图5为实施例提供的接收终端与授时终端的原理图；
图6为实施例提供的绝对时间的信号原理图；
图7为实施例提供的绝对时间路径延时的信号原理图；
图8为实施例提供的终端调制解调的信号原理图；
图9为实施例提供的电子设备的原理图。
图标：30-信号源模块；31-鉴相模块；32-零延时模块；33-移相模块；34-计算模块；51-调制模块；52-授时装置；53-接收装置；54-解调模块；100-电子设备；101-通信接口；102-处理器；103-存储器；104-总线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
现有的实现时间同步的技术方案是：
1.授时方向接收方发送频率信号，接收方利用PLL来锁定接收方频率。
2.授时方向接收方发送时刻信息，该信息通常通过1PPS+ToD(Time of Day)来传送，其中1PPS利用信号上升沿指示绝对时刻，ToD则携带绝对时刻的具体时间值。
这种方法存在以下缺陷：
1.PLL只能保证频率同步而无法保证相位同步，这样授时方和接收方的时刻存在因相位差引入的误差。
2.1PPS信号在传送到接收方时存在延时，接收方使用接收到的ToD时间值来标识1PPS时刻存在因传送延迟引入的误差。
基于此，本发明提供了一种相位同步方法、装置和终端，能够实现接收方和授时方走表时钟信号的相位同步，并能够降低因相位引入的误差，提高授时精度。下面通过实施例对本发明进行详细介绍。
如图1所示，本实施例提供一种授时装置相位同步方法，包括：
步骤S101：经第一路径向接收装置发送第一时钟信号；
步骤S102：接收第三时钟信号，确定第三时钟信号与第一时钟信号的相位差；其中，第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；授时装置向接收装置发送第一时钟信号的路径为第一路径，授时装置接收接收装置发送的第三时钟信号的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
步骤S103：根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使接收装置根据移相相位值进行移相，实现第一时钟信号与接收装置移相后的输出信号的相位对齐。
具体地，授时装置向接收装置发送第一时钟信号的同时还将第一时钟信号与第三时钟信号进行鉴相。
通过图2和图3对本实施例原理进行详细介绍。一个基本的授时系统可以如图2所示描述：
授时方A维护标准时间，授时给接收方B，δAB表示授时过程中授时方输出的发送时钟信号到接收方接收的接收时钟信号的延时。
授时方A和接收方B的时间可以分别表示为下式：
tA(t)＝tA0+kAt；
tB(t)＝tB0+kBt-δAB。
其中tA0表示授时方A的时间初值，tB0表示接收方B的时间初值。kA表示A时间的变化率，kB表示B时间的变化率。
kA，kB在实际应用中可以用fA、fB来表征，其中，fA表示授时方A计时的频率，fB表示接收方B计时的频率。fA、fB作为时间计数器的时钟信号产生本地时间。为了使fA＝fB，典型的设计是授时方A将频率信号发送信号传送给接收方B，接收方B使用锁相环(PLL)来跟踪发送时钟信号得到接收信号。
其中，锁相环为锁相回路或锁相环，通过锁相环实现了频率同步，在频率锁定后，假设授时方和接收方采用相同的初始值开始计时，那么上式中tA，tB的差异为发送时钟信号和接收时钟信号之间的相位差，当接收方的PLL工作于零延时(Zero Delay)模式时，这个相位差由授时方到接收方的路径延时产生。
以上说明了相位差由授时方到接收方的路径延时产生，下面通过图3对本实施例的方案进行详细介绍。
如图3所示，信号源模块30经第一路径向零延时模块发送第一时钟信号，同时将第一时钟信号发送至鉴相模块；鉴相模块31的作用是获取第一时钟信号和第三时钟信号的相位差，即将第一时钟信号与第三时钟信号同时作为输入，进行鉴相，并将结果发送至计算模块34；计算模块34用于计算移相相位值；零延时模块32是将其输入的第二时钟信号进行零延时，输出仍然为第二时钟信号；移相模块33是用于根据移相相位值对第二时钟信号进行移相，得到输出信号。授时方与接收方之间利用了锁相环原理，这样第一时钟信号与输出信号的频率相等。
需要说明的是，信号源模块30分别向鉴相模块31和零延时模块32发送的第一时钟信号为同一信号。
将授时方到接收方的路径延时和接收方到授时方的路径延时设计为成比例，也即图3中的第二时钟信号与第一时钟信号的相位差为第一路径延时，第三时钟信号与第二时钟信号的相位差与第二路径延时。那么，第一时钟信号和第三时钟信号的相位差即为第一路径延时和第二路径延时的和。当第一路径延时和第二路径延时的比例为已知时，如果能获得第一时钟信号和第三时钟信号的相位差，那么就能够得到第一时钟信号和第二时钟信号的相位差；根据这一相位差就能够得到第二时钟信号所需移相的相位，将移相值发送至移相模块33，将第二时钟信号移相，即可实现第一时钟信号和输出信号的相位同步。
需要说明的是，授时装置发送第一时钟信号至接收装置，原则上，接收装置接收的是第一时钟信号，只是这一信号通过第一路径后发生了延时，为了描述方便，本实施例将延时后的第一时钟信号称为第二时钟信号，实质上第一时钟信号与第二时钟信号是一个信号。同理，第二时钟信号经第二路径到达授时装置时，将授时装置接收到的信号称为第三时钟信号，实质上第二时钟信号与第三时钟信号是一个信号。
优选地，可以通过将两路径的长度将第一路径延时和第二路径延时设计成相等，均为δAB，且δAB小于授时方、接收方的1/2个时钟周期，那么鉴相模块31测量值的一半即为δAB，移相装置将输入的第二时钟信号移相-δAB得到输出信号，第一时钟信号和移相模块33的输出信号即可实现相位的对齐。
可选地，第一路径的线路长度与第二路径的延时的比值为预设值。
具体地，本实施例通过将线路长度设置为预设值，实现路径延时的成比例设置。需要说明的是，通常情况下，对于路径延时的影响因素，除线路长度外，还有其他因素，例如PCB板中线路的宽度、走向、材质等因素，两个路径中分别经过了其他不同的电路。对于上述情况，在具体实施时，尽量保证第一路径和第二路径的宽度、走向、材质等因素保持一致，且不经过其他电路，避免其他电路对两路径的影响。
本实施例采用鉴相原理和移相原理电路，结合零延时反馈原理，实现接收方和授时方走表时钟信号的频率和相位同步；从而降低因相位引入的误差，提高授时精度。
如图4所示，本实施例提供一种接收装置相位同步方法，包括：
步骤S201：接收第二时钟信号，并将第二时钟信号进行零延时后经第二路径反馈至授时装置；其中，所述第二时钟信号为授时装置发送的第一时钟信号经第一路径后接收装置接收到的信号；接收装置接收授时装置发送的第一时钟信号的路径为第一路径，接收装置将第二时钟信号反馈至授时装置的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
步骤S202：接收授时装置发送的移相相位值，并根据移相相位值将第二时钟信号进行移相，以将接收装置的输出信号与第一时钟信号相位对齐。
可选地，第一路径的线路长度与第二路径的线路长度的比值为预设值。
参照图3，本实施例提供一种用于相位同步的授时装置，包括：
信号源模块30，用于经第一路径向接收装置发送第一时钟信号；
鉴相模块31，接收第三时钟信号，确定第三时钟信号与第一时钟信号的相位差；其中，第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；授时装置向接收装置发送第一时钟信号的路径为第一路径，授时装置接收接收装置发送的第三时钟信号的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
计算模块34，用于根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使接收装置根据移相相位值进行移相，实现第一时钟信号与接收装置移相后的输出信号的相位对齐。
可选地，第一路径的线路长度与第二路径的线路长度的比值为预设值。
参照图3，本实施例还提供一种用于相位同步的接收装置，包括：
零延时模块32，用于接收第二时钟信号，并将第二时钟信号进行零延时后经第二路径反馈至授时装置；其中，所述第二时钟信号为授时装置发送的第一时钟信号经第一路径后接收装置接收到的信号；接收装置接收授时装置发送的第一时钟信号的路径为第一路径，接收装置将第二时钟信号反馈至授时装置的路径为第二路径，第一路径延时和第二路径延时的比值为预设值；
移相模块33，用于接收授时装置发送的移相相位值，并根据移相相位值将第二时钟信号进行移相，以将接收装置的输出信号与第一时钟信号相位对齐。
可选地，第一路径的线路长度与第二路径的线路长度的比值为预设值。
如图5所示，本实施例提供的一种用于相位同步的授时终端，包括上述实施例所述的授时装置和调制模块51；
所述调制模块51，用于将1PPS信号和第一时钟信号进行调制，得到调制信号；
所述的授时装置52，用于将调制信号发送至接收装置。
如图5所示，本实施例提供的一种用于相位同步的接收终端，包括上述实施例所述的接收装置53和解调模块54；
所述接收装置53，用于接收授时装置52发送的调制信号；
所述解调模块54，用于将接收装置53的输出信号进行解调，得到解调信号；所述解调信号包括相位同步后的1PPS信号和相位同步后的第一时钟信号。
具体地，如图6和图7所示，授时的另一个基本问题是接收方获取授时方的绝对时间，绝对时间的传递一般采用1PPS(One Pulse per Second)+ToD(Time of Day)的方式来实现。1PPS的上升沿传递时刻的参考点，ToD则传递绝对时间值。如图7所示，1PPS由授时方传递到接收方时存在路径延时，这会导致接收方接收到的参考点不是授时方点给出的时刻，如授时方发送时的信号1PPSA与接收方接收到的信号1PPSB存在延时δAB；对这个延时进行补偿可以有效提高授时的精度。
对于上述路径延时，授时方发送的频率信号和1PPSA信号的传递一般是分开发送的，如果需要使得相位同步，那么需要分别设计两套授时装置、接收装置。如图8所示，本实施例通过调制模块51将1PPS信号和第一时钟信号这两个信号进行调制，实现信号的发送，接收装置53接收到一个信号并进行相位同步，再通过解调模块54将一个相位同步后的信号解调为两个信号，得到相位同步后的1PPS信号和相位同步后的第一时钟信号，从而实现两个信号的相位同步。其中，信号的调制和解调均通过信号的占空比实现。
上述实施例通过信号的占空比利用调制和解调的原理，动态测量1PPS信号由授时方到接收方的传送延迟并进行相位补偿，使得接收方可以精确得到ToD指示的时刻；同时，将1PPS信号调制到走表的时钟信号中，采用一套电路来实现对两个信号的处理，简化设计，节约成本。
参见图9，本发明实施例还提供了一种电子设备100，包括通信接口101、处理器102、存储器103以及总线104，处理器102、通信接口101和存储器103通过总线104连接；上述存储器103用于存储支持处理器102执行上述授时装置相位同步方法和接收装置相位同步方法的计算机程序，上述处理器102被配置为用于执行该存储器103中存储的程序。
可选地，本发明实施例还提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，程序代码使处理器执行如上述授时装置相位同步方法和接收装置相位同步方法。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种授时装置相位同步方法，其特征在于，所述方法应用于授时装置，包括：
经第一路径向接收装置发送第一时钟信号；
接收第三时钟信号，确定第三时钟信号与第一时钟信号的相位差；其中，第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；授时装置向接收装置发送第一时钟信号的路径为第一路径，授时装置接收接收装置发送的第三时钟信号的路径为第二路径，第一路径延时和第二路径延时的比值为预设值，其中，所述第一路径延时为第二时钟信号与所述第一时钟信号的相位差，且所述第二路径延时为所述第三时钟信号与所述第二时钟信号的相位差；
根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使接收装置根据移相相位值进行移相，实现第一时钟信号与接收装置移相后的输出信号的相位对齐。
2.根据权利要求1所述的方法，其特征在于，第一路径的线路长度与第二路径的线路长度的比值为预设值。
3.一种接收装置相位同步方法，其特征在于，所述方法应用于接收装置，包括：
接收第二时钟信号，并将第二时钟信号进行零延时后经第二路径反馈至授时装置；其中，所述第二时钟信号为授时装置发送的第一时钟信号经第一路径后接收装置接收到的信号；授时装置接收第三时钟信号，确定所述第三时钟信号与所述第一时钟信号的相位差；其中，所述第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；接收装置接收授时装置发送的第一时钟信号的路径为第一路径，接收装置将第二时钟信号反馈至授时装置的路径为第二路径，第一路径延时和第二路径延时的比值为预设值，其中，所述第一路径延时为所述第二时钟信号与所述第一时钟信号的相位差，且所述第二路径延时为所述第三时钟信号与所述第二时钟信号的相位差；
接收授时装置发送的根据所述相位差和所述预设值计算的移相相位值，并根据移相相位值将第二时钟信号进行移相，以将接收装置的输出信号与第一时钟信号相位对齐。
4.根据权利要求3所述的方法，其特征在于，第一路径的线路长度与第二路径的线路长度的比值为预设值。
5.一种用于相位同步的授时装置，其特征在于，包括：
信号源模块，用于经第一路径向接收装置发送第一时钟信号；
鉴相模块，接收第三时钟信号，确定第三时钟信号与第一时钟信号的相位差；其中，第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；授时装置向接收装置发送第一时钟信号的路径为第一路径，授时装置接收接收装置发送的第三时钟信号的路径为第二路径，第一路径延时和第二路径延时的比值为预设值，其中，所述第一路径延时为第二时钟信号与所述第一时钟信号的相位差，且所述第二路径延时为所述第三时钟信号与所述第二时钟信号的相位差；
计算模块，用于根据相位差和预设值计算移相相位值，并将移相相位值发送至接收装置，以使接收装置根据移相相位值进行移相，实现第一时钟信号与接收装置移相后的输出信号的相位对齐。
6.根据权利要求5所述的装置，其特征在于，第一路径的线路长度与第二路径的线路长度的比值为预设值。
7.一种用于相位同步的接收装置，其特征在于，包括：
零延时模块，用于接收第二时钟信号，并将第二时钟信号进行零延时后经第二路径反馈至授时装置；其中，所述第二时钟信号为授时装置发送的第一时钟信号经第一路径后接收装置接收到的信号；授时装置接收第三时钟信号，确定所述第三时钟信号与所述第一时钟信号的相位差；其中，所述第三时钟信号为向接收装置发送的第一时钟信号经第一路径发送至接收装置，接收装置进行零延时后再经第二路径反馈至授时装置的信号；接收装置接收授时装置发送的第一时钟信号的路径为第一路径，接收装置将第二时钟信号反馈至授时装置的路径为第二路径，第一路径延时和第二路径延时的比值为预设值，其中，所述第一路径延时为所述第二时钟信号与所述第一时钟信号的相位差，且所述第二路径延时为所述第三时钟信号与所述第二时钟信号的相位差；
移相模块，用于接收授时装置发送的根据所述相位差和所述预设值计算的移相相位值，并根据移相相位值将第二时钟信号进行移相，以将接收装置的输出信号与第一时钟信号相位对齐。
8.一种用于相位同步的授时终端，其特征在于，包括如权利要求5-6任一项所述的授时装置和调制模块；
所述调制模块，用于将1PPS信号和第一时钟信号进行调制，得到调制信号；
所述的授时装置，用于将调制信号发送至接收装置。
9.一种用于相位同步的接收终端，其特征在于，包括如权利要求7所述的接收装置和解调模块；
所述接收装置，用于接收授时装置发送的调制信号；
所述解调模块，用于将接收装置的输出信号进行解调，得到解调信号；所述解调信号包括相位同步后的1PPS信号和相位同步后的第一时钟信号。
10.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求1至4任一项所述的方法的步骤。
CN201910890712.8A 2019-09-19 2019-09-19 相位同步方法、装置和终端 Active CN110611950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910890712.8A CN110611950B (zh) 2019-09-19 2019-09-19 相位同步方法、装置和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910890712.8A CN110611950B (zh) 2019-09-19 2019-09-19 相位同步方法、装置和终端

Publications (2)

Publication Number Publication Date
CN110611950A CN110611950A (zh) 2019-12-24
CN110611950B true CN110611950B (zh) 2021-08-10

Family

ID=68891688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910890712.8A Active CN110611950B (zh) 2019-09-19 2019-09-19 相位同步方法、装置和终端

Country Status (1)

Country Link
CN (1) CN110611950B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420747A (zh) * 2008-11-12 2009-04-29 华为技术有限公司 同步方法、基站、网络服务器以及通信系统
CN101599807A (zh) * 2009-06-19 2009-12-09 中兴通讯股份有限公司 一种使主备时钟相位对齐的方法和装置
CN102404840A (zh) * 2010-09-13 2012-04-04 株式会社Ntt都科摩 无线系统中的节点及其时间和频率同步方法
CN105846988A (zh) * 2016-04-29 2016-08-10 华中科技大学 一种多天线无线通信系统的时钟和频率同步方法
CN108337086A (zh) * 2018-02-02 2018-07-27 北京邮电大学 一种适用于量子密钥分法系统中的相位同步采样方法
CN108768387A (zh) * 2017-12-19 2018-11-06 上海集成电路研发中心有限公司 一种快速锁定的延时锁定环

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10237836B2 (en) * 2014-06-09 2019-03-19 Parallel Wireless, Inc. Frequency and phase synchronization using full duplex radios over wireless mesh networks
CN108833071B (zh) * 2018-03-19 2020-11-10 中国科学院电子学研究所 一种相位同步方法和装置
CN109818701B (zh) * 2019-02-19 2021-03-02 烽火通信科技股份有限公司 通信设备的高精度时钟同步方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420747A (zh) * 2008-11-12 2009-04-29 华为技术有限公司 同步方法、基站、网络服务器以及通信系统
CN101599807A (zh) * 2009-06-19 2009-12-09 中兴通讯股份有限公司 一种使主备时钟相位对齐的方法和装置
CN102404840A (zh) * 2010-09-13 2012-04-04 株式会社Ntt都科摩 无线系统中的节点及其时间和频率同步方法
CN105846988A (zh) * 2016-04-29 2016-08-10 华中科技大学 一种多天线无线通信系统的时钟和频率同步方法
CN108768387A (zh) * 2017-12-19 2018-11-06 上海集成电路研发中心有限公司 一种快速锁定的延时锁定环
CN108337086A (zh) * 2018-02-02 2018-07-27 北京邮电大学 一种适用于量子密钥分法系统中的相位同步采样方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于光纤以太网的高精度分布式授时技术;龚光华;《导航定位与授时》;20171129;全文 *
基于全数字锁相环的电力系统高精度同步时钟;李泽文;《电力自动化设备》;20150701;全文 *

Also Published As

Publication number Publication date
CN110611950A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
US7787576B2 (en) Time synchronization of master and slave devices
JP7301771B2 (ja) 位相補正装置、測距装置及び位相変動検出装置
CN103219946B (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
US8509360B2 (en) Pulse radio receiver
US8867588B2 (en) Chirp data channel synchronisation
US20100150288A1 (en) Synchronization of Low Noise Local Oscillator using Network Connection
RU2502196C1 (ru) Устройство компенсации фазовой ошибки и способ компенсации фазовой ошибки
JP7354075B2 (ja) 位相補正装置及び測距装置
CN1770752B (zh) 用于载频恢复的方法及电路
US11277142B2 (en) Phase correcting device, distance measuring device, phase fluctuation detecting device and phase correction method
CN110611950B (zh) 相位同步方法、装置和终端
US8351559B1 (en) Sample time correction for multiphase clocks
JP2011071852A (ja) 伝送システムおよび伝送方法
US8988144B2 (en) Demodulator and system for transmitting modulated information, in particular for radiofrequency identification tags
JP5443328B2 (ja) 送受信装置
JP2002335179A (ja) 受信器、および、受信器が所望のチャネルの搬送周波数と初期同期をとるための方法
CN113949499B (zh) 通信系统、通信装置、通信方法及控制单元
JP5407177B2 (ja) 信号逓倍器、信号生成器、光送信器および光通信装置
JP2009253951A (ja) パルス幅補正装置およびパルス幅補正方法
JPH04326826A (ja) 時分割多重無線通信のキャリア周波数およびシンボルタイミングの同期方式
EP1071279B1 (en) Receiver circuit
JP2009100298A (ja) 受信装置および受信方法
CN112713981B (zh) 双信道时间频率高精度传递装置及方法
US10419136B2 (en) Communication device and orthogonal error measurement method for communication device
JP2002026864A (ja) Ｏｆｄｍ復調時の同期信号生成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant