CN110607498A - 一种高通量薄膜材料芯片的分立掩膜高精度对准系统 - Google Patents

一种高通量薄膜材料芯片的分立掩膜高精度对准系统 Download PDF

Info

Publication number
CN110607498A
CN110607498A CN201910905251.7A CN201910905251A CN110607498A CN 110607498 A CN110607498 A CN 110607498A CN 201910905251 A CN201910905251 A CN 201910905251A CN 110607498 A CN110607498 A CN 110607498A
Authority
CN
China
Prior art keywords
mask
carrier
groove
substrate
film material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910905251.7A
Other languages
English (en)
Other versions
CN110607498B (zh
Inventor
吕文来
陈飞
张金仓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN201910905251.7A priority Critical patent/CN110607498B/zh
Publication of CN110607498A publication Critical patent/CN110607498A/zh
Application granted granted Critical
Publication of CN110607498B publication Critical patent/CN110607498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供了一种高通量薄膜材料芯片的分立掩膜高精度对准系统,用于解决现有技术中高通量薄膜制备系统中,掩膜与基片距离大、距离控制精度低、掩膜不可重复利用、生产效率低下、沉积膜组分不可控、膜阴影范围大的技术问题;包括:载体、基片、载体驱动装置、掩膜和定位球;实施本发明的技术方案,利用硅的各向异性加工出第一凹槽、第二凹槽,结合氮化硅定位球,实现掩膜与基片的高精度距离控制,从而将基片与掩膜的距离控制在较低范围,膜阴影范围小;设置可旋转的掩膜台以及掩膜旋转机构,系统可提供多种沉积方案,实现沉积膜组分的精准控制,提高系统的生产效率;设置多个第二凹槽,掩膜可以适用多种类型基片,降低系统成本。

Description

一种高通量薄膜材料芯片的分立掩膜高精度对准系统
技术领域
本发明涉及高通量实验领域,特别涉及一种高通量薄膜材料芯片的分立掩膜高精度对准系统。
背景技术
材料高通量实验是材料基因工程的三大核心要素之一,它与材料计算模拟、材料信息学/数据库的有机结合可以有效缩短材料研发进程。
基于物理气相沉积的高通量薄膜制备技术是常见的高通量实验方法,目前常见的高通量薄膜制备技术包括连续掩膜镀膜法,分立掩膜镀膜法和共沉积法。其中,连续掩膜镀膜无法获得各分立区域成分均匀的样品,不适合用于研究对化学配比敏感的复合材料;共沉积法,用于多元材料系统研究时不易实现0~X%的成分分布,即成分分布梯度受限。当倾角为20°时,每10mm不均匀度最大为4%.由于各沉积源的产额不均匀,成分分布可控性较弱。
利用光刻掩膜的分立掩膜镀膜法,掩膜制备工艺繁琐,掩膜无法重复利用,且不支持原位加热,一批次样品的制备耗时长。而利用机械掩膜的分立掩膜镀膜法则是在衬底前安装物理掩膜,但目前已有技术的物理掩膜和基片间距离较大(>50μm),且掩膜和基片的对准精度不高,导致成膜阴影区域大,影响样品质量,这也是限制高通量薄膜制备技术的样品单元密度进一步提高的重要原因。
因此需要一种物理掩膜和基片间距小、对准精度高、掩膜可重复利用、生产效率高、沉积膜组分可控的高通量薄膜材料芯片的分立掩膜高精度对准系统。
发明内容
为了解决上述技术问题,本发明中披露了一种高通量薄膜材料芯片的分立掩膜高精度对准系统,本发明的技术方案是这样实施的:
一种高通量薄膜材料芯片的分立掩膜高精度对准系统,包括:载体、基片、载体驱动装置、掩膜和定位球;所述基片固定至所述载体;所述载体驱动装置连接至所述载体,驱动所述载体靠近或远离所述掩膜;所述掩膜设置透料孔;所述载体设置第一凹槽,所述掩膜设置与所述第一凹槽相应的第二凹槽,所述定位球放置于所述第二凹槽中。
优选地,所述第一凹槽和/或所述第二凹槽的形状为棱台形或角锥形。
优选地,所述第一凹槽和/或所述第二凹槽的的数量设置为大于等于一个的。
优选地,所述高通量薄膜材料芯片的分立掩膜高精度对准系统,还包括掩膜旋转机构,所述掩膜旋转机构连接至所述掩膜,驱动所述掩膜旋转。
优选地,所述载体和所述掩膜的材料为硅。
优选地,所述定位球的材料为氮化硅。
优选地,所述高通量薄膜材料芯片的分立掩膜高精度对准系统,还包括掩膜台和掩膜台旋转机构,所述掩膜和所述掩膜旋转机构成对设置,数量设置为大于一个的;所述掩膜台设置多个掩膜槽,所述掩膜可拆卸式连接至所述掩膜槽;所述掩膜台旋转机构连接所述掩膜台,驱动所述掩膜台旋转。
优选地,所述掩膜旋转机构固定至所述掩膜台,连接至所述掩膜。
优选地,所述载体还包括定位柱,所述掩膜还包括与所述定位柱贴合的凹槽。
优选地,所述载体驱动装置弹性连接至所述载体。
实施本发明的技术方案可解决现有技术中高通量薄膜制备系统中,掩膜与基片距离大、距离控制精度低、掩膜不可重复利用、生产效率低下、沉积膜组分不可控、膜阴影范围大的技术问题;实施本发明的技术方案,利用硅的各向异性加工出第一凹槽、第二凹槽,结合氮化硅定位球,实现掩膜与基片的高精度距离控制,从而将基片与掩膜的距离控制在较低范围,膜阴影范围小;设置可旋转的掩膜台以及掩膜旋转机构,系统可提供多种沉积方案,实现沉积膜组分的精准控制,提高系统的生产效率;设置多个第二凹槽,掩膜可以适用多种类型基片,降低系统成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一种实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的一种具体实施方式的掩膜台俯视图;
图2为本发明的一种具体实施方式的对齐系统整体示意图;
图3本发明的一种具体实施方式的掩膜基片对齐示意图;
图4本发明的一种具体实施方式的载体结构示意图;
图5本发明的一种具体实施方式的掩膜结构示意图;
图6本发明的一种具体实施方式的定位球定位示意图。
在上述附图中,各图号标记分别表示:
1-载体;101-第一凹槽;102-定位柱;2-基片;3-载体驱动装置;4-掩膜;401-透料孔;402-第二凹槽;403-定位凹槽;5-定位球;6-掩膜旋转机构;7-掩膜台;8-掩膜台旋转机构;9-掩膜槽。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的一种具体实施方式中,一种高通量薄膜材料芯片的分立掩膜高精度对准系统,如图1、图2、图3、图4、图5和图6所示,包括:载体1、基片2、载体驱动装置3、掩膜4和定位球5;基片2固定至载体1;载体驱动装置3连接至载体1,驱动载体1靠近或远离掩膜4;掩膜4设置透料孔401;载体1设置第一凹槽101,掩膜4设置与第一凹槽101相应的第二凹槽402,定位球5放置于第二凹槽402中。
当仅需使用一种掩膜4时,用户可以将掩膜4、基片2和金属蒸汽通路设置于同一直线上。基片2与载体1之间可以通过卡接等方式连接,本技术的重点在于系统的对齐方式,因此基片2与载体1间具体的连接方式不做赘述。
载体驱动装置3可以使用直线推杆等装置,用于将载体1远离掩膜4,便于拆卸更换基片2以及将载体1靠近掩膜4,以进行高通量MBE生长。第一凹槽101和第二凹槽402可以采取球形、方形等形状,定位球5设置于无需移动的第二凹槽402中,防止掉落,当载体驱动装置3驱动载体1靠近掩膜4至目标位置时,第一凹槽101和第二凹槽402卡紧定位球5,则定位球5的形状、规格、第一凹槽101和第二凹槽402的形状和规格决定了当定位球5被卡紧之后载体1与掩膜4的位置,从而控制基片2与掩膜4间的位置。当更换不同规格的基片2或需要调整基片2与掩膜4的位置时,用户仅需更换不同规格的定位球5,操作便捷。定位的精度由第一凹槽101、第二凹槽402、小球的加工精度、硬度决定。当载体驱动装置3驱动载体1压紧定位球5后,薄膜生长系统开始工作,产生的金属蒸汽通过透料孔401在基片2表面成膜。
在一种优选的实施方式中,如图1、图2、图3、图4、图5和图6所示,第一凹槽101和/或第二凹槽402的的数量设置为大于等于一个的。
用户可以设置成对出现、相互配合、不同规格的第一凹槽101和第二凹槽402,以对应基片2和掩膜4间不同的距离范围,提高系统的兼容性。
在一种优选的实施方式中,如图1、图2、图3、图4、图5和图6所示,载体1和掩膜4的材料为硅。
在一种优选的实施方式中,如图2、图5和图6所示,第一凹槽101和/或第二凹槽402的形状为棱台形或角锥形。
微纳加工中,硅(111)面与硅(100)面的刻蚀速度差距极大,刻蚀在硅片上会得到棱与硅(100)面方向呈54.7°夹角的棱台或角锥。在该具体实施方式中,第一凹槽101和第二凹槽402的形状为四棱台形,第一凹槽101与第二凹槽402的加工方式均为在硅(100)面上刻蚀正方形区域,形成多个棱与底面夹角为54.7°的四棱台。利用硅晶体本身的性质加工定位凹槽403,加工精度较高。
在一种优选的实施方式中,如图1、图2、图3、图4、图5和图6所示,定位球5的材料为氮化硅。
氮化硅材料本身具有润滑性并且耐磨损,使用过程中不易损坏,寿命较长。同时,薄膜生长技术中,金属蒸汽的温度较高,氮化硅高温时抗氧化,可以防止在高温下与环境中残留的少量氧气发生氧化反应生成杂质变质或表面形状改变,提高系统的可靠性。氮化硅定位球5结合利用晶体本身的各向异性微纳加工的第一凹槽101和第二凹槽402,可以将基片2与掩膜4间的距离精确控制到20μm,可以大大降低阴影效应并防止掩膜4污染基片2表面,误差最小可以达到5μm,提高工艺精度。
在一种优选的实施方式中,一种高通量薄膜材料芯片的分立掩膜高精度对准系统,如图1、图2、图3、图4、图5和图6所示,还包括掩膜旋转机构6,掩膜旋转机构6连接至掩膜4,驱动掩膜4旋转。
掩膜旋转机构6可以使用步进电机或伺服电机等输出装置,通过齿轮等结构带动掩膜4旋转。掩膜4旋转至不同角度,则可在基片2上形成不同位置的沉积层,在该具体实施方式中,掩膜4的形状为正方形,每次旋转的角度设置为90°,则一块掩膜4可以在基片2上实现4种沉积方案。
在一种优选的实施方式中,一种高通量薄膜材料芯片的分立掩膜高精度对准系统,如图1、图2、图3、图4、图5和图6所示,还包括掩膜台7和掩膜台旋转机构8,掩膜4和掩膜旋转机构6成对设置,数量设置为大于一个的;掩膜台7设置多个掩膜槽9,掩膜4可拆卸式连接至掩膜槽9;掩膜台旋转机构8连接掩膜台7,驱动掩膜台7旋转。
在该具体实施方式中,掩膜台旋转机构8连接至台柱,驱动台柱旋转,掩膜台7固定至可绕中心旋转的台柱,实现掩膜台7绕中心的旋转。掩膜4可以通过卡接结构卡接在掩膜槽9中,多个掩膜槽9均设置与距掩膜台7中心相同的位置。掩膜4通过可拆卸方式固定至掩膜槽9,便于掩膜4老化或需要实现不同沉积方案时更换掩膜4,降低系统后续维护的时间成本和人力成本。
当需要使用不同的掩膜4时,用户首先控制载体驱动装置3驱动载体1远离掩膜台7台面,其后旋转掩膜台7,使对应掩膜4移动至载体1对应位置,其后控制载体驱动装置3驱动载体1重新贴合掩膜4,即可实现多种沉积方案,在基片2上获得目标浓度梯度的沉积层,实现对沉积层组分的准确控制。
在一种优选的实施方式中,如图1、图2、图3、图5和图6所示,掩膜旋转机构6固定至掩膜台7,连接至掩膜4。在该具体实施方式中,掩膜4设置为每次旋转90°,掩膜台7上设置8个掩膜槽9,共能实现48种沉积方案。用户设置单个掩膜4实现n种沉积方案、掩膜台7上设置m个掩膜4时,该系统共能实现mn种沉积方案,大大提高系统的生产效率,实现沉积膜不同位置组分的精准控制。
在一种优选的实施方式中,如图1、图2、图3、图4、图5和图6所示,载体1还包括定位柱102,掩膜4还包括与定位柱102贴合的定位凹槽403。
在该具体实施方式中,定位柱102的形状为圆柱形,定位凹槽403为圆孔。定位柱102使用含有钽钼钨的耐高温金属材料制备,通过卡接方式固定至基片2,当载体驱动装置3驱动载体1靠近掩膜4时,定位柱102插入定位凹槽403,防止基片2发生偏移,提高定位精度。
在一种优选的实施方式中,如图1、图2、图3、图4、图5和图6所示,载体驱动装置3弹性连接至载体1。
在该具体实施方式中,载体驱动装置3可以通过弹簧等弹性结构连接至载体1,定位凹槽403的开口处可以设置为喇叭状的,当载体驱动装置3驱动载体1靠近掩膜4时,定位柱102在喇叭状开口的引导下插入定位凹槽403中,实现载体1和掩膜4的对齐,可以防止磁场、器械老化变形和重力等影响导致载体1的偏移,提高定位精度。定位柱102插入定位凹槽403后再利用定位球5控制载体1和掩膜4的距离,实现对基片2与掩膜4位置的高精度控制;用户也可以根据使用场景的需要选择合适形状的定位槽403。
需要指出的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,包括:载体、基片、载体驱动装置、掩膜和定位球;
所述基片固定至所述载体;
所述载体驱动装置连接至所述载体,驱动所述载体靠近或远离所述掩膜;
所述掩膜设置透料孔;
所述载体设置第一凹槽,所述掩膜设置与所述第一凹槽相应的第二凹槽,所述定位球放置于所述第二凹槽中。
2.根据权利要求1所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述第一凹槽和/或所述第二凹槽的形状为棱台形或角锥形。
3.根据权利要求1所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述第一凹槽和/或所述第二凹槽的的数量设置为大于等于一个的。
4.根据权利要求3所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,还包括掩膜旋转机构,所述掩膜旋转机构连接至所述掩膜,驱动所述掩膜旋转。
5.根据权利要求2所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述载体和所述掩膜的材料为硅。
6.根据权利要求1所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述定位球的材料为氮化硅。
7.根据权利要求1所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,还包括掩膜台和掩膜台旋转机构,所述掩膜和所述掩膜旋转机构成对设置,数量设置为大于一个的;
所述掩膜台设置多个掩膜槽,所述掩膜可拆卸式连接至所述掩膜槽;
所述掩膜台旋转机构连接所述掩膜台,驱动所述掩膜台旋转。
8.根据权利要求7所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述掩膜旋转机构固定至所述掩膜台,连接至所述掩膜。
9.根据权利要求7所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述载体还包括定位柱,所述掩膜还包括与所述定位柱贴合的凹槽。
10.根据权利要求9所述的一种高通量薄膜材料芯片的分立掩膜高精度对准系统,其特征在于,所述载体驱动装置弹性连接至所述载体。
CN201910905251.7A 2019-09-24 2019-09-24 一种高通量薄膜材料芯片的分立掩膜高精度对准系统 Active CN110607498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910905251.7A CN110607498B (zh) 2019-09-24 2019-09-24 一种高通量薄膜材料芯片的分立掩膜高精度对准系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910905251.7A CN110607498B (zh) 2019-09-24 2019-09-24 一种高通量薄膜材料芯片的分立掩膜高精度对准系统

Publications (2)

Publication Number Publication Date
CN110607498A true CN110607498A (zh) 2019-12-24
CN110607498B CN110607498B (zh) 2021-07-16

Family

ID=68891494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910905251.7A Active CN110607498B (zh) 2019-09-24 2019-09-24 一种高通量薄膜材料芯片的分立掩膜高精度对准系统

Country Status (1)

Country Link
CN (1) CN110607498B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258495B1 (en) * 1998-09-14 2001-07-10 Orc Manufacturing Co., Ltd. Process for aligning work and mask
CN105154843A (zh) * 2015-10-22 2015-12-16 宁波英飞迈材料科技有限公司 高通量组合材料芯片前驱体沉积设备及其沉积方法
CN105372112A (zh) * 2015-12-21 2016-03-02 宁波英飞迈材料科技有限公司 一种掩模更换装置及高通量样品制备方法
CN106222615A (zh) * 2016-08-23 2016-12-14 电子科技大学 高通量组合材料芯片及其制备方法、制备装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258495B1 (en) * 1998-09-14 2001-07-10 Orc Manufacturing Co., Ltd. Process for aligning work and mask
CN105154843A (zh) * 2015-10-22 2015-12-16 宁波英飞迈材料科技有限公司 高通量组合材料芯片前驱体沉积设备及其沉积方法
CN105372112A (zh) * 2015-12-21 2016-03-02 宁波英飞迈材料科技有限公司 一种掩模更换装置及高通量样品制备方法
CN106222615A (zh) * 2016-08-23 2016-12-14 电子科技大学 高通量组合材料芯片及其制备方法、制备装置

Also Published As

Publication number Publication date
CN110607498B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US8349143B2 (en) Shadow masks for patterned deposition on substrates
JP5341039B2 (ja) 一緒になって電子コンポーネントに浮動的に係合する整列固定具の二つの当接部
US8088684B2 (en) Apparatus and method for semiconductor wafer bumping via injection molded solder
US11823935B2 (en) Stacking apparatus and stacking method
US8717048B2 (en) System for post-processing of electronic components
US20110043982A1 (en) elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture
CN1672057A (zh) 制造微电子弹簧触点阵列的方法
US20110042264A1 (en) Elastic unit exerting two angled force components on an abutting section of an align fixture
JP2006052461A (ja) マグネトロンスパッタリング装置、円筒陰極、及び薄い複合膜を基板上に成膜する方法
US9406644B2 (en) Chip separation process for photochemical component printing
US20180090360A1 (en) Substrate alignment apparatus, substrate processing apparatus, substrate arrangement apparatus, substrate alignment method, substrate processing method, and substrate arrangement method
CN110168711A (zh) 接合基板的装置和方法
CN110607498B (zh) 一种高通量薄膜材料芯片的分立掩膜高精度对准系统
CN105154843A (zh) 高通量组合材料芯片前驱体沉积设备及其沉积方法
CN110530700A (zh) 采用fib制备测试样品的方法以及测试样品
CN213459689U (zh) 晶圆清洗设备及定位治具
CN107045266B (zh) 用于大面积激光直写系统的多次迭代调平方法
CN113410131B (zh) 一种筛选高熵合金成分的方法
CN109314069B (zh) 用于部件堆叠和/或拾放过程的微型多拾取元件
US11322374B2 (en) Optical station for exchanging optical elements
KR100568261B1 (ko) 세포계수를 위한 미세격자가 형성된 세포배양 용기를제작하는 방법
CN219123202U (zh) 一种承载盘及电子束蒸发设备
US11594433B2 (en) Electronic component transfer apparatus
US8859299B2 (en) HPC workflow for rapid screening of materials and stacks for STT-RAM
EP0312170B1 (en) Process for step and repeat vacuum-deposition of large-area thin-film transistor matrix-circuits on monolithic glass panels through perforated metal masks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant