CN110602538A - 用于不对称图像分离器时钟生成的系统和方法 - Google Patents

用于不对称图像分离器时钟生成的系统和方法 Download PDF

Info

Publication number
CN110602538A
CN110602538A CN201910514395.XA CN201910514395A CN110602538A CN 110602538 A CN110602538 A CN 110602538A CN 201910514395 A CN201910514395 A CN 201910514395A CN 110602538 A CN110602538 A CN 110602538A
Authority
CN
China
Prior art keywords
image
image stream
stream
superframe
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910514395.XA
Other languages
English (en)
Other versions
CN110602538B (zh
Inventor
Y·巴尔希欧格鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Priority to CN202310534023.XA priority Critical patent/CN116405721A/zh
Publication of CN110602538A publication Critical patent/CN110602538A/zh
Application granted granted Critical
Publication of CN110602538B publication Critical patent/CN110602538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/48—Gating or clocking signals applied to all stages, i.e. synchronous counters with a base or radix other than a power of two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/428—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one with lower resolution, e.g. single bit, feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2365—Multiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/41422—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance located in transportation means, e.g. personal vehicle
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/44008—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
    • H04N7/104—Switchers or splitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H04N7/108—Adaptations for transmission by electrical cable the cable being constituted by a pair of wires
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04753—Control or error compensation of scanning position or velocity
    • H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
    • H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
    • H04N2201/04768—Controlling the frequency of the signals

Abstract

本文描述了提供用于不对称图像分离器图像流应用的系统和方法。在一个实施例中，一种支持图像多流传输的系统包括将超帧图像流分离成两个或更多个图像流的不对称图像分离器引擎、以及分数时钟分频器电路。所述分数时钟分频器可以包括数字反馈控制回路和一位Σ‑Δ调制器。所述分数时钟分频器电路可以为所述两个或更多个图像流中的每一个图像流提供兼容的显示时钟频率。当多图像流包括两个图像流时，所述不对称图像分离器引擎通过向具有最短高度的第一图像流添加竖直填充来将所述第一图像流的竖直不对称性调整为与第二图像流相同的高度。所述超帧图像流可以包括来自视频、LIDAR、雷达或其他传感器的图像流。

Description

用于不对称图像分离器时钟生成的系统和方法
相关申请的交叉引用
本专利申请涉及于2018年6月13日提交的发明人亚尔新鲍尔齐格鲁(YalcinBalcioglu)的名称为“SYSTEMS AND METHODS FOR ASYMMETRIC DUAL-VIEW CLOCKGENERATION(用于不对称双视图时钟生成的系统和方法)”的共同未决且共同所有的美国临时专利申请号62/684,326，并根据35U.S.C.§119(e)要求其优先权权益，所述专利文献通过引用以其全文结合在此并用于所有目的。
A.技术领域
本披露总体上涉及用于串行器/解串器(SerDes)通信的系统和方法。更具体地，本披露涉及用于不对称图像分离器应用的系统和方法。
B.背景技术
千兆位多媒体串行链路(GMSL)串行器和解串器(SerDes)可以支持各种应用所需的高带宽、复杂互连和数据完整性要求。例如，但不限于，应用可以包括对相机的低功率要求和传感器数据聚合的广泛变化的带宽。使用长达15米的屏蔽双绞线(STP)或同轴电缆，GMSL串行器和解串器可以满足汽车和其他行业的严格电磁兼容性(EMC)要求。在一些实施例中，应用可以包括未来的汽车信息娱乐系统和先进驾驶员辅助系统(ADAS)。
可以在每个串行器和解串器IC中内置扩频能力，以提高链路的电磁干扰(EMI)性能而无需外部扩频时钟。系列内的串行器和解串器的互操作允许在链路的每一端使用不同的接口。除了驱动高分辨率中央/后座显示器和仪表板之外，GMSL SerDes系统还可以用于兆像素摄像系统。
在一些实施例中，可以利用不对称图像分离器(例如，不对称并排双视图分离器引擎)来实施GMSL SerDes系统，以接收包含多个显示图像的单个超级视频流。为了为视频多流传输系统内的各个显示器生成视频时钟，可以在不对称图像分离器块中利用锁相环(PLL)振荡器。PLL可能需要附加的成本、尺寸和功耗。
因此，需要可以在无需PLL的情况下实施不对称图像分离器时钟生成块的系统和方法。
附图说明
将参考本发明的实施例，附图中可以展示这些实施例的示例。这些附图旨在为说明性的，并非限制性的。尽管总体上在这些实施例的背景下描述了本发明，但是应当理解的是，其不旨在将本发明的范围限制于这些具体实施例。
图1A展示了根据本披露的各个实施例的串行器/解串器(SerDes)的功能。
图1B描绘了根据本披露的各个实施例的用于视频多流传输的两种配置。
图2A、图2B和图2C描绘了根据本披露的各个实施例的多流传输视频和视频分离。
图3描绘了根据本披露的各个实施例的分数时钟分频器。
图4描绘了根据本发明实施例的用于视频多流传输的具有集成在串行器中的分数时钟分频器的配置。
图5描绘了根据本文献的实施例的计算设备/信息处置系统的简化框图。
具体实施方式
在以下描述中，出于解释的目的，阐述了具体细节以便提供对本发明的理解。然而将明显的是，本领域的技术人员可以在不具有这些细节的情况下实践本发明。此外，本领域的技术人员将认识到，以下所描述的本发明的实施例可以在有形计算机可读介质上以诸如过程、装置、系统、设备或方法等各种方式实施。
在图中示出的部件或模块展示了本发明的示例性实施例并且旨在避免混淆本发明。还应理解的是，贯穿本讨论，部件可以被描述为可以包括子单元的单独的功能单元，但是本领域技术人员将认识到的是，各种部件或其部分可以被分成单独的部件或者可以被集成在一起，包括集成在单个系统或部件中。应注意的是，本文所讨论的功能或操作可以被实施为部件。部件可以实施成软件、硬件、或其组合。
此外，在图内的部件或系统之间的连接不旨在局限于直接连接。然而，在这些部件之间的数据可以被中间部件修改、重新格式化或以其他方式改变。而且，可以使用附加的或更少的连接。还应注意的是，术语“耦合(coupled)”、“连接(connected)”或“通信地耦合(communicatively coupled)”应被理解为包括直接连接、通过一个或多个中间设备的间接连接、以及无线连接。
在本说明书中，对“一个实施例(one embodiment)”、“优选实施例(preferredembodiment)”、“实施例(an embodiment)”、或“多个实施例(embodiments)”的引用意味着，结合所述实施例所描述的具体特征、结构、特性或功能被包含在本发明的至少一个实施例中并且可以在不止一个实施例中。而且，在本说明书的不同地方出现的上述短语不一定都是指同一个实施例或多个实施例。
在本说明书中的不同地方使用的某些术语是用于说明并且不应被理解为限制。服务、功能或资源不限于单个服务、功能或资源；对这些术语的使用可以指可以是分散的或聚集的一组相关服务、功能或资源。
此外，应注意的是：(1)可以可选地执行某些步骤；(2)步骤可以不限于本文阐述的特定顺序；(3)可以按不同的顺序执行这些步骤；以及(4)可以同时完成某些步骤。
图1A展示了根据本披露的各个实施例的串行器/解串器(SerDes)100的功能。串行器/解串器(SerDes)100可以利用多千兆位点对点连接技术。实际上，SerDes 100是可以用于高速通信以补偿有限的输入和输出的一对功能块。这些块可以在每个方向上在串行数据接口与并行接口之间转换数据。在一些实施例中，SerDes 100可以在单线/微分线路上提供数据传输，以最小化I/O引脚和互连的数量。并行时钟SerDes可以用于对并行总线输入以及数据地址和控制信号进行串行化。经串行化的流可以与参考时钟一起发送。在一些实施例中，可以经由锁相环(PLL)振荡器提供时钟。经串行化的流可以称为超帧图像流。
在视频应用的一些实施例中，为了实现800×600像素的分辨率，可能需要70MHz的视频时钟。在另一个实施例中，为了实现具有1920×1080像素的分辨率的全HD，可能需要140MHz的视频时钟频率。
在一些实施例中，多千兆位点对点连接技术是千兆位多媒体串行链路(GMSL)SerDes技术。GMSL技术可以在15米的单根同轴电缆或10米至15米的屏蔽双绞线上同时传输HD视频、音频、控制信息、聚合传感器数据和千兆以太网，与此同时满足汽车电磁兼容性(EMC)规范。使用同轴电缆和屏蔽双绞线电缆可以减轻否则将是复杂的互连主干，从而以较低的系统成本支持视频多流传输。与以太网技术相比，GMSL技术可以在不进行压缩的情况下传输多兆像素的图像。如此，GMSL可以支持对于比如物体和行人检测等安全特征变得至关重要的机器视觉技术。利用数据压缩的其他实施例可能导致伪像和信息丢失，这可能限制支持机器视觉的能力。
每个GMSL SerDes IC的特征为内置的扩频能力，这可以降低链路的电磁干扰(EMI)。IC的同轴线传输电力的架构可以消除对附加电源或地线的需求，从而解决了车辆重量的挑战。利用集成的双向控制通道，单个微控制器可以对串行器、解串器和所有连接的外围设备进行编程。在一个或多个实施例中，这种架构消除了远程侧微控制器及其支持组件，从而简化了设计并降低了成本、尺寸和功耗。此外，在GMSL上以菊花链形式链接多个相机模块的能力还包括降低系统成本以及缩短设计时间。根据技术的内置诊断能力增强数据的完整性。
图1B描绘了根据本披露的各个实施例的用于视频多流传输的两种配置。如图1B所示，GMSL技术允许视频聚合和视频分离。视频系统110包括SoC 111、串行器(SER 112、SER113)、解串器(DES 116、DES 117)、CID 118和IC 119。(CID＝中央仪表显示；IC＝仪表板)SoC是片上系统。如所展示的，SER 112和SER 113分别单独地从SoC 111接收视频信号131和视频信号132。SER 112和SER 113处理其各自的视频信号并分别生成视频114和视频115。视频114和视频115分别耦合到DES 116和DES 117，并分别生成CID 118和IC 119。针对视频系统110，可以并行处理来自SoC 111的视频信号，从而需要单独的串行器和附加的I/O接口。在一个或多个实施例中，超帧图像流包括来自视频、LIDAR(光探测与测距)、雷达或其他传感器的图像流。超帧图像流包括支持先进驾驶员辅助系统(ADAS)或汽车信息娱乐应用的图像流。
不对称图像分离器
在一些其他实施例中，视频系统120利用允许视频聚合和视频分离的GMSL技术。如所展示的，视频系统120包括SoC 121、串行器SER 122、解串器DES 125和DES 126、CID 127和IC 128。按照图1B，SER 122从SoC 121接收多视频信号131/132。多视频信号131/132包括视频信号131和视频信号132的内容。换言之，多视频信号131/132包括两个视频信号，并且可以称为超帧图像流。SER 122包括不对称图像分离器，并且生成GMSL 123和GSML 124。GSML 123和GSML 124分别耦合到DES 125和DES 126，并生成CID 127和IC 128。在SER 122的输入处的不对称图像分离器的示例可以包括但不限于不对称并排双视图分离器。在一些实施例中，输入超帧中的多个图像可以并排形成。如所展示的，利用GMSL技术，可以降低基础设施成本。
许多不对称图像分离器块使用PLL来操作，以便为各个显示器生成视频时钟。利用PLL为各个显示器生成视频时钟可能显著提高功耗和面积消耗。
车辆中的显示器数量持续增加。传统上，系统设计者需要将单独的SOC视频输出端口与每个显示器相关联。由于显示器数量的增加，这可能意味着需要更多的SOC或者必须选择具有更多视频输出端口的SOC，因而增加了成本。如果SOC视频端口可以用于利用单个虚拟频道驱动多个显示器，则可以在系统中使用具有较少输出端口的较便宜的SOC，并且可以减少成本。
在一些实施例中，不对称图像分离器引擎使用算法来操作，以便从多图像输入中提取各个视频图像。此过程可能要求发射器和接收器必须由多个供应商事先协商设计。
图2A、图2B和图2C描绘了根据本披露的各个实施例的多流传输视频和视频分离。这些附图中包括以下术语：HS＝水平同步；VS＝竖直同步；Tvbp＝竖直后沿时间；Tvfp＝竖直前沿时间；Tvact＝竖直有效时间；Thbp＝水平后沿时间；Thfp＝水平前沿时间；Thact＝水平有效时间；HAS＝水平同步有效时间；BL＝消隐线。图2A、图2B和图2C展示了不对称图像分离器允许从同一的SOC视频输出端口来驱动具有不同分辨率的多个显示器。在一些实施例中，图2A和图2B可以在SoC 121中实施，并且图2C可以在SER 122中实施并在DES 125和DES 126上显示。
图2A的每个视频帧200以及包括具有视频图像204(斜线图案)和视频图像206(平行线图案)的有效区域的输入信号202被并排组合并且顶部对齐以形成超帧。如所展示的，视频图像204具有比视频图像206更高的成像器。位于视频图像206下方和右侧的是被指定为填充以及可选填充或消隐的未使用区域。较短图像(视频图像206)的竖直不对称性增加了对分离器设备中的存储器要求。为了减轻此问题，使用虚拟视频线路来竖直分布较短图像(即，视频图像206)以匹配较高视频流(即，视频图像204)的高度。图2B的视频帧210展示了已经竖直分布的视频图像206。
以比与视频图像204和视频图像212的显示相关联的各个显示器更快的视频时钟频率从SOC视频端口传输经线路填充的超帧。可以通过视频帧210的输出214来展示片上系统(即，SoC 121)的输出。
按照图2C，输出214可以耦合到SER 222。当SER 222从输出214接收到超帧时，其将视频帧210分离成具有兼容的显示定时参数以及与超帧不同的相关联显示视频时钟频率的两个显示。在一些实施例中，超帧的时钟频率是200MHz并且视频图像228(斜线图案)的时钟频率可以是148MHz，并且视频图像232的时钟频率(方形线图案)可以是67MHz。术语“视频图像的时钟频率”也可以称为“显示时钟”。
显示器(例如，DES 125)从SER 222接收信号GMSL 224，并生成视频帧220。视频帧220可以包括视频图像228，所述视频图像是从图2B的视频图像204生成的。另一个显示器(例如，DES 126)从SER 222接收信号GMSL 226，并生成视频帧230。视频帧230可以包括视频图像232，所述视频图像是从图2B的视频图像212生成的。因此，超帧中的视频被分离成单独的视频流。在分离之后，可以使用同一串行链路或单独的串行链路将各个视频流传输到远程位置。
各个显示时钟的生成
在一些实施例中，当提及如何将数据输入流传输到显示面板中时，显示面板和定时控制器具有不同水平的灵活性。较昂贵和精密的显示器可以接受突发和偶发视频输入流，而较便宜的显示器和定时控制器可能对像素时钟频率(PCLK)和显示器的消隐定时参数的要求不灵活。因此，较便宜的面板可能需要完全平滑的视频流输入。为了使消费者能够使用较便宜的系统组件，可能需要利用各个显示器的本机PCLK频率和消隐时间参数来对来自超帧的视频图像进行重新定时。因此，可能需要生成超帧PCLK频率的任何分数以驱动各个显示器。
在一些实施例中，包括消隐时间的每个帧中的像素数量可以确定包括视频图像228(斜线图案)和视频图像232(方形图案)和超帧图像的所有三个图像之间的像素时钟频率比。在比如SOC与SerDes接收器之间的DSI、并行或LVDS等基本视频接口中，假设每个超帧中的像素数量在帧之间相同。另外，可以假设显示视频接口时钟频率与超帧视频像素时钟频率具有整数比率关系。所述整数比率等于M/N。例如，在DSI接口中，视频接口时钟频率不同于视频像素时钟频率，这在某些情况下可以是M/N＝67MHz/200MHz。当上述假设为真时，系统中的输入和输出数据流比率是确定的，并且系统可以使用两个大整数的比率以无需反馈的开环方式生成分离显示的像素时钟信号。
另一方面，在比如相机串行接口(CSI)和嵌入式显示端口(EDP)等更复杂的标准视频接口中，视频接口时钟频率与超帧像素时钟频率可能不具有整数比率关系。因此，可能需要分数时钟生成方法来支持产生分数视频时钟，所述分数视频时钟不能表示为与超帧像素时钟相关的两个整数的比率。已经设计了分数时钟生成方法以覆盖如图3所展示的这两种情况。(DSI、CSI、EDP、LVDS是类似于HDMI的视频接口标准：显示串行接口＝DSI；相机串行接口＝CSI；嵌入式显示端口＝EDP；低压差分信号＝LVDS。)
图3描绘了根据本披露的各个实施例的分数时钟分频器300。N是超帧中的像素数量，而M是分离帧中的像素数量。
为了覆盖慢像素时钟可以表示为两个大整数的比率的基本情况，如框303中给出地那样开发了一阶一位专用的Σ-Δ调制器。在传统的Σ-Δ调制器中，Δ分量的基数始终是二的倍数。在此应用中，Σ等于分离显示的帧(M 301)中的像素数量，而Δ等于超帧(例如，N 302)中的像素数量。由于超帧中的像素数量不是二的幂，因此传统的Σ-Δ调制器要求Δ是二的幂的限制是不可接受的。因此，专用的Σ-Δ调制器从面积消耗中折中并且使用数字加法器/减法器(累加器306)而不是数字比较器来使得Σ-Δ调制可以将时钟生成为两个大整数(即，M和N)的比率。在开环操作模式中，比例误差为零，并且在每个超帧时钟周期304中，累加器306经由块332将M与累加结果相加。如果比较器块312遇到累加器输出大于N302，则乘法器314从累加结果中减去N。312的输出是1或0，并且所述输出用作时钟门308的使能。时钟门308动态地选通304并生成单独的显示时钟310。
专用的Σ-Δ调制器设计只能覆盖视频接口是先前提及的基本接口之一时的情况。为了扩展解决方案以覆盖先前提及的复杂视频接口和分数分频，可以添加先进先出(FIFO)控制回路模式。FIFO控制回路模式可以包括FIFO计数器316、与可编程阈值的比较318、乘法器320和乘法器322。此控制回路用于通过添加来自M的非零比例误差来抖动调制器的Σ值并实时微调分离显示的频率，以补偿超帧与稳定状态下的分离显示之间的非整数分频关系。
实施了数字比例反馈FIFO控制回路。来自超帧的输入317吞吐量用于递增FIFO计数器316，并且流出到分离显示的输出315吞吐量用于递减计数器。当FIFO计数器316的值增加了某一用户定义的阈值时，系统被识别为具有溢出趋势，并且生成指示需要增大分离显示像素时钟频率的错误指示。误差信号的绝对值是可编程阈值318与实际计数器值319之间的差。由乘法器320生成的此误差信号通过乘法器322与可编程反馈增益324相乘，并且与专用∑-Δ调制器的∑值相加以产生比例反馈，即，比例误差。由于控制回路仅被设计成用于增大频率，因此当使用此模式时，需要将∑-Δ调制器的基础∑值编程为略低于预期的频率生成值。在一些实施例中，数字反馈控制回路可以被实施为数字反馈控制回路。在一些实施例中，可以通过将FIFO充满度水平用作用于微调频率的校正信号来实施数字反馈控制回路。
图4描绘了根据本发明实施例的具有集成在串行器中的存储器的视频多流传输的系统400。在一些实施例中，存储器可以实施查找表。如所展示的，SoC 421向SER 422输出视频多流传输信号431。SER 422包括分数时钟分频器430，所述分数时钟分频器可以从包含多个显示图像的单个超级视频流中生成各个视频显示时钟而无需利用PLL。SER 422的输出可以是GMSL 423和GMSL 424，其分别是DES 425和DES 426的输入。DES 425和DES 426分别耦合到CID 427和IC 428。
综上所述，在一个或多个实施例中，支持图像多流传输的系统可以包括：1)不对称图像分离器引擎，所述不对称图像分离器引擎将超帧图像流分离成两个或更多个图像流；以及2)分数时钟分频器电路，所述分数时钟分频器电路进一步包括一位∑-Δ调制器和数字比例误差反馈控制回路。所述分数时钟分频器电路为所述两个或更多个图像流中的每一个图像流提供兼容的显示时钟频率。所述系统可以在不结合一个或多个锁相环(PLL)振荡器的情况下实施。当多图像流包括两个图像流时，所述不对称图像分离器块通过向具有最短高度的第一图像流添加水平填充来将所述第一图像流的竖直不对称性调整为与第二图像流相同的高度。
在一个或多个实施例中，用于多流传输图像的方法可以包括：1)接收包括超帧图像流的多图像流，其中，每个超帧图像流包括第一图像流和第二图像流，并且其中，所述第一图像流的高度高于所述第二图像流；2)通过向所述第二图像流添加水平填充来将所述第二图像流的竖直不对称性调整为与所述第一图像流相同的高度；3)利用不对称图像分离器引擎将所述超帧图像流分离成两个单独图像流；4)为所述两个单独的视频显示图像中的每一个图像生成兼容的显示时钟频率；以及5)利用分数时钟分频器电路生成所述兼容的显示时钟频率。
系统实施例
在实施例中，本专利文献的各方面可以涉及信息处置系统/计算系统或实施在其上。为了本披露的目的，计算系统可以包括可操作用于算出、计算、确定、分类、处理、传输、接收、检索、引起、路由、切换、存储、显示、传送、彰显、检测、记录、再现、处置或利用用于业务、科学、控制或其他目的的任何形式的信息、情报或数据的任何工具或工具集合。例如，计算系统可以是通信系统的元件，比如，可以同时传输流传输图像数据的GMSL串行器和解串器。计算系统可以包括随机存取存储器(RAM)、如中央处理单元(CPU)或硬件或软件控制逻辑等一个或多个处理资源、ROM、和/或其他类型的存储器。计算系统的附加组件可以包括用于与外部设备通信的一个或多个网络或无线端口、以及各种输入和输出(I/O)设备，如键盘、鼠标、触摸屏和/或视频显示器。计算系统还可以包括可操作用于在各个硬件组件之间传输通信的一条或多条总线。
图5描绘了根据本披露的实施例的计算设备/信息处置系统(或计算系统)的简化框图。将理解的是，系统500的所示功能可以操作以支持信息处置系统的各个实施例，但是应当理解的是，信息处置系统可以以不同方式配置并且包括不同的组件。
如图5所展示的，系统500包括一个或多个中央处理单元(CPU)501，所述CPU提供计算资源并且控制计算机。CPU 501可以使用微处理器等来实施并且还可以包括一个或多个图形处理单元(GPU)517和/或用于数学计算的浮点处理器。系统500还可以包括系统存储器502，所述系统存储器可以采用随机存取存储器(RAM)、只读存储器(ROM)或这两者的形式。
还可以提供多个控制器和外围设备，如图5所示。输入控制器503表示到如键盘、鼠标或触笔等各个输入设备504的接口。还可以存在与SoC设备506通信的SoC控制器505。系统500还可以包括用于与一个或多个存储设备508接口连接的存储控制器507，所述一个或多个存储设备中的每一个都包括如闪存等存储介质、或者可以用于记录用于操作可以包括实施本发明的各个方面的程序的实施例的系统、实用程序和应用的指令的程序的光学介质。(多个)存储设备508还可以用于存储经处理数据或者将根据本发明处理的数据。系统500还可以包括用于向显示设备511提供接口的显示控制器509。计算系统500还可以包括用于与串行器设备513通信的串行器控制器512。通信控制器510可以与一个或多个通信设备515接口连接，其使系统500能够通过各种网络中的任何网络或者通过任何适当的电磁载波信号包括红外信号连接到远程设备，所述各种网络包括汽车网络、互联网、云资源(例如，以太网云、以太网光纤通道(FCoE)/数据中心桥接(DCB)云等)、局域网(LAN)、广域网(WAN)、存储区域网(SAN)。
在所示系统中，所有主要系统组件可以链接到总线516，所述总线可以表示多于一条物理总线。然而，各个系统组件可以或者可以不在物理上彼此靠近。例如，输入数据和/或输出数据可以远程地从一个物理位置传输到另一个。此外，实施本发明的各个方面的程序可以通过网络从远程位置(例如，服务器)访问。这种数据和/或程序可以通过各种机器可读介质中的任何机器可读介质输送，所述机器可读介质包括但不限于：磁性介质，如硬盘、软盘和磁带；光学介质，如CD-ROM和全息设备；磁光介质；以及被专门配置用于存储或用于存储和执行程序代码的硬件设备，如专用集成电路(ASIC)、可编程逻辑器件(PLD)、闪存设备、以及ROM和RAM设备。
可以使用使一个或多个处理器或处理单元使步骤被执行的指令将本发明的实施例编码在一个或多个非暂态计算机可读介质上。应当注意的是，所述一个或多个非暂态计算机可读介质应当包括易失性和非易失性存储器。应当注意的是，替代性实施方式是可能的，包括硬件实施方式或软件/硬件实施方式。硬件实施的功能可以使用(多个)ASIC、可编程阵列、数字信号处理电路系统等来实现。因此，任何权利要求中的“装置”术语都旨在覆盖软件实施方式和硬件实施方式两者。类似地，如本文使用的术语“一个或多个计算机可读介质”包括具有在其上具体化的指令程序的软件和/或硬件或其组合。考虑到这些实施方式替代方案，将理解的是，附图及随附描述提供了本领域的技术人员写入程序代码(即，软件)和/或制造电路(即，硬件)以执行所需处理将需要的功能信息。
应当注意的是，本发明的实施例可以进一步涉及具有非暂态有形计算机可读介质的计算机产品，所述非暂态有形计算机可读介质在其上具有用于执行各种计算机实施的操作的计算机代码。介质和计算机代码可以是专门设计和构造用于本发明的目的的介质和计算机代码，或者其可以属于相关领域的技术人员熟知或可用的种类。有形计算机可读介质的示例包括但不限于：磁性介质，如硬盘、软盘和磁带；光学介质，如CD-ROM和全息设备；磁光介质；以及被专门配置用于存储或用于存储和执行程序代码的硬件设备，如专用集成电路(ASIC)、可编程逻辑器件(PLD)、闪存设备、以及ROM和RAM设备。计算机代码的示例包括如由编译器产生的机器代码以及包含由计算机使用解释器执行的高级代码的文件。本发明的实施例可以全部或部分地实施为可以处于由处理设备执行的程序模块中的机器可执行指令。程序模块的示例包括库、程序、例程、对象、组件、以及数据结构。在分布式计算环境中，程序模块可以物理地位于本地、远程或两者的环境中。
本领域技术人员将认识到，没有计算系统或编程语言对于本发明的实践是至关重要的。本领域技术人员还将认识到的是，以上所描述的多个元素可以被物理地和/或功能性地分成子模块或组合在一起。
对于本领域技术人员将理解的是，前述示例和实施例是示例性的并且不限于本披露的范围。意图是，在阅读本说明书和研究附图之后对本领域技术人员而言显而易见的所有排列、增强、等效物、组合以及对其的改进都包括在本披露的真实精神和范围内。还应注意的是，可以不同地安排任何权利要求中的元素，从而包括具有多种相关性、配置和组合。

Claims (20)

1.一种支持图像多流传输的系统，包括：
不对称图像分离器引擎，将超帧图像流分离成两个或更多个图像流；以及
分数时钟分频器电路，包括数字反馈控制回路，
其中，所述分数时钟分频器电路为所述两个或更多个图像流中的每一个图像流提供兼容的显示时钟频率。
2.如权利要求1所述的系统，其中，所述系统在不结合一个或多个锁相环(PLL)振荡器的情况下实施。
3.如权利要求1所述的系统，其中，当多流传输图像包括所述两个或更多个图像流时，所述不对称图像分离器引擎通过向具有最短高度的第一图像流添加竖直填充来将所述第一图像流的竖直不对称性调整为与第二图像流相同的高度。
4.如权利要求1所述的系统，其中，所述系统利用串行器和解串器(SerDes)。
5.如权利要求1所述的系统，其中，所述分数时钟分频器电路进一步包括一位∑-Δ调制器。
6.如权利要求5所述的系统，其中，一位∑-Δ调制器包括数字加法器/减法器和比较器块。
7.如权利要求1所述的系统，其中，所述数字反馈控制回路包括先进先出(FIFO)计数器和可编程阈值。
8.如权利要求7所述的系统，其中，所述FIFO计数器的值与所述可编程阈值的值之间的差是误差信号，其中，当所述误差信号乘以可编程反馈增益时，生成比例反馈以调整分离显示的帧中的像素数量。
9.如权利要求1所述的系统，其中，所述超帧图像流包括视频图像。
10.如权利要求1所述的系统，其中，所述超帧图像流包括支持先进驾驶员辅助系统(ADAS)或汽车信息娱乐应用的图像流。
11.如权利要求1所述的系统，其中，所述超帧图像流包括来自光探测与测距(LIDAR)设备、雷达或其他传感器的图像流。
12.一种方法，包括：
接收包括超帧图像流的多图像流，其中，每个超帧图像流包括第一图像流和第二图像流，并且其中，所述第一图像流的高度高于所述第二图像流；
通过向所述第二图像流添加竖直填充来将所述第二图像流的竖直不对称性调整为与所述第一图像流相同的高度；
利用不对称图像分离器引擎将所述超帧图像流分离成两个单独图像流；
为所述两个单独图像流中的每一个图像流生成兼容的显示时钟频率；以及
利用分数时钟分频器电路生成所述兼容的显示时钟频率。
13.如权利要求12所述的方法，其中，在不结合一个或多个锁相环(PLL)振荡器的情况下为所述两个单独图像流中的每一个图像流生成所述兼容的显示时钟频率。
14.如权利要求12所述的方法，其中，所述分数时钟分频器电路包括数字反馈控制回路和一位Σ-Δ调制器。
15.如权利要求14所述的方法，其中，所述一位∑-Δ调制器包括数字加法器/减法器和比较器块，其中，基于所述比较器块的输出来生成各个显示时钟。
16.如权利要求14所述的方法，其中，所述数字反馈控制回路包括共同提供比例反馈以调整分离显示的帧中的像素数量的上下先进先出(FIFO)计数器、可编程阈值和可编程反馈增益。
17.如权利要求12所述的方法，其中，所述超帧图像流包括视频图像。
18.一种其上存储有计算机程序代码的非暂态计算机可读存储介质，所述计算机程序代码在由通信设备上实施的一个或多个处理器执行时使得所述通信设备执行包括以下各项的方法：
接收包括超帧图像流的多图像流，其中，每个超帧图像流包括第一图像流和第二图像流，并且其中，所述第一图像流的高度高于所述第二图像流；
通过向所述第二图像流添加竖直填充来将所述第二图像流的竖直不对称性调整为与所述第一图像流相同的高度；
利用不对称图像分离器引擎将所述超帧图像流分离成两个单独图像流；以及
利用分数时钟分频器电路为所述两个单独图像流中的每一个图像流生成兼容的显示时钟频率。
19.如权利要求18所述的非暂态计算机可读存储介质，其中，所述超帧图像流包括来自视频、光探测与测距(LIDAR)设备、雷达或其他传感器的图像流。
20.如权利要求18所述的非暂态计算机可读存储介质，其中，所述分数时钟分频器电路包括数字反馈控制回路和一位Σ-Δ调制器。
CN201910514395.XA 2018-06-13 2019-06-12 用于支持图像多流传输的系统和方法 Active CN110602538B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310534023.XA CN116405721A (zh) 2018-06-13 2019-06-12 用于不对称图像分离器时钟生成的系统和方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862684326P 2018-06-13 2018-06-13
US62/684,326 2018-06-13
US16/381,267 US11570400B2 (en) 2018-06-13 2019-04-11 Systems and methods for asymmetric image splitter clock generation
US16/381,267 2019-04-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310534023.XA Division CN116405721A (zh) 2018-06-13 2019-06-12 用于不对称图像分离器时钟生成的系统和方法

Publications (2)

Publication Number Publication Date
CN110602538A true CN110602538A (zh) 2019-12-20
CN110602538B CN110602538B (zh) 2023-07-14

Family

ID=68840505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910514395.XA Active CN110602538B (zh) 2018-06-13 2019-06-12 用于支持图像多流传输的系统和方法

Country Status (2)

Country Link
US (1) US11570400B2 (zh)
CN (1) CN110602538B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018203969A1 (de) * 2018-03-15 2019-09-19 Conti Temic Microelectronic Gmbh Automobile Kamera mit Rohbildsignalschnittstelle
CN112448794A (zh) * 2019-08-29 2021-03-05 华为技术有限公司 一种帧处理方法和装置
US11863712B1 (en) * 2021-10-06 2024-01-02 Samsara Inc. Daisy chaining dash cams
DE102022116512A1 (de) * 2022-07-01 2024-01-04 HELLA GmbH & Co. KGaA Beleuchtungsanordnung mit einem Steuergerät und zwei LED-Beleuchtungsmodulen umfassend je eine LED-Matrix

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001722A1 (en) * 2005-06-30 2007-01-04 Infinera Corporation Recovery of Client Clock Without Jitter
CN101640707A (zh) * 2008-07-31 2010-02-03 索尼株式会社 信息处理设备、信号处理方法和信号传输方法
CN102918836A (zh) * 2010-05-13 2013-02-06 高通股份有限公司 用于非对称立体视频的帧封装
US20160211861A1 (en) * 2015-01-16 2016-07-21 Mediatek Inc. System and method for measuring the dc-transfer characteristic of an analog-to-digital converter
US20170163994A1 (en) * 2014-08-20 2017-06-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Video composition
WO2017160947A1 (en) * 2016-03-15 2017-09-21 Board Of Regents, The University Of Texas System Fractional-n phase lock loop apparatus and method using multielement fractional dividers
CN107554452A (zh) * 2017-09-05 2018-01-09 深圳市路畅科技股份有限公司 一种实现车辆数字仪表和车机交互的系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295578B1 (en) * 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US8537956B1 (en) 2010-11-24 2013-09-17 Altera Corporation Techniques for generating fractional periodic signals
WO2013042264A1 (ja) 2011-09-22 2013-03-28 Ｎｅｃディスプレイソリューションズ株式会社 映像処理装置および映像処理方法
CN104579319B (zh) * 2014-04-22 2019-04-09 上海华虹宏力半导体制造有限公司 多相位时钟生成器
US10419204B2 (en) 2017-07-07 2019-09-17 Qualcomm Incorporated Serializer-deserializer with frequency doubler
US20190313053A1 (en) * 2018-04-05 2019-10-10 Visteon Global Technologies, Inc. Video link system for multiple displays

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001722A1 (en) * 2005-06-30 2007-01-04 Infinera Corporation Recovery of Client Clock Without Jitter
CN101640707A (zh) * 2008-07-31 2010-02-03 索尼株式会社 信息处理设备、信号处理方法和信号传输方法
CN102918836A (zh) * 2010-05-13 2013-02-06 高通股份有限公司 用于非对称立体视频的帧封装
US20170163994A1 (en) * 2014-08-20 2017-06-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Video composition
US20160211861A1 (en) * 2015-01-16 2016-07-21 Mediatek Inc. System and method for measuring the dc-transfer characteristic of an analog-to-digital converter
WO2017160947A1 (en) * 2016-03-15 2017-09-21 Board Of Regents, The University Of Texas System Fractional-n phase lock loop apparatus and method using multielement fractional dividers
CN107554452A (zh) * 2017-09-05 2018-01-09 深圳市路畅科技股份有限公司 一种实现车辆数字仪表和车机交互的系统

Also Published As

Publication number Publication date
CN110602538B (zh) 2023-07-14
US11570400B2 (en) 2023-01-31
US20190387197A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
CN110602538B (zh) 用于支持图像多流传输的系统和方法
US8749535B2 (en) Clock-shared differential signaling interface and related method
US9491495B2 (en) Method and apparatus for providing input to a camera serial interface transmitter
US9497358B2 (en) Video latency reduction
US8358656B2 (en) System and method for communication of uncompressed visual information through a network
US20140093015A1 (en) Circuits and Methods for Time-Average Frequency Based Clock Data Recovery
US20060123177A1 (en) Method and apparatus for transporting and interoperating transition minimized differential signaling over differential serial communication transmitters
US11463715B2 (en) Image scaling
US20230156149A1 (en) Systems and methods for asymmetric image splitter clock generation
CN110460746B (zh) 用于具有行标记存储器的非对称图像分割器的系统和方法
US20180183899A1 (en) Transport agnostic display protocol
CN109791928B (zh) 用于裸片到裸片SerDes的分离式芯片解决方案
US8379145B2 (en) Conversion and processing of deep color video in a single clock domain
US9239697B2 (en) Display multiplier providing independent pixel resolutions
JP4322673B2 (ja) 大きなビット幅データを狭いビット幅データパスによって送る装置及び方法
US10439795B2 (en) Multi-rate transceiver circuitry
US8793410B2 (en) Data rate throttling in an internal packet-based interface
CN116347004A (zh) 用于具有行标记存储器的非对称图像分割器的系统和方法
KR101232057B1 (ko) 이중 모드 리시버
CN114006949A (zh) Gmsl隧道模式下的mipi转化
KR101216723B1 (ko) 디스플레이포트일점일에이 기반 복수 영상 출력 장치
CN117640871A (zh) 一种SDI接口至eDP接口的数据转换装置及方法
US20060139377A1 (en) LCOS micro-display driver integrated circuit
Jin et al. A 720Mbps fast auxiliary channel design for DisplayPort 1.2
Ogawa et al. A single chip image processor for various in-car display equipments

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant