CN110601801A - 一种tdm背板总线测试方法、测试装置及存储介质 - Google Patents

一种tdm背板总线测试方法、测试装置及存储介质 Download PDF

Info

Publication number
CN110601801A
CN110601801A CN201910783737.8A CN201910783737A CN110601801A CN 110601801 A CN110601801 A CN 110601801A CN 201910783737 A CN201910783737 A CN 201910783737A CN 110601801 A CN110601801 A CN 110601801A
Authority
CN
China
Prior art keywords
board
time slot
error rate
tdm
bit error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910783737.8A
Other languages
English (en)
Other versions
CN110601801B (zh
Inventor
孟庆晓
谭冰
郭军勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201910783737.8A priority Critical patent/CN110601801B/zh
Publication of CN110601801A publication Critical patent/CN110601801A/zh
Application granted granted Critical
Publication of CN110601801B publication Critical patent/CN110601801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0847—Transmission error

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

本发明公开了一种TDM背板总线测试方法、测试装置及存储介质，所述TDM背板总线测试方法包括：当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道；将每个所述误比特率测试通道的时隙进行标记，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙；将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态。本发明通过在媒体板上设置多条并行的误比特率测试通道，并通过多个误比特率测试通道同时对TDM背板总线进行测试，以提高对TDM背板总线的测试效率。

Description

一种TDM背板总线测试方法、测试装置及存储介质
技术领域
本发明涉及背板测试设备应用领域，尤其涉及一种TDM背板总线测试方法、测试装置及存储介质。
背景技术
TDM(时分复用模式)背板总线是VoIP(网络电话)产品常用的总线设计方式，一般多槽位的设备都由TDM总线来传输时隙交换的数据；在安装时隙交换芯片时，会将芯片放置在主控板上，然后再通过背板TDM总线与各业务槽位相连；由于，生产中的一些工艺问题，并不能保证每块业务板与主控板的TDM总线的连接都是正常的，因此，在生产TDM背板总线时，需要测试出TDM总线是否正常工作，而TDM背板总线太多，一般的测试方式效率太低。
因此，现有技术还有待于改进和发展。
发明内容
本发明要解决的技术问题在于，针对现有技术缺陷，本发明提供一种TDM背板总线测试方法、测试装置及存储介质，通过在媒体板上设置多条并行的误比特率测试通道，并通过多个误比特率测试通道同时对TDM背板总线进行测试，以提高对TDM背板总线的测试效率。
本发明解决技术问题所采用的技术方案如下：
本发明提供一种TDM背板总线测试方法，其中，所述TDM背板总线测试方法包括以下步骤：
当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道；
将每个所述误比特率测试通道的时隙进行标记，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙；
将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态。
进一步地，所述当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道之前包括以下步骤：
检测所述主控板、所述媒体板以及所述用户线路单板的通电状态是否处于正常状态；
当所述主控板、所述媒体板以及所述用户线路单板的通电状态处于正常状态时，启动所述主控板、所述媒体板以及所述用户线路单板。
进一步地，所述当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道具体包括以下步骤：
当所述主控板、所述媒体板以及所述用户线路单板启动时，通过所述主控板向所述媒体板发送控制指令；
所述媒体板接收所述控制指令，并控制数字信号处理模块启动多个所述误比特率测试通道。
进一步地，将每个所述误比特率测试通道的时隙进行标记，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙具体包括以下步骤：
获取每个所述误比特率测试通道所对应的时隙，并按照预设顺序对每个所述误比特率测试通道所对应的时隙进行标记；
获取所述用户线路单板中每个槽位的槽位信息，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙。
进一步地，将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态具体包括以下步骤：
将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网；
选取所述用户线路单板中可编辑逻辑器中的测试方式；
通过多个所述误比特率测试通道测试TDM背板总线的通断状态。
进一步地，所述通过多个所述误比特率测试通道测试TDM背板总线的通断状态具体包括以下步骤：
控制所述数字信号处理模块向所述用户线路单板发送随机测试数据；
所述用户线路单板接收所述随机测试数据，并根据所述测试方式将所述随机测试数据返回至所述数字信号处理模块；
所述数字信号处理模块检测所述随机测试数据是否变更，并判定所述TDM背板总线的通断状态。
进一步地，所述随机测试数据经所述误比特率测试通道发送至所述主控板，并经所述主控板发送至所述用户线路单板。
进一步地，所述将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态之后包括以下步骤：
将所述数字信号处理模块的判定结果上传至所述主控板，并在所述主控板的显示屏显示所述TDM背板总线的通断状态。
本发明还提供一种TDM背板总线测试装置，包括主控板、媒体板以及用户线路单板；所述媒体板以及所述用户线路单板分别与所述主控板电连接；其中，所述媒体板中设置有数字信号处理模块，所述数字信号处理模块用于开启误比特率测试通道，以测试TDM背板总线的通断状态；所述用户线路单板中设置有可编辑逻辑器，所述可编辑逻辑器用于测试时选择TDM背板总线以及选择测试方式；
所述主控板中设置有时隙交换芯片、处理器、以及与所述处理器连接的存储器；所述时隙交换芯片用于将每个误比特率测试通道的时隙与所述用户线路单板的时隙进行联网；所述存储器存储有TDM背板总线测试程序，所述TDM背板总线测试程序被所述处理器执行时用于实现所述的TDM背板总线测试方法。
本发明还提供一种存储介质，其中，所述存储介质存储有TDM背板总线测试程序，所述TDM背板总线测试程序被处理器执行时用于实现所述的TDM背板总线测试方法。
本发明采用上述技术方案具有以下效果：
本发明通过在媒体板上设置多个误比特率测试通道，利用多个误比特率测试通道分别测试多条TDM背板总线，且在测试时，通过环回测试的方式进行测试，可快速地测试出多条TDM背板总线的通断状态，从而提高了TDM背板总线的测试效率。
附图说明
图1是本发明TDM背板总线测试方法较佳实施例的流程图。
图2是本发明TDM背板总线测试原理图。
图3是本发明环回测试方式的测试原理图。
图4是本发明测试装置的功能原理图。
图中：100、主控板；200、媒体板；300、用户线路单板；110、处理器；120、存储器；210、数字信号处理模块；310、可编辑逻辑器。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
请参见图1至图3，图1是本发明TDM背板总线测试方法较佳实施例的流程图；图2是本发明TDM背板总线测试原理图；图3是本发明环回测试方式的测试原理图。
如图1所示，本发明较佳实施例所述的TDM背板总线测试方法，所述TDM背板总线测试方法包括以下步骤：
步骤S100，当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道。
在本实施例中，所述TDM背板总线测试方法应用于TDM背板总线测试装置中，其中，所述TDM背板总线测试装置包括主控板、媒体板以及用户线路单板；所述主控板设置有用于测试时进行时隙联网的时隙交换芯片，以及设置有处理器；所述媒体板设置有语音DSP模块(即数字信号处理模块)，所述用户线路单板用于连接电话线以及所述主控板。
在本实施例中，需要将所述主控板、所述媒体板以及所述用户线路单板分别插入到测试装置的机框上，并通过所述测试装置对所述主控板、所述媒体板以及所述用户线路单板进行供电；当所述主控板、所述媒体板以及所述用户线路单板均被插上机框时，所述主控板中的处理器会检测这些业务板(即所述主控板、所述媒体板以及所述用户线路单板)的通电状态，当这些业务板的通电状态均为正常状态时，测试装置会启动这些业务板，并对这些业务板进行初始化设置。
即在所述步骤S100之前，还包括以下步骤：
步骤S001，检测所述主控板、所述媒体板以及所述用户线路单板的通电状态是否处于正常状态；
步骤S002，当所述主控板、所述媒体板以及所述用户线路单板的通电状态处于正常状态时，启动所述主控板、所述媒体板以及所述用户线路单板。
在本实施例中，当这些业务板的初始化工作完成时，这些业务板就可以进行正常的测试工作；此时，测试装置会控制所述主控板向所述媒体板发送控制指令，所述控制指令可用于控制所述媒体板中的数字信号处理模块(即语音DSP模块)；也就是说，当所述媒体板接收所述控制指令时，所述媒体板会控制数字信号处理模块启动多个所述误比特率测试通道，所述误比特率测试通道可用于测试TDM背板总线的通断状态。
即所述步骤S100具体包括以下步骤：
步骤S110，当所述主控板、所述媒体板以及所述用户线路单板启动时，通过所述主控板向所述媒体板发送控制指令；
步骤S120，所述媒体板接收所述控制指令，并控制数字信号处理模块启动多个所述误比特率测试通道。
通过控制所述数字信号处理模块启动多个所述误比特率测试通道，使得测试装置在测试TDM背板总线时，能够同时测试多个TDM背板的物理总线；由于，在测试装置进行测试时，这些误比特率测试通道是并行测试的，因此，测试装置在对多个TDM背板的物理总线进行测试时，能够有效地减少测试时间，从而提高测试效率。
步骤S200，将每个所述误比特率测试通道的时隙进行标记，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙。
一般情况下，在TDM背板总线中，有16条8Mb/s的TDM总线接入到所述用户线路单板中，当需要传输数据时，所述用户线路单板中的CPLD(复杂可编辑逻辑器)程序会选择其中的一条TDM总线进行传输。
具体地，如图2所示，TDM背板总线的连接方式为图中浅颜色的连接线路(即图中媒体的连接路线)，其连接方式为：将通信设备、所述主控板、所述媒体板以及所述用户线路单板依次进行连接；TDM背板总线的信号传输为图中深颜色的连接线路(即图中信令的连接路线)，其信号传输方向为：通信设备的信号经所述主控板流向所述用户线路单板，然后再经过所述用户线路单板流向另外的通信设备。
在测试TDM背板总线的通断状态时，需要根据TDM背板总线中信号的走向，针对TDM背板总线中的每一个总线进行测试，这样的测试方式不仅效率低，而且还容易出现误测的现象。
在本实施例中，利用多个误比特率测试通道同时对多个TDM背板总线进行测试；具体地，在测试TDM背板总线的通断状态时，测试装置会将每个所述误比特率测试通道的时隙进行标记，并且，还会选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙。
例如：假设需要测试的业务单板中有N个槽位，每个业务单板所连接的TDM总线可记为HW1，HW2，HW3，…HWN，DSP(即数字信号处理模块)槽位连接的TDM总线可记为HW-dsp。
当时隙交换芯片(即TSI芯片)控制DSP启动N个误比特率测试通道时，测试装置会获取每个所述误比特率测试通道对应的时隙，并按照预设顺序对每个所述误比特率测试通道对应的时隙进行标记；其中，每个误比特率测试通道所使用的时隙可标记为：(HW_dsp，0)，(HW_dsp，1)，(HW_dsp，2)…(HW_dsp，N)。
同时，测试装置还会获取所述用户线路单板中每个槽位的槽位信息，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙；比如说，对于N条用户线路单板业务单板的槽位，都选用(HWn,127)时隙来传输数据。
即所述步骤S200具体包括以下步骤：
步骤S210，获取每个所述误比特率测试通道所对应的时隙，并按照预设顺序对每个所述误比特率测试通道所对应的时隙进行标记；
步骤S220，获取所述用户线路单板中每个槽位的槽位信息，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙。
通过获取每个所述误比特率测试通道对应的时隙，并对其进行标记，使得各个误比特率测试通道的时隙能够与业务板中槽位的指定时隙进行联网，从而通过这些误比特率测试通道来验证TDM背板总线的通断状态。
步骤S300，将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态。
在本实施例中，在DSP启动多个误比特率测试通道之后，可根据各误比特率测试通道的时隙标记，将各误比特率测试通道的时隙与用户线路单板业务通道的时隙(HWn,127)进行联网，以便于通过误比特率测试通道对TDM背板总线进行测试。
在进行联网时，测试装置还会将各业务槽对应的CPLD(复杂可编辑逻辑器)设置为环回测试状态；当启动误比特率测试通道进行测试时，数据会经过所设置的回路进行来回传输。
具体地，如图3所示，在对TDM背板总线进行测试时，媒体板中的DSP发送随机32767bits的数据出去，发送的数据会依次通过主控板中的TSI(Time Slot InterChange，时隙交换)芯片，用户线路单板中的CPLD芯片；然后再经CPLD芯片环回，将数据又发回到DSP；此时，DSP会检测回收的数据是否与发送的数据一致；若回收的数据与发送的数据一致，则表示TDM背板总线为连通状态；否则，表示TDM背板总线为断开状态；当得到判定结果后，DSP会将检测数据上报给CPU，并在与CPU连接的显示屏上显示TDM背板总线的通断状态。
即所述步骤S300具体包括以下步骤：
步骤S310，将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网；
步骤S320，选取所述用户线路单板中可编辑逻辑器中的测试方式；
步骤S330，通过多个所述误比特率测试通道测试TDM背板总线的通断状态；
步骤S340，将所述数字信号处理模块的判定结果上传至所述主控板，并在所述主控板的显示屏显示所述TDM背板总线的通断状态。
在上述步骤S330中，具体包括以下步骤：
步骤S331，控制所述数字信号处理模块向所述用户线路单板发送随机测试数据；
步骤S332，所述用户线路单板接收所述随机测试数据，并根据所述测试方式将所述随机测试数据返回至所述数字信号处理模块；
步骤S333，所述数字信号处理模块检测所述随机测试数据是否变更，并判定所述TDM背板总线的通断状态。
通过将各误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，使得多个误比特率测试通道可以并行测试TDM背板总线的通断状态，以此提高生产时的测试效率；而且，通过设置环回测试方式，将数字信号处理模块随机的数据发送至各业务板当中，并经业务板环回，将数据又发回到数字信号处理模块，以判断数据的一致性来检测TDM背板总线的通断状态，使得测试装置在测试TDM背板总线时，不会出现误测的现象。
实施例二
请参见图4，图4是本发明测试装置的功能原理图。
如图4所示，本发明实施例提供一种TDM背板总线测试装置，其中，包括主控板100、媒体板200以及用户线路单板300；所述媒体板200以及所述用户线路单板300分别与所述主控板100电连接。
其中，所述媒体板200中设置有数字信号处理模块210，所述数字信号处理模块210用于开启误比特率测试通道，以测试TDM背板总线的通断状态。
所述用户线路单板300中设置有可编辑逻辑器310，所述可编辑逻辑器310用于测试时选择TDM背板总线以及选择测试方式。
所述主控板100中设置有时隙交换芯片(未图示)、处理器110、以及与所述处理器110连接的存储器120；所述时隙交换芯片用于将每个误比特率测试通道的时隙与所述用户线路单板300的时隙进行联网；所述存储器120存储有TDM背板总线测试程序，所述TDM背板总线测试程序被所述处理器110执行时用于实现如实施例一所述的TDM背板总线测试方法；具体如上所述。
实施例三
本发明实施例提供一种存储介质，其中，所述存储介质存储有TDM背板总线测试程序，所述TDM背板总线测试程序被处理器执行时用于实现如实施例一所述的TDM背板总线测试方法；具体如上所述。
综上所述，本发明通过在媒体板上设置多个误比特率测试通道，利用多个误比特率测试通道分别测试多条TDM背板总线，且在测试时，通过环回测试的方式进行测试，可快速地测试出多条TDM背板总线的通断状态，从而提高了TDM背板总线的测试效率。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种TDM背板总线测试方法，其特征在于，所述TDM背板总线测试方法包括以下步骤：
当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道；
将每个所述误比特率测试通道的时隙进行标记，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙；
将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态。
2.根据权利要求1所述的TDM背板总线测试方法，其特征在于，所述当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道之前包括以下步骤：
检测所述主控板、所述媒体板以及所述用户线路单板的通电状态是否处于正常状态；
当所述主控板、所述媒体板以及所述用户线路单板的通电状态处于正常状态时，启动所述主控板、所述媒体板以及所述用户线路单板。
3.根据权利要求2所述的TDM背板总线测试方法，其特征在于，所述当主控板、媒体板以及用户线路单板启动时，控制所述媒体板启动多个误比特率测试通道具体包括以下步骤：
当所述主控板、所述媒体板以及所述用户线路单板启动时，通过所述主控板向所述媒体板发送控制指令；
所述媒体板接收所述控制指令，并控制数字信号处理模块启动多个所述误比特率测试通道。
4.根据权利要求3所述的TDM背板总线测试方法，其特征在于，将每个所述误比特率测试通道的时隙进行标记，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙具体包括以下步骤：
获取每个所述误比特率测试通道所对应的时隙，并按照预设顺序对每个所述误比特率测试通道所对应的时隙进行标记；
获取所述用户线路单板中每个槽位的槽位信息，并选取预设时隙作为所述用户线路单板中每个槽位的数据传输时隙。
5.根据权利要求4所述的TDM背板总线测试方法，其特征在于，将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态具体包括以下步骤：
将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网；
选取所述用户线路单板中可编辑逻辑器中的测试方式；
通过多个所述误比特率测试通道测试TDM背板总线的通断状态。
6.根据权利要求5所述的TDM背板总线测试方法，其特征在于，所述通过多个所述误比特率测试通道测试TDM背板总线的通断状态具体包括以下步骤：
控制所述数字信号处理模块向所述用户线路单板发送随机测试数据；
所述用户线路单板接收所述随机测试数据，并根据所述测试方式将所述随机测试数据返回至所述数字信号处理模块；
所述数字信号处理模块检测所述随机测试数据是否变更，并判定所述TDM背板总线的通断状态。
7.根据权利要求6所述的TDM背板总线测试方法，其特征在于，所述随机测试数据经所述误比特率测试通道发送至所述主控板，并经所述主控板发送至所述用户线路单板。
8.根据权利要求6所述的TDM背板总线测试方法，其特征在于，所述将每个所述误比特率测试通道的时隙与所述用户线路单板的时隙进行联网，并通过多个所述误比特率测试通道测试TDM背板总线的通断状态之后包括以下步骤：
将所述数字信号处理模块的判定结果上传至所述主控板，并在所述主控板的显示屏显示所述TDM背板总线的通断状态。
9.一种TDM背板总线测试装置，其特征在于，包括主控板、媒体板以及用户线路单板；所述媒体板以及所述用户线路单板分别与所述主控板电连接；其中，所述媒体板中设置有数字信号处理模块，所述数字信号处理模块用于开启误比特率测试通道，以测试TDM背板总线的通断状态；所述用户线路单板中设置有可编辑逻辑器，所述可编辑逻辑器用于测试时选择TDM背板总线以及选择测试方式；
所述主控板中设置有时隙交换芯片、处理器、以及与所述处理器连接的存储器；所述时隙交换芯片用于将每个误比特率测试通道的时隙与所述用户线路单板的时隙进行联网；所述存储器存储有TDM背板总线测试程序，所述TDM背板总线测试程序被所述处理器执行时用于实现权利要求1-8任一项所述的TDM背板总线测试方法。
10.一种存储介质，其特征在于，所述存储介质存储有TDM背板总线测试程序，所述TDM背板总线测试程序被处理器执行时用于实现权利要求1-8任一项所述的TDM背板总线测试方法。
CN201910783737.8A 2019-08-23 2019-08-23 一种tdm背板总线测试方法、测试装置及存储介质 Active CN110601801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910783737.8A CN110601801B (zh) 2019-08-23 2019-08-23 一种tdm背板总线测试方法、测试装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910783737.8A CN110601801B (zh) 2019-08-23 2019-08-23 一种tdm背板总线测试方法、测试装置及存储介质

Publications (2)

Publication Number Publication Date
CN110601801A true CN110601801A (zh) 2019-12-20
CN110601801B CN110601801B (zh) 2021-11-05

Family

ID=68855317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910783737.8A Active CN110601801B (zh) 2019-08-23 2019-08-23 一种tdm背板总线测试方法、测试装置及存储介质

Country Status (1)

Country Link
CN (1) CN110601801B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111314563A (zh) * 2020-02-24 2020-06-19 深圳震有科技股份有限公司 一种检测媒体资源板状态的方法、存储介质、语音网关
CN113407396A (zh) * 2021-06-10 2021-09-17 杭州加速科技有限公司 一种基于ate芯片测试的同步方法和系统

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080077350A1 (en) * 2004-11-22 2008-03-27 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
CN101193004A (zh) * 2006-11-29 2008-06-04 中兴通讯股份有限公司 一种数字数据网络业务单板板内并行测试装置
US20090102494A1 (en) * 2004-02-05 2009-04-23 Formfactor, Inc. Contactless interfacing of test signals with a device under test
CN101534219A (zh) * 2008-03-10 2009-09-16 中兴通讯股份有限公司 一种通讯单板的并行测试系统及方法
CN201607507U (zh) * 2010-03-08 2010-10-13 和记奥普泰通信技术有限公司 智能化背板测试系统
CN101859266A (zh) * 2010-04-30 2010-10-13 和记奥普泰通信技术有限公司 一种背板测试方法
CN102901905A (zh) * 2012-11-12 2013-01-30 株洲南车时代电气股份有限公司 一种并行总线测试装置及方法
CN203455835U (zh) * 2013-08-28 2014-02-26 成都盟升科技有限公司 一种应用于pxi测试平台的总线型触发背板
CN103729333A (zh) * 2014-01-20 2014-04-16 烽火通信科技股份有限公司 多路时隙共享的背板总线结构及其实现方法
CN104518837A (zh) * 2013-09-30 2015-04-15 安徽量子通信技术有限公司 一种板卡的测试背板、测试装置和测试系统
WO2016078312A1 (zh) * 2014-11-19 2016-05-26 中兴通讯股份有限公司 单板测试方法及装置
CN106501630A (zh) * 2015-09-08 2017-03-15 致茂电子(苏州)有限公司 可组合多通道的测试单板
WO2018201763A1 (zh) * 2017-05-05 2018-11-08 中兴通讯股份有限公司 连接器的测试方法、装置及存储介质
CN109425796A (zh) * 2017-08-30 2019-03-05 中兴通讯股份有限公司 一种背板工装测试系统
CN208723920U (zh) * 2018-05-10 2019-04-09 上海乘讯信息科技有限公司 一种8通道25g误码仪

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102494A1 (en) * 2004-02-05 2009-04-23 Formfactor, Inc. Contactless interfacing of test signals with a device under test
US20080077350A1 (en) * 2004-11-22 2008-03-27 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
CN101193004A (zh) * 2006-11-29 2008-06-04 中兴通讯股份有限公司 一种数字数据网络业务单板板内并行测试装置
CN101534219A (zh) * 2008-03-10 2009-09-16 中兴通讯股份有限公司 一种通讯单板的并行测试系统及方法
CN201607507U (zh) * 2010-03-08 2010-10-13 和记奥普泰通信技术有限公司 智能化背板测试系统
CN101859266A (zh) * 2010-04-30 2010-10-13 和记奥普泰通信技术有限公司 一种背板测试方法
CN102901905A (zh) * 2012-11-12 2013-01-30 株洲南车时代电气股份有限公司 一种并行总线测试装置及方法
CN203455835U (zh) * 2013-08-28 2014-02-26 成都盟升科技有限公司 一种应用于pxi测试平台的总线型触发背板
CN104518837A (zh) * 2013-09-30 2015-04-15 安徽量子通信技术有限公司 一种板卡的测试背板、测试装置和测试系统
CN103729333A (zh) * 2014-01-20 2014-04-16 烽火通信科技股份有限公司 多路时隙共享的背板总线结构及其实现方法
WO2016078312A1 (zh) * 2014-11-19 2016-05-26 中兴通讯股份有限公司 单板测试方法及装置
CN106501630A (zh) * 2015-09-08 2017-03-15 致茂电子(苏州)有限公司 可组合多通道的测试单板
WO2018201763A1 (zh) * 2017-05-05 2018-11-08 中兴通讯股份有限公司 连接器的测试方法、装置及存储介质
CN109425796A (zh) * 2017-08-30 2019-03-05 中兴通讯股份有限公司 一种背板工装测试系统
CN208723920U (zh) * 2018-05-10 2019-04-09 上海乘讯信息科技有限公司 一种8通道25g误码仪

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
严挺: "千兆位背板总线测试方法", 《电子技术应用》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111314563A (zh) * 2020-02-24 2020-06-19 深圳震有科技股份有限公司 一种检测媒体资源板状态的方法、存储介质、语音网关
CN113407396A (zh) * 2021-06-10 2021-09-17 杭州加速科技有限公司 一种基于ate芯片测试的同步方法和系统

Also Published As

Publication number Publication date
CN110601801B (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
CN110601801B (zh) 一种tdm背板总线测试方法、测试装置及存储介质
CN103401728B (zh) 一种用于检测设备间接口连接的方法和装置
CN102967815B (zh) 芯片测试方法、自动化测试机和系统
CN108362992B (zh) 主板测试方法、装置、可读存储介质及测试终端
CN107135124B (zh) 一种多蓝牙通讯并行测试的方法及系统
CN110636015A (zh) 通信系统及板卡配置方法
CN108897647B (zh) 测试系统、测试方法及装置
CN101539877A (zh) 嵌入式设备测试系统及方法
CN101378577A (zh) 一种链路故障检测的方法和系统
US8509057B2 (en) Communication system, test apparatus, communication apparatus, communication method and test method
JP7432569B2 (ja) 誤り検出装置および誤り検出方法
CN113259205B (zh) 一种多板卡系统内部互联接口测试方法及系统
CN116340075A (zh) 硬盘测试装置、系统、方法及计算机可读存储介质
CN201813545U (zh) 移动终端机卡接口测试系统及自动控制装置
JP2007282236A (ja) ネットワーク装置及びユーザー状態情報同期化方法
CN111355851A (zh) 一种接口板的检测方法、设备及存储介质
CN110958122A (zh) 一种网络设备快速生产系统及生产方法
CN217282973U (zh) 车载以太网数据链路层测试装置
CN109391328A (zh) 一种切换方法和系统
CN109286559A (zh) 信息发送的方法、装置以及存储介质
CN113079370B (zh) 一种摄像头模组测试系统及方法
CN109686395B (zh) 一种ocp扣卡的测试方法和系统
JP3445443B2 (ja) 通信制御方法
CN212208273U (zh) 一种支持ppt演示的双机热备控制系统
CN115623125A (zh) 音频质量评测系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant