CN110600498A - 一种忆阻器十字交叉阵列的制备方法 - Google Patents

一种忆阻器十字交叉阵列的制备方法 Download PDF

Info

Publication number
CN110600498A
CN110600498A CN201910771619.5A CN201910771619A CN110600498A CN 110600498 A CN110600498 A CN 110600498A CN 201910771619 A CN201910771619 A CN 201910771619A CN 110600498 A CN110600498 A CN 110600498A
Authority
CN
China
Prior art keywords
memristor
array
oxide
annealing
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910771619.5A
Other languages
English (en)
Inventor
熊诗圣
姜琴
李冬雪
杨晓敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201910771619.5A priority Critical patent/CN110600498A/zh
Publication of CN110600498A publication Critical patent/CN110600498A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Abstract

本发明属于半导体器件制备技术领域，具体为一种忆阻器十字交叉阵列的制备方法。本发明采用10nm及以下节点的导向自组装光刻技术在衬底上制备忆阻器交叉电极并以此定义氧化物功能层的特征尺寸，其中嵌段共聚物是由化学性质不同的两种及两种以上的单体聚合而成；使用热退火或者溶剂蒸汽退火法达到热平衡态，形成纳米层状结构；使用原子层沉积技术选择性地将金属氧化物渗透到极性嵌段中去，以产生一个硬掩模，增加刻蚀对比度；然后通过干法刻蚀转移到衬底的顶层硅；再采用串联自组装工艺来实现两层光栅结构的垂直交叉，接着制备忆阻器十字交叉结构中的顶部和底部电极阵列，再通过溶脱工艺，制作出迄今为止最大规模的器件阵列。

Description

一种忆阻器十字交叉阵列的制备方法
技术领域
本发明属于半导体器件制备技术领域，具体涉及一种忆阻器十字交叉阵列的制备方法。
背景技术
自从2008年，HP实验室首次报道了忆阻器的物理实现以后，近十年来忆阻器已经成为存储和计算领域的研究热点。人脑是由多达1012个神经元组成的复杂网络系统，突触是各个神经元之间发生联系的关键部位，人们通常采用结合数字与模拟功能的集成电路来模拟突触功能，但仅仅一个突触的功能模拟就需要很多个晶体管和电容组合的CMOS器件，占据了芯片的大量空间，很难提高人工神经网络的密度，与此相比，单个忆阻器件就可以实现突触功能，忆阻器比晶体管占用体积更小，存储量更大、速度更快，为高密度人工神经网络的实现提供了可能。基于特征尺寸为10 nm 忆阻器阵列的人工神经网络的突触密度可超过40Tb/inch2。在CMOS器件阵列之上进行忆阻器件阵列的1T1R（每个晶体管对应一个忆阻器电极）垂直集成，可以形成神经元输入输出，忆阻器阵列作为记忆与计算单元的完整记忆-学习-训练架构，实现模式识别等类脑计算的核心功能。
与极紫外光刻和电子束光刻相比，导向自组装光刻技术具有显著的成本优势和时间优势，而且能向下延伸至更多技术节点，可望在3-5纳米技术节点进入生产实践。采用10nm及以下节点的导向自组装技术制备忆阻器交叉电极并以此定义氧化物功能层的特征尺寸，可实现百T数量级的超高密度忆阻器阵列。截止目前，忆阻器件阵列的最高密度大约在1K量级，大多采用电子束光刻技术制备，很难实现大规模高通量的制备。将导向自组装光刻技术作为目前分辨率最高的新一代光刻技术，应用于忆阻器件的开发中来，具有重大的战略前瞻意义。
发明内容
本发明的目的在于提出一种采用10nm及以下节点的导向自组装光刻技术制备忆阻器十字交叉阵列的方法。
本发明提出的忆阻器十字交叉阵列的制备方法，采用10nm及以下节点的导向自组装光刻技术，该光刻技术通过在已有的对嵌段共聚物自组装技术的研究基础上，通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后再通过溶脱工艺，制作出迄今为止最大规模的器件阵列。
本发明中，所述忆阻器包含一层或多层忆阻单元，每个忆阻器器件的顶部电极与底部电极在同一平面上的投影互为直角（90°），且由3个及以上的忆阻器器件阵列排布。
衬底材料采用Si或者Si/SiO2，导向自组装材料采用具有两种或两种以上不同单体聚合的嵌段共聚物，嵌段共聚物满足χN≥10，其中N为嵌段共聚物的总聚合度，χ为各嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数；制备的具体步骤为：
（1）清洗衬底，以获得洁净表面基体；
（2）在衬底上制备引导图案；
（3）在经上述处理的衬底上旋涂嵌段共聚物；进行退火处理，经过导向自组装，形成原始图案；
（4）采用原子层沉积技术沉积金属或进行液体浸泡，使极性嵌段金属化；
（5）然后进行等离子体刻蚀，去除掩模版，形成金属纳米线条，以此形成底部电极阵列；
（6）接着进行金属氧化物沉积，形成阻性切换层；
（7）再循环步骤（2），（3），（4），（5），最后形成顶部电极阵列；
（8）接着采用串联自组装工艺来实现两层光栅结构的垂直交叉，再采用串联自组装工艺将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过溶脱工艺，制作出器件阵列。
本发明步骤（2）中，所述制备引导图案，是采用电子束光刻技术或193i光刻技术，进行图形结构外延或化学衬底外延。
本发明步骤（3）中，所述嵌段共聚物，具有AB、ABA、ABC的结构形式，其中，控制一种嵌段组分的质量含量为30%～60%。
本发明步骤（3）中，对于三嵌段共聚物，其弗洛里-哈金斯相互作用参数χ范围在0.1～0.6；嵌段共聚物的周期L0为5 nm～30 nm，可转移的特征尺寸小于或等于10纳米。
本发明步骤（3）中，所述旋涂嵌段共聚物的转速为2000~6000rpm，时间为10~80s。
本发明步骤（3）中，所述退火采用真空加热退火法或者溶剂蒸汽退火法；真空加热退火温度时，控制退火温度为100℃～250℃，退火时间为1 min～30 min。溶剂蒸汽退火时，在常温下进行，退火时间为1 min~48 h。
本发明步骤（4）中，所述的金属包括金，银，铂，钴，镍等。
本发明步骤（5）中，所述刻蚀采用干法或湿法刻蚀，包括氧、氩等离子体刻蚀或氟基离子体刻蚀。
本发明步骤（6）中，沉积的金属氧化物选自氧化钛、氧化铝、氧化铪、氧化锆、氧化钽、氧化铜、氧化钨、氧化钼。
本发明的有益效果是：
（1）与极紫外光刻相比和电子束光刻相比，导向自组装光刻技术具有显著的成本优势和时间优势，而且能向下延伸至更多技术节点，可望在3-5纳米技术节点进入生产实践；
（2）采用10nm及以下节点的导向自组装技术制备忆阻器交叉电极并以此定义氧化物功能层的特征尺寸，可实现百T数量级的超高密度忆阻器阵列。
附图说明
图1电子束光刻形成忆阻器十字交叉阵列底部电极图。
图2忆阻器器件阵列示意图。
具体实施方式
下面通过具体实施例进一步描述本发明。
实施例1，选择三嵌段共聚物P2VP-b-PS-b-P2VP作为导向自组装光刻材料，嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数χ值为0.18。（1）将衬底Si或者Si/SiO2进行清洗以获得洁净表面。（2）通过调节PS组分在45%来形成三嵌段共聚物，采用图形结构外延，制备引导图案；（3）旋涂三嵌段共聚物溶液，采用真空加热退火法对嵌段共聚物薄膜进行退火8min，温度控制为180℃，得到嵌段共聚物的周期为16.4 nm；（4）采用原子层沉积技术对嵌段共聚物进行刻蚀增强，分别进行连续循环渗透金属（Pt）使极性嵌段金属化；（5）然后进行等离子体刻蚀，去除模版，形成金属纳米线条特征尺寸为8nm，以此形成底部电极阵列；（6）接着进行金属氧化物（氧化铝）沉积，形成阻性切换层；（7）再循环步骤（2）、（3）、（4）、（5），最后形成顶部电极阵列。（8）通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过溶脱工艺，制作出器件阵列。图1为电子束光刻形成忆阻器十字交叉阵列底部电极图。图2为器件阵列示意图。
实施例2，选择三嵌段共聚物P2VP-b-PS-b-P2VP作为导向自组装光刻材料，嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数χ值为0.18。（1）将衬底Si或者Si/SiO2进行清洗以获得洁净表面。（2）通过调节PS组分在55%来形成三嵌段共聚物，采用图形结构外延，制备引导图案；（3）旋涂三嵌段共聚物溶液，采用真空加热退火法对嵌段共聚物薄膜进行退火15min，温度控制为200℃，得到嵌段共聚物的周期为18 nm；（4）采用原子层沉积技术对嵌段共聚物进行刻蚀增强，分别进行连续循环渗透金属（Pt）使极性嵌段金属化；（5）然后进行等离子体刻蚀，去除模版，形成金属纳米线条特征尺寸为8nm，以此形成底部电极阵列；（6）接着进行金属氧化物（氧化铝）沉积，形成阻性切换层；（7）再循环步骤（2）、（3）、（4）、（5），最后形成顶部电极阵列。（8）通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过溶脱工艺，制作出器件阵列。
实施例3，选择三嵌段共聚物P2VP-b-PS-b-P2VP作为导向自组装光刻材料，嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数χ值为0.18。（1）将衬底Si或者Si/SiO2进行清洗以获得洁净表面。（2）通过调节PS组分在60%来形成三嵌段共聚物，采用图形结构外延，制备引导图案；（3）旋涂三嵌段共聚物溶液，采用真空加热退火法对嵌段共聚物薄膜进行退火1min，温度控制为150℃，得到嵌段共聚物的周期为20 nm；（4）采用原子层沉积技术对嵌段共聚物进行刻蚀增强，分别进行连续循环渗透金属（Pt）使极性嵌段金属化；（5）然后进行等离子体刻蚀，去除模版，形成金属纳米线条特征尺寸为8nm，以此形成底部电极阵列；（6）接着进行金属氧化物（氧化铝）沉积，形成阻性切换层；（7）再循环步骤（2）、（3）、（4）、（5），最后形成顶部电极阵列。（8）通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过工艺，制作出器件阵列。
实施例4，选择三嵌段共聚物P2VP-b-PS-b-P2VP作为导向自组装光刻材料，嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数χ值为0.18。（1）将衬底Si或者Si/SiO2进行清洗以获得洁净表面。（2）通过调节PS组分在30%来形成三嵌段共聚物，采用图形结构外延，制备引导图案；（3）旋涂三嵌段共聚物溶液，采用真空加热退火法对嵌段共聚物薄膜进行退火30min，温度控制为100℃，得到嵌段共聚物的周期为14 nm；（4）采用原子层沉积技术对嵌段共聚物进行刻蚀增强，分别进行连续循环渗透金属（Pt）使极性嵌段金属化；（5）然后进行等离子体刻蚀，去除模版，形成金属纳米线条特征尺寸为8nm，以此形成底部电极阵列；（6）接着进行金属氧化物（氧化铝）沉积，形成阻性切换层；（7）再循环步骤（2）、（3）、（4），、5），最后形成顶部电极阵列。（8）通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过溶脱工艺，制作出器件阵列。
实施例5，选择三嵌段共聚物P2VP-b-PS-b-P2VP作为导向自组装光刻材料，嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数χ值为0.58。（1）将衬底Si或者Si/SiO2进行清洗以获得洁净表面。（2）通过调节PS组分在40%来形成三嵌段共聚物，采用图形结构外延，制备引导图案；（3）旋涂三嵌段共聚物溶液，采用真空加热退火法对嵌段共聚物薄膜进行退火3min，温度控制为250℃，得到嵌段共聚物的周期为12.4 nm；（4）采用原子层沉积技术对嵌段共聚物进行刻蚀增强，分别进行连续循环渗透金属（Pt）使极性嵌段金属化；（5）然后进行等离子体刻蚀，去除模版，形成金属纳米线条特征尺寸为8nm，以此形成底部电极阵列；（6）接着进行金属氧化物（氧化铝）沉积，形成阻性切换层；（7）再循环步骤（2）、（3）、（4）、（5），最后形成顶部电极阵列。（8）通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过溶脱工艺，制作出器件阵列。

Claims (9)

1.一种忆阻器十字交叉阵列的制备方法，其特征在于，采用10nm及以下节点的导向自组装光刻技术制备忆阻器十字交叉阵列，其中忆阻器包含一层或多层忆阻单元，每个忆阻器器件的顶部电极与底部电极在同一平面上的投影互为直角，且由3个及以上的忆阻器器件阵列排布；其中：
衬底材料采用Si或者Si/SiO2，导向自组装材料采用具有两种或两种以上不同单体聚合的嵌段共聚物，嵌段共聚物满足χN≥10，N为嵌段共聚物的总聚合度，χ为各嵌段之间的弗洛里-哈金斯 ( Flory-Huggins) 相互作用参数；制备的具体步骤为：
（1）清洗衬底，以获得洁净表面基体；
（2）在衬底上制备引导图案；
（3）在经上述处理的衬底上旋涂嵌段共聚物；进行退火处理，经过导向自组装，形成原始图案；
（4）采用原子层沉积技术进行连续循环渗透合成，或进行金属前驱体液相浸泡，使极性嵌段金属化；
（5）然后进行等离子体刻蚀，去除高分子共聚物模版，形成金属纳米线条，以此形成底部电极阵列；
（6）接着进行金属氧化物沉积，形成阻性切换层；
（7）再循环步骤（2），（3），（4），（5），最后形成顶部电极阵列；
（8）通过串联自组装工艺来实现两层光栅结构的垂直交叉，将忆阻器十字交叉结构中的顶部和底部电极进行阵列排布，最后通过溶脱工艺，制作出器件阵列。
2.根据权利要求1所述的制备方法， 其特征在于，步骤（2）中所述制备引导图案，是采用电子束光刻技术或193i光刻技术，进行图形结构外延或化学衬底外延。
3.根据权利要求1或2所述的制备方法， 其特征在于，步骤（3）中所述嵌段共聚物，具有AB、ABA、ABC的结构形式，其中，控制一种嵌段组分的质量含量为30%～60%。
4.根据权利要求3所述的制备方法， 其特征在于，步骤（3）中，对于三嵌段共聚物，其弗洛里-哈金斯相互作用参数χ范围在0.1～0.6；嵌段共聚物的周期L 0为5 nm～30 nm，可转移的特征尺寸小于或等于10纳米。
5.根据权利要求1、2或4所述的制备方法， 其特征在于，步骤（3）中所述旋涂嵌段共聚物的转速为2000~6000rpm，时间为10~80s。
6.根据权利要求5所述的制备方法， 其特征在于，步骤（3）中所述退火采用真空加热退火法或者溶剂蒸汽退火法；真空加热退火温度时，控制退火温度为100℃～250℃，退火时间为1 min～30 min；溶剂蒸汽退火时，在常温下进行，退火时间为1 min~48 h。
7.根据权利要求6所述的制备方法， 其特征在于，步骤（4）中所述的金属为金、银、铂、钴或镍。
8.根据权利要求7所述的制备方法， 其特征在于，步骤（5）中所述刻蚀采用干法或湿法刻蚀，包括氧、氩等离子体刻蚀或氟基离子体刻蚀。
9.根据权利要求6、7或8所述的制备方法， 其特征在于，步骤（6）中沉积的金属氧化物选自氧化钛、氧化铝、氧化铪、氧化锆、氧化钽、氧化铜、氧化钨、氧化钼。
CN201910771619.5A 2019-08-21 2019-08-21 一种忆阻器十字交叉阵列的制备方法 Pending CN110600498A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910771619.5A CN110600498A (zh) 2019-08-21 2019-08-21 一种忆阻器十字交叉阵列的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910771619.5A CN110600498A (zh) 2019-08-21 2019-08-21 一种忆阻器十字交叉阵列的制备方法

Publications (1)

Publication Number Publication Date
CN110600498A true CN110600498A (zh) 2019-12-20

Family

ID=68854809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910771619.5A Pending CN110600498A (zh) 2019-08-21 2019-08-21 一种忆阻器十字交叉阵列的制备方法

Country Status (1)

Country Link
CN (1) CN110600498A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951989A (zh) * 2021-01-29 2021-06-11 华中科技大学 一种忆阻器组合式交叉阵列的制备方法
CN114004343A (zh) * 2021-12-31 2022-02-01 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN114199423A (zh) * 2021-11-09 2022-03-18 大连理工大学 一种双激发压力记忆装置
CN115950562A (zh) * 2023-02-02 2023-04-11 大连理工大学 具有高分辨率和纳米级像素压力压电记忆系统及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130244439A1 (en) * 2012-03-13 2013-09-19 Massachusetts Institute Of Technology Removable templates for directed self assembly
CN104752608A (zh) * 2013-12-26 2015-07-01 北京有色金属研究总院 一种忆阻器及其制备方法
CN107403718A (zh) * 2017-08-17 2017-11-28 中国科学院长春应用化学研究所 纳米结构的引导组装方法
CN108546328A (zh) * 2018-05-11 2018-09-18 中国科学院长春应用化学研究所 一种嵌段共聚物、制备周期性纳米结构的引导组装方法和嵌段聚合物模板
CN109950393A (zh) * 2019-03-14 2019-06-28 南京大学 一种可堆叠大面积制备的纳米线交叉点阵列阻变存储器件结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130244439A1 (en) * 2012-03-13 2013-09-19 Massachusetts Institute Of Technology Removable templates for directed self assembly
CN104752608A (zh) * 2013-12-26 2015-07-01 北京有色金属研究总院 一种忆阻器及其制备方法
CN107403718A (zh) * 2017-08-17 2017-11-28 中国科学院长春应用化学研究所 纳米结构的引导组装方法
CN108546328A (zh) * 2018-05-11 2018-09-18 中国科学院长春应用化学研究所 一种嵌段共聚物、制备周期性纳米结构的引导组装方法和嵌段聚合物模板
CN109950393A (zh) * 2019-03-14 2019-06-28 南京大学 一种可堆叠大面积制备的纳米线交叉点阵列阻变存储器件结构的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951989A (zh) * 2021-01-29 2021-06-11 华中科技大学 一种忆阻器组合式交叉阵列的制备方法
CN114199423A (zh) * 2021-11-09 2022-03-18 大连理工大学 一种双激发压力记忆装置
CN114004343A (zh) * 2021-12-31 2022-02-01 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN114004343B (zh) * 2021-12-31 2022-10-14 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN115950562A (zh) * 2023-02-02 2023-04-11 大连理工大学 具有高分辨率和纳米级像素压力压电记忆系统及制备方法

Similar Documents

Publication Publication Date Title
CN110600498A (zh) 一种忆阻器十字交叉阵列的制备方法
Berggren et al. Roadmap on emerging hardware and technology for machine learning
Sun et al. Synaptic devices based neuromorphic computing applications in artificial intelligence
Chen et al. LiSiO X-based analog memristive synapse for neuromorphic computing
Jang et al. Polymer analog memristive synapse with atomic-scale conductive filament for flexible neuromorphic computing system
Yang et al. Vertical‐organic‐nanocrystal‐arrays for crossbar memristors with tuning switching dynamics toward neuromorphic computing
CN106098932B (zh) 一种线性缓变忆阻器及其制备方法
Jeong et al. Memristors for energy‐efficient new computing paradigms
Yu et al. An electronic synapse device based on metal oxide resistive switching memory for neuromorphic computation
Choi et al. Gate-tunable synaptic dynamics of ferroelectric-coupled carbon-nanotube transistors
DE60206913T2 (de) Herstellung einer molekülare elektronische schaltung mittels stanzens
CN110610984A (zh) 一种突触晶体管及其制备方法
Zhang et al. 0.5 T0. 5R—An ultracompact RRAM cell uniquely enabled by van der Waals heterostructures
El Mesoudy et al. Fully CMOS-compatible passive TiO2-based memristor crossbars for in-memory computing
Kim et al. Pd/IGZo/p+-Si synaptic device with self-graded oxygen concentrations for highly linear weight adjustability and improved energy efficiency
WO2014094334A1 (zh) 一种基于AgInSbTe硫系化合物的忆阻器及其制备方法
Zhou et al. Manufacturing of graphene based synaptic devices for optoelectronic applications
Athena et al. Impact of titanium doping and pulsing conditions on the analog temporal response of hafnium oxide based memristor synapses
Soni et al. A review on different memristor modeling and applications
Chen et al. Direct laser writing of graphene oxide for ultra-low power consumption memristors in reservoir computing for digital recognition
Chee et al. Frequency-Dependent Synapse Weight Tuning in 1S1R with a Short-Term Plasticity TiO x-Based Exponential Selector
Liao et al. Design and modeling of a neuro-inspired learning circuit using nanotube-based memory devices
Fang et al. In-materio reservoir computing based on nanowire networks: Fundamental, progress, and perspective
Yang et al. Memristive device characteristics engineering by controlling the crystallinity of switching layer materials
CN110556297A (zh) 一种10纳米以下硅基鳍式场效应晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191220