CN110581143A - 阵列基板及其制作方法以及显示面板 - Google Patents
阵列基板及其制作方法以及显示面板 Download PDFInfo
- Publication number
- CN110581143A CN110581143A CN201910833487.4A CN201910833487A CN110581143A CN 110581143 A CN110581143 A CN 110581143A CN 201910833487 A CN201910833487 A CN 201910833487A CN 110581143 A CN110581143 A CN 110581143A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- hole
- layer
- forming
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 230
- 239000011229 interlayer Substances 0.000 claims description 58
- 238000005520 cutting process Methods 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 230000009194 climbing Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明提供一种阵列基板及其制作方法以及显示面板。该阵列基板通过使多层绝缘层的边缘的整体形状为阶梯状，且该多层绝缘层的边缘均位于非显示区中，有利于在像素电极图案化之前，使形成非显示区中的部分像素电极的爬坡角度更为平缓，从而在对像素电极进行图案化的时候，能够完全去除位于非显示区中的像素电极，避免像素电极残留在非显示区中，从而提高产品品质。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法以及显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，AMOLED)中的主要驱动元件，直接关系平板显示装置的显示性能。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片(ColorFilter，CF)基板之间灌入液晶分子，并在两片基板上分别施加像素电压和公共电压，通过像素电压和公共电压之间形成的电场控制液晶分子的旋转方向，以将背光模组的光线透射出来产生画面。
OLED器件通常包括：基板、设于基板上的阳极、设于阳极上的空穴注入层、设于空穴注入层上的空穴传输层、设于空穴传输层上的发光层、设于发光层上的电子传输层、设于电子传输层上的电子注入层、及设于电子注入层上的阴极。OLED器件的发光原理为半导体材料和有机发光材料在电场驱动下，通过载流子注入和复合导致发光。
现有的母板制作完成后，通常会进行两次切割工艺，第一次切割工艺将母板切割成数个面板，第二次切割工艺再将面板切割出需要的形状，在第二次切割工艺中需要在面板的外围区的待切割位置上形成切割道，由于面板的非显示区包括多层绝缘层结构，通常包括栅极绝缘层、层间绝缘层及平坦层，因此需要在栅极绝缘层、层间绝缘层及平坦层上进行开孔，从而形成切割道，现有技术中通常将栅极绝缘层、层间绝缘层及平坦层的开孔的大小形成一致，会导致切割道的taper角较陡，那么后续在平坦层上形成像素电极，并对像素电极图案化(曝光、显影)后，位于切割道最底部的像素电极无法被曝光显影完全，会导致像素电极部分残留在切割道中，进而影响面板的显示。
发明内容
本发明的目的在于提供一种阵列基板，避免像素电极残留在非显示区中，从而提高产品品质。
本发明的目的还在于提供一种显示面板，非显示区中不会残留像素电极，产品品质高。
本发明的目的还在于提供一种阵列基板的制作方法，能够避免像素电极残留在非显示区中，从而提高产品品质。
为实现上述目的，本发明提供了一种阵列基板，包括：衬底基板以及设于所述衬底基板上并依次层叠的多层绝缘层；
所述衬底基板包括显示区以及包围显示区的非显示区；
所述多层绝缘层的边缘的整体形状为阶梯状；所述多层绝缘层的边缘均位于非显示区中。
所述多层绝缘层包括：设于所述衬底基板上的栅极绝缘层、设于所述栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的平坦层。
所述栅极绝缘层、层间绝缘层及平坦层的边缘均为斜面。
所述平坦层的长度和宽度分别小于所述层间绝缘层的长度和宽度。
所述层间绝缘层的长度和宽度分别小于所述栅极绝缘层的长度和宽度。
本发明还提供一种显示面板，包括如上所述的阵列基板。
本发明提供了一种阵列基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板；所述衬底基板包括显示区以及包围显示区的外围区；
步骤S2、在所述衬底基板上依次层叠的多层绝缘层，并对所述多层绝缘层进行开孔，形成贯穿所述多层绝缘层并位于外围区中的切割道；
所述切割道的边缘的整体形状为阶梯状；所述切割道将外围区划分为靠近显示区的非显示区以及远离显示区的待切割区；
步骤S3、在所述多层绝缘层和切割道上形成电极薄膜，对电极薄膜进行图案化处理，形成位于显示区中的像素电极；
步骤S4、沿所述切割道对衬底基板进行切割，去除待切割区以形成阵列基板；所述阵列基板中的多层绝缘层的边缘的整体形状为阶梯状，且多层绝缘层的边缘均位于非显示区中。
所述多层绝缘层包括：设于所述衬底基板上的栅极绝缘层、设于所述栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的平坦层。
所述步骤S2中形成切割道的具体方法为：在所述衬底基板上形成栅极绝缘层，在所述栅极绝缘层上形成层间绝缘层，对所述栅极绝缘层及层间绝缘层进行开孔，形成贯穿所述栅极绝缘层及层间绝缘层并位于外围区中的第一过孔；
在所述层间绝缘层上形成平坦层，对所述平坦层进行开孔，形成贯穿所述平坦层并位于第一过孔上方的第二过孔；
所述第一过孔及第二过孔构成切割道，其中，所述第二过孔的宽度大于第一过孔的宽度。
所述步骤S2中形成切割道的具体方法为：在所述衬底基板上形成栅极绝缘层，对所述栅极绝缘层进行开孔，形成贯穿所述栅极绝缘层并位于外围区中的第一通孔；
在所述栅极绝缘层上形成层间绝缘层，对所述层间绝缘层进行开孔，形成贯穿所述层间绝缘层并位于第一通孔上方的第二通孔；
在所述层间绝缘层上形成平坦层，对所述平坦层进行开孔，形成贯穿所述平坦层并位于第二通孔上方的第三通孔；
所述第一通孔、第二通孔及第三通孔构成切割道，其中，所述第三通孔的宽度大于第二通孔的宽度，所述第二通孔的宽度大于第一通孔的宽度。
本发明的有益效果：本发明的阵列基板，通过使多层绝缘层的边缘的整体形状为阶梯状，且该多层绝缘层的边缘均位于非显示区中，有利于在像素电极图案化之前，使形成非显示区中的部分像素电极的爬坡角度更为平缓，从而在对像素电极进行图案化的时候，能够完全去除位于非显示区中的像素电极，避免像素电极残留在非显示区中，从而提高产品品质。本发明的显示面板，非显示区中不会残留像素电极，产品品质高。本发明的阵列基板的制作方法，能够避免像素电极残留在非显示区中，从而提高产品品质。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的阵列基板的衬底基板的示意图；
图2为本发明的阵列基板的第一实施例的示意图；
图3为本发明的阵列基板的第二实施例的示意图；
图4为本发明的阵列基板的制作方法的流程图；
图5为本发明的阵列基板的制作方法的步骤S1的示意图；
图6-7为本发明的阵列基板的制作方法的第一实施例的步骤S2的示意图；
图8为本发明的阵列基板的制作方法的第一实施例的步骤S3的示意图；
图9为本发明的阵列基板的制作方法的第一实施例的步骤S4的示意图；
图10-12为本发明的阵列基板的制作方法的第二实施例的步骤S2的示意图；
图13为本发明的阵列基板的制作方法的第二实施例的步骤S3的示意图；
图14为本发明的阵列基板的制作方法的第二实施例的步骤S4的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1-3，本发明提供一种阵列基板，包括：衬底基板10以及设于所述衬底基板10上并依次层叠的多层绝缘层200；
所述衬底基板10包括显示区11以及包围显示区11的非显示区12；
所述多层绝缘层200的边缘的整体形状为阶梯状；所述多层绝缘层200的边缘均位于非显示区12中。
具体的，所述多层绝缘层200包括：设于所述衬底基板10上的栅极绝缘层20、设于所述栅极绝缘层20上的层间绝缘层30以及设于所述层间绝缘层30上的平坦层40。
具体的，所述阵列基板还包括设于所述平坦层40上并位于显示区11中的像素电极51。
需要说明的是，本发明通过使阵列基板中的多层绝缘层200的边缘的整体形状为阶梯状，且该多层绝缘层200的边缘均位于非显示区12中，有利于在像素电极51图案化之前，使形成非显示区12中的部分像素电极51的爬坡角度更为平缓，从而在对像素电极51进行图案化的时候，能够完全去除位于非显示区12中的像素电极51，避免像素电极51残留在非显示区12中，从而提高产品品质。
具体的，所述栅极绝缘层20、层间绝缘层30及平坦层40的边缘均为斜面。
具体的，所述像素电极51包括依次层叠的氧化铟锡、银及氧化铟锡(ITO/Ag/ITO)。
具体的，所述平坦层40的厚度大于层间绝缘层30的厚度。
具体的，所述栅极绝缘层20包括依次层叠的第一绝缘层201和第二绝缘层202。所述第一绝缘层201的材料为氧化硅，所述第二绝缘层202的材料为氮化硅。
具体的，所述层间绝缘层30材料为氧化硅和氮化硅中的一种或两种的组合。
具体的，所述平坦层40的材料为有机光阻。
具体的，所述阵列基板还包括设于所述衬底基板10与栅极绝缘层20之间的缓冲层101。
具体的，在本发明的阵列基板的第一实施例中，所述平坦层40的长度和宽度分别小于所述层间绝缘层30的长度和宽度。即多层绝缘层200的边缘的整体形状为两级阶梯状。
进一步的，所述平坦层40的长度和宽度分别与所述层间绝缘层30的长度和宽度的差均为1um-1.5um。
具体的，在本发明的阵列基板的第二实施例中，所述平坦层40的长度和宽度分别小于所述层间绝缘层30的长度和宽度，并且所述层间绝缘层30的长度和宽度分别小于所述栅极绝缘层20的长度和宽度。即多层绝缘层200的边缘的整体形状为三级阶梯状。
进一步的，所述平坦层40的长度和宽度分别与所述层间绝缘层30的长度和宽度的差均为1um-1.5um。
进一步的，所述层间绝缘层30的长度和宽度分别与所述栅极绝缘层20的长度和宽度的差均为1um-1.5um。
基于上述阵列基板，本发明还提供一种显示面板，包括如上所述的阵列基板。
请参阅图4-14，基于上述阵列基板，本发明还提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、请参阅图5，提供一衬底基板10；所述衬底基板10包括显示区11以及包围显示区11的外围区13；
步骤S2、请参阅图6-7或图10-12，在所述衬底基板10上依次层叠的多层绝缘层200，并对所述多层绝缘层200进行开孔，形成贯穿所述多层绝缘层200并位于外围区13中的切割道100；
所述切割道100的边缘的整体形状为阶梯状；所述切割道100将外围区13划分为靠近显示区11的非显示区12以及远离显示区11的待切割区14；
步骤S3、请参阅图8或图13，在所述多层绝缘层200和切割道100上形成电极薄膜50，对电极薄膜50进行图案化处理，形成位于显示区11中的像素电极51；
步骤S4、请参阅图9或图14，沿所述切割道100对衬底基板10进行切割，去除待切割区14以形成阵列基板；所述阵列基板中的多层绝缘层(200)的边缘的整体形状为阶梯状，且多层绝缘层200的边缘均位于非显示区12中。
需要说明的是，本发明通过在在所述衬底基板10上依次层叠的多层绝缘层200，并对所述多层绝缘层200进行开孔，形成贯穿所述多层绝缘层200并位于外围区13中的切割道100；所述切割道100的边缘的整体形状为阶梯状；所述切割道100将外围区13划分为靠近显示区11的非显示区12以及远离显示区11的待切割区14；从而使后续形成在面板切割道100中的电极薄膜50的爬坡角度更为平缓，有利于完全去除位于面板切割道100中的电极薄膜50(相当于将电极薄膜50在面板切割道100中铺展的更平，曝光显影的能量更有利于到达位于面板切割道100底部的电极薄膜50)，避免电极薄膜50残留在面板切割道100中，从而提高产品品质。
具体的，所述多层绝缘层200包括：设于所述衬底基板10上的栅极绝缘层20、设于所述栅极绝缘层20上的层间绝缘层30以及设于所述层间绝缘层30上的平坦层40。
具体的，所述步骤S3中的图案化处理为曝光、显影及蚀刻。
进一步的，所述电极薄膜50包括依次层叠的氧化铟锡、银及氧化铟锡(ITO/Ag/ITO)。
具体的，所述平坦层40的厚度大于层间绝缘层30的厚度。
具体的，所述切割道100包围显示区11。
具体的，所述栅极绝缘层20包括依次层叠的第一绝缘层201和第二绝缘层202。所述第一绝缘层201的材料为氧化硅，所述第二绝缘层202的材料为氮化硅。
具体的，所述层间绝缘层30材料为氧化硅和氮化硅中的一种或两种的组合。
具体的，所述平坦层40的材料为有机光阻。
具体的，所述步骤S2中，还在所述衬底基板10与栅极绝缘层20之间形成一层缓冲层101。
具体的，请参阅图6-7，在本发明的阵列基板的制作方法的第一实施例中，所述步骤S2中形成切割道100的具体方法为：在所述衬底基板10上形成栅极绝缘层20，在所述栅极绝缘层20上形成层间绝缘层30，对所述栅极绝缘层20及层间绝缘层30进行开孔，形成贯穿所述栅极绝缘层20及层间绝缘层30并位于外围区13中的第一过孔21；
在所述层间绝缘层30上形成平坦层40，对所述平坦层40进行开孔，形成贯穿所述平坦层40并位于第一过孔21上方的第二过孔41；
所述第一过孔21及第二过孔41构成切割道100，其中，所述第二过孔41的宽度大于第一过孔21的宽度。
进一步的，所述第一过孔21及第二过孔41的宽度均从靠近衬底基板10的方向向远离衬底基板10的方向逐渐增大。
进一步的，所述第二过孔41两侧的底部边缘分别与第一过孔21两侧的顶部边缘的间距为1um-1.5um。
具体的，采用曝光、显影及蚀刻工艺对所述栅极绝缘层20、层间绝缘层30及平坦层40进行开孔。
具体的，请参阅图10-12，在本发明的阵列基板的制作方法的第二实施例中，所述步骤S2中形成切割道100的具体方法为：在所述衬底基板10上形成栅极绝缘层20，对所述栅极绝缘层20进行开孔，形成贯穿所述栅极绝缘层20并位于外围区13中的第一通孔211；
在所述栅极绝缘层20上形成层间绝缘层30，对所述层间绝缘层30进行开孔，形成贯穿所述层间绝缘层30并位于第一通孔211上方的第二通孔311；
在所述层间绝缘层30上形成平坦层40，对所述平坦层40进行开孔，形成贯穿所述平坦层40并位于第二通孔311上方的第三通孔411；
所述第一通孔211、第二通孔311及第三通孔411构成切割道100，其中，所述第三通孔411的宽度大于第二通孔311的宽度，所述第二通孔311的宽度大于第一通孔211的宽度。
进一步的，所述第一通孔211、第二通孔311及第三通孔411的宽度均从靠近衬底基板10的方向向远离衬底基板10的方向逐渐增大。
进一步的，所述第三通孔411两侧的底部边缘分别与第二通孔311两侧的顶部边缘的间距为1um-1.5um；所述第二通孔311两侧的底部边缘分别与第一通孔211两侧的顶部边缘的间距为1um-1.5um。
具体的，采用曝光、显影及蚀刻工艺对所述栅极绝缘层20、层间绝缘层30及平坦层40进行开孔。
综上所述，本发明的阵列基板，通过使多层绝缘层的边缘的整体形状为阶梯状，且该多层绝缘层的边缘均位于非显示区中，有利于在像素电极图案化之前，使形成非显示区中的部分像素电极的爬坡角度更为平缓，从而在对像素电极进行图案化的时候，能够完全去除位于非显示区中的像素电极，避免像素电极残留在非显示区中，从而提高产品品质。本发明的显示面板，非显示区中不会残留像素电极，产品品质高。本发明的阵列基板的制作方法，能够避免像素电极残留在非显示区中，从而提高产品品质。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：衬底基板(10)以及设于所述衬底基板(10)上并依次层叠的多层绝缘层(200)；
所述衬底基板(10)包括显示区(11)以及包围显示区(11)的非显示区(12)；
所述多层绝缘层(200)的边缘的整体形状为阶梯状；所述多层绝缘层(200)的边缘均位于非显示区(12)中。
2.如权利要求1所述的阵列基板，其特征在于，所述多层绝缘层(200)包括：设于所述衬底基板(10)上的栅极绝缘层(20)、设于所述栅极绝缘层(20)上的层间绝缘层(30)以及设于所述层间绝缘层(30)上的平坦层(40)。
3.如权利要求2所述的阵列基板，其特征在于，所述栅极绝缘层(20)、层间绝缘层(30)及平坦层(40)的边缘均为斜面。
4.如权利要求2所述的阵列基板，其特征在于，所述平坦层(40)的长度和宽度分别小于所述层间绝缘层(30)的长度和宽度。
5.如权利要求4所述的阵列基板，其特征在于，所述层间绝缘层(30)的长度和宽度分别小于所述栅极绝缘层(20)的长度和宽度。
6.一种显示面板，其特征在于，包括如权利要求1所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一衬底基板(10)；所述衬底基板(10)包括显示区(11)以及包围显示区(11)的外围区(13)；
步骤S2、在所述衬底基板(10)上形成依次层叠的多层绝缘层(200)，并对所述多层绝缘层(200)进行开孔，形成贯穿所述多层绝缘层(200)并位于外围区(13)中的切割道(100)；
所述切割道(100)的边缘的整体形状为阶梯状；所述切割道(100)将外围区(13)划分为靠近显示区(11)的非显示区(12)以及远离显示区(11)的待切割区(14)；
步骤S3、在所述多层绝缘层(200)和切割道(100)上形成电极薄膜(50)，对电极薄膜(50)进行图案化处理，形成位于显示区(11)中的像素电极(51)；
步骤S4、沿所述切割道(100)对衬底基板(10)进行切割，去除待切割区(14)以形成阵列基板；所述阵列基板中的多层绝缘层(200)的边缘的整体形状为阶梯状，且多层绝缘层(200)的边缘均位于非显示区(12)中。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，所述多层绝缘层(200)包括：设于所述衬底基板(10)上的栅极绝缘层(20)、设于所述栅极绝缘层(20)上的层间绝缘层(30)以及设于所述层间绝缘层(30)上的平坦层(40)。
9.如权利要求8所述的阵列基板的制作方法，其特征在于，所述步骤S2中形成切割道(100)的具体方法为：在所述衬底基板(10)上形成栅极绝缘层(20)，在所述栅极绝缘层(20)上形成层间绝缘层(30)，对所述栅极绝缘层(20)及层间绝缘层(30)进行开孔，形成贯穿所述栅极绝缘层(20)及层间绝缘层(30)并位于外围区(13)中的第一过孔(21)；
在所述层间绝缘层(30)上形成平坦层(40)，对所述平坦层(40)进行开孔，形成贯穿所述平坦层(40)并位于第一过孔(21)上方的第二过孔(41)；
所述第一过孔(21)及第二过孔(41)构成切割道(100)，其中，所述第二过孔(41)的宽度大于第一过孔(21)的宽度。
10.如权利要求8所述的阵列基板的制作方法，其特征在于，所述步骤S2中形成切割道(100)的具体方法为：在所述衬底基板(10)上形成栅极绝缘层(20)，对所述栅极绝缘层(20)进行开孔，形成贯穿所述栅极绝缘层(20)并位于外围区(13)中的第一通孔(211)；
在所述栅极绝缘层(20)上形成层间绝缘层(30)，对所述层间绝缘层(30)进行开孔，形成贯穿所述层间绝缘层(30)并位于第一通孔(211)上方的第二通孔(311)；
在所述层间绝缘层(30)上形成平坦层(40)，对所述平坦层(40)进行开孔，形成贯穿所述平坦层(40)并位于第二通孔(311)上方的第三通孔(411)；
所述第一通孔(211)、第二通孔(311)及第三通孔(411)构成切割道(100)，其中，所述第三通孔(411)的宽度大于第二通孔(311)的宽度，所述第二通孔(311)的宽度大于第一通孔(211)的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910833487.4A CN110581143B (zh) | 2019-09-04 | 2019-09-04 | 阵列基板及其制作方法以及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910833487.4A CN110581143B (zh) | 2019-09-04 | 2019-09-04 | 阵列基板及其制作方法以及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110581143A true CN110581143A (zh) | 2019-12-17 |
| CN110581143B CN110581143B (zh) | 2021-09-21 |
Family
ID=68812546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910833487.4A Active CN110581143B (zh) | 2019-09-04 | 2019-09-04 | 阵列基板及其制作方法以及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110581143B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024065738A1 (zh) * | 2022-09-30 | 2024-04-04 | 京东方科技集团股份有限公司 | 发光基板及其制作方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783926A (zh) * | 2016-12-28 | 2017-05-31 | 上海天马有机发光显示技术有限公司 | 一种显示面板及其装置 |
| CN106932944A (zh) * | 2017-04-28 | 2017-07-07 | 上海天马有机发光显示技术有限公司 | 一种显示面板及其制作方法 |
| CN109713019A (zh) * | 2019-01-17 | 2019-05-03 | 深圳市华星光电技术有限公司 | Oled显示面板及其制作方法 |
-
2019
- 2019-09-04 CN CN201910833487.4A patent/CN110581143B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783926A (zh) * | 2016-12-28 | 2017-05-31 | 上海天马有机发光显示技术有限公司 | 一种显示面板及其装置 |
| CN106932944A (zh) * | 2017-04-28 | 2017-07-07 | 上海天马有机发光显示技术有限公司 | 一种显示面板及其制作方法 |
| CN109713019A (zh) * | 2019-01-17 | 2019-05-03 | 深圳市华星光电技术有限公司 | Oled显示面板及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024065738A1 (zh) * | 2022-09-30 | 2024-04-04 | 京东方科技集团股份有限公司 | 发光基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110581143B (zh) | 2021-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101267529B1 (ko) | 플렉서블한 유기전계 발광소자 제조 방법 | |
| US9536934B2 (en) | OLED array substrate | |
| EP2822037B1 (en) | Organic light emitting diodes display device | |
| KR101960745B1 (ko) | 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법 | |
| KR102000932B1 (ko) | 표시 장치 및 그의 제조 방법 | |
| US20200161569A1 (en) | Flexible amoled substrate and manufacturing method thereof | |
| CN108831914B (zh) | 一种有机发光显示面板、其制作方法及显示装置 | |
| JP2010287559A (ja) | 有機電界発光素子及びその製造方法 | |
| CN1866537A (zh) | 有机电致发光器件及其制造方法 | |
| KR20050112456A (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| KR102004843B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR101084277B1 (ko) | 유기 발광 표시장치 및 그 제조방법 | |
| KR20110067448A (ko) | 표시장치 및 그 제조방법 | |
| US20150206982A1 (en) | Thin film transistor for a display device, display device and method of manufacturing a display device | |
| CN110581143B (zh) | 阵列基板及其制作方法以及显示面板 | |
| KR101572268B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| JP3981838B2 (ja) | 有機ｅｌ素子の製造方法 | |
| KR102455579B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 | |
| KR101560228B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
| CN110634887A (zh) | 阵列基板及其制作方法以及显示面板 | |
| KR100768711B1 (ko) | 유기 전계 발광 소자 및 그 제조방법 | |
| US11538885B2 (en) | Array substrate and display panel | |
| KR101552986B1 (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| KR101323555B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR102174428B1 (ko) | 플렉서블 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |