KR101560228B1 - 유기전계 발광소자 및 그 제조방법 - Google Patents

유기전계 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101560228B1
KR101560228B1 KR1020080058851A KR20080058851A KR101560228B1 KR 101560228 B1 KR101560228 B1 KR 101560228B1 KR 1020080058851 A KR1020080058851 A KR 1020080058851A KR 20080058851 A KR20080058851 A KR 20080058851A KR 101560228 B1 KR101560228 B1 KR 101560228B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
forming
bank
thin film
Prior art date
Application number
KR1020080058851A
Other languages
English (en)
Other versions
KR20090132723A (ko
Inventor
이준호
박재용
김동환
양미연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080058851A priority Critical patent/KR101560228B1/ko
Publication of KR20090132723A publication Critical patent/KR20090132723A/ko
Application granted granted Critical
Publication of KR101560228B1 publication Critical patent/KR101560228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기물로 이루어진 뱅크에서 발생하는 수분을 효과적으로 제거함으로써 발광영역의 밝기(휘도)가 감소하거나(pixel fade-out), 전혀 발광을 하지 않는 부분이 발생(pixel shrinkage)하는 것을 방지하도록 한 유기전계 발광소자 및 그 제조방법에 관한 것으로서, 제 1 기판상에 게이트 전극과 소오스 전극 및 드레인 전극으로 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 평탄화층과, 상기 평탄화층을 관통하여 상기 박막트랜지스터의 드레인 전극에 연결되는 화소전극과, 상기 화소전극과 소정부분이 오버랩되게 상기 평탄화층상에 형성되는 뱅크와, 상기 뱅크의 표면에 형성되어 수분을 흡수하는 흡습제와, 상기 화소전극상에 형성되는 유기 발광층과, 상기 유기 발광층상에 형성되는 공통전극과, 상기 제 1 기판과 마주보게 대응되고 상기 제 1 기판과 합착되는 제 2 기판을 포함하여 구성되는 것을 특징으로 한다.
유기전계, 발광소자, 뱅크, 흡습제, 유기발광

Description

유기전계 발광소자 및 그 제조방법{the organic electro-luminescence device and method for fabricating of the same}
본 발명은 유기전계 발광소자 및 그 제조방법에 관한 것으로, 특히 수율을 향상시키도록 한 유기전계 발광소자 및 그 제조방법에 관한 것이다.
최근에, 음극선관(CRT : Cathode Ray Tube)의 무게와 크기의 문제점을 해결하여 소형 경량화의 장점을 가지고 있는 평판 표시 장치(Flat Panel Display)가 주목받고 있다. 이러한 평판 표시 장치는 액정표시장치(LCD : Liquid Crystal Display), 유기전계 발광표시 장치(OELD : Organic Electro Luminescence Display), 전계방출 표시장치(FED : Field Emitter Display) 및 플라즈마표시장치(PDP : Plasma Display Panel) 등이 있다.
그리고, 이와 같은 평판 표시 장치 중에서도 유기전계 발광표시 장치는 다른 평판 표시 장치보다 사용온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답속도가 빨라 깨끗한 동화상을 제공할 수 있다는 등의 장점을 가지고 있어서 향후 차세대 평판 표시 장치로 주목받고 있다.
그러나 이러한 유기 전계 발광 표시장치는 수분의 침투에 의해 열화되는 특 성을 갖고 있다. 따라서 수분의 침투를 방지하기 위한 봉지 구조를 필요로 한다.
도 1은 일반적인 유기전계 발광소자를 나타낸 단면도이다.
일반적으로, 유기전계 발광소자는 도 1에 도시된 바와 같이, 투명기판(1) 상에 형성된 투명전극인 양극(2)과, 상기 양극(2) 상부에 형성된 유기 EL층(10)과, 상기 유기 EL층(10) 상에 형성된 음극(8)과, 상기 음극(8) 상부에서 상기 투명기판(1)에 대향하도록 합착된 패키징 판(도시되지 않음)으로 구성된다.
이때, 상기 유기 EL층(10)은 정공주입층(3), 정공수송층(4), 발광층(5), 전자수송층(6), 전자주입층(7)의 적층막으로 이루어진다.
이러한 소자의 양극(2) 및 음극(8)에 전계를 인가하면 음극(8)으로부터 전자가 유기 EL층(10)으로 주입되고, 양극(2)으로부터 정공이 유기 EL층(10)으로 주입된다.
유기 EL층(10)에 주입된 전자와 정공은 전계하에서 유기 EL층으로 이동하다가 서로 결합하여 엑시톤(exciton)을 형성하고, 엑시톤의 여기상태에 있던 전자가 기저상태로 천이되면서 가시광 영역의 빛을 내게 된다.
유기전계 발광소자의 제작과정은, 양극(2), 정공주입층(3), 정공수송층(4), 발광층(5), 전자수송층(6), 전자주입층(7), 음극(8)의 순차적인 형성에 의해 이루어지는데, 먼저, 투명기판(1) 상에 투명한 도전 물질인 ITO(indium tin oxide)를 증착하고 패터닝하여 양극(2)을 형성한다.
이어서, 상기 양극(2) 상에 코퍼-프탈로시아닌(copper(Ⅱ) phthalocyanine)을 10∼30㎚의 두께로 증착하여 정공주입층(3)을 형성하고, 그 위에 NPD(N,N- di(naphthalen-1-yl)-N,N'-diphenylbenzidine)을 30∼60㎚의 두께로 증착하여 정공수송층(4)을 형성한다.
이어서, 상기 정공수송층(4) 상에 녹색광, 적색광, 청색광을 발하는 발광층(5)을 선택적으로 형성하는데, 각각의 고유한 발광물질을 단독으로 사용하여 형성하거나 또는 호스트(host) 재료에 발광물질을 도핑하여 형성할 수 있다.
일예로, 녹색광의 경우, Alq3(tris(8-hydroxyquinolate)aluminium)의 발광 물질을 단독으로 사용하여 형성하거나 또는 Alq3와 같은 호스트에 N-메틸퀴나크리돈(N-methylquinacridone)의 물질을 도핑하여 형성할 수 있다. 이때, 두께는 약 30∼60nm로 한다.
계속하여, 상기 발광층(5) 상부에 전자수송층(6) 및 전자주입층(7)을 차례로 진공 증착한다. 이때, 전자수송층(6)은 Alq3를 사용하여 20∼50㎚의 두께로 형성하고, 전자주입층(7)은 알칼리 금속 유도체를 사용하여 30∼50㎚의 두께로 형성한다.
도 2는 종래 기술에 의한 유기전계 발광소자를 나타낸 단면도이다.
도 2에 도시된 바와 같이, 투명한 글라스 재질로 이루어진 하부 기판(20)상의 일정영역에 형성되는 박막트랜지스터(도시되지 않음)와, 상기 박막트랜지스터를 포함한 하부기판(20)의 전면에 형성되는 평탄화층(도시되지 않음)과, 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되는 화소전극(21)과, 상기 화소전극(21) 사이의 평탄화층상에 형성되는 뱅크(bank)(22)와, 상기 화소전극(21) 상에 형성되는 유기 발광층(23)과, 상기 유기 발광층(23)을 포함한 하부기판(20)의 전면에 형성되는 공통전극(24)을 포함하여 구성되어 있다.
한편, 상기 하부기판(20)과 대응되게 상부기판(30)이 형성되어 있고, 상기 하부기판(20)과 상부기판(30)은 합착제(40)를 통해 합착되어 있다.
여기서, 상기 화소전극(21)은 ITO막을 증착한 후 포토 및 식각 공정을 통해 형성하고 있고, 상기 뱅크(22)는 유기물질로 이루어져 있어 섀도우 마스크(shadow mask)를 사용하여 상기 섀도우 마스크의 개구부에 대응되는 하부기판(20)의 일정영역에 형성하고 있다.
상기 박막트랜지스터는 도시하지 않았지만, 반도체층, 게이트 절연막, 게이트 전극, 소오스 및 드레인 전극을 포함하여 구성되어 있다.
한편, 도면에는 도시하지 않았지만 상기 유기 발광층(23)상에 전자수송층 및 전자주입층이 차례로 적층되어 있다.
그러나 상기와 같이 구성된 종래 기술에 의한 유기전계 발광소자는 소자가 구동하지 않는 경우 장시간 보관하거나 보관중의 온도 상승에 의해 유기막으로 형성된 뱅크가 열화를 받는 경우도 있다. 예를 들면 절연막 성분 중 용매류(solvent), 절연막 제작 후 공기 중에 방치함으로써 흡수되어 잔류하는 수분 등의 불순물이 구동중의 온도 상승이나 보관 중의 온도 상승, 또는 상온이라고 하더라도 장시간에 서서히 녹아 나옴으로써 발광영역의 밝기(휘도)가 감소하거나(pixel fade-out), 전혀 발광을 하지 않는 부분이 발생(pixel shrinkage)하는 문제점이 있었다.
즉, 뱅크를 단일층으로 형성할 경우 이물에 취약하며, 뱅크 잔막 및 자체 아웃-갯싱(out-gassing)에 의해 pixel fade out 현상의 발생 우려가 높다.
한편, 상기 이물에 취약한 구조를 개선하기 위해 뱅크 위에 스페이서를 형성하여 이중층으로 형성할 경우 뱅크 잔막 및 자체 아웃-갯싱에 의해 pixel fade out 현상이 발생할 우려가 높다.
도 3a 및 도 3b는 종래 기술에 의한 유기전계 발광소자의 문제점을 설명하기 위한 도면이다.
도 3a 및 도 3b에서와 같이, pixel fade out 현상이 발생된 패널은 유기성 피크(peak)가 높게 나타남을 알 수 있다.
도 4는 종래 기술에 의한 유기전계 발광소자에서 스페이서의 사용 유무에 따른 이물 발생량을 표로 나타낸 도면이다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 유기물로 이루어진 뱅크에서 발생하는 수분을 효과적으로 제거함으로써 발광영역의 밝기(휘도)가 감소하거나(pixel fade-out), 전혀 발광을 하지 않는 부분이 발생(pixel shrinkage)하는 것을 방지하도록 한 유기전계 발광소자 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 유기전계 발광소자는 제 1 기판상에 게이트 전극과 소오스 전극 및 드레인 전극으로 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 평탄화층과, 상기 평탄화층을 관통하여 상기 박막트랜지스터의 드레인 전극에 연결되는 화소전극과, 상기 화소전극과 소정부분이 오버랩되게 상기 평탄화층상에 형성되는 뱅크와, 상기 뱅크의 표면에 형성되어 수분을 흡수하는 흡습제와, 상기 화소전극 상에 형성되고, 상기 흡습제와 접하는 유기 발광층과, 상기 유기 발광층 상에 상기 흡습제 및 상기 유기 발광층을 덮도록 형성되고, 상기 흡습제에 접하는 공통전극과, 상기 제 1 기판과 마주보게 대응되고 상기 제 1 기판과 합착되는 제 2 기판을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명에 의한 유기전계 발광소자의 제조방법은 제 1 기판상에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터를 포함한 제 1 기판상에 평탄화층을 형성하는 단계와, 상기 평탄화층을 선택적으로 제거하여 상기 박막트랜지스터의 드레인 전극이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계와, 상기 화소전극의 가장자리와 소정부분이 오버랩되게 상기 평탄화층상에 뱅크를 형성하는 단계와, 상기 뱅크의 표면에 수분을 흡수하는 흡습제를 형성하는 단계와, 상기 화소전극 상에 상기 흡습제와 접하는 유기 발광층을 형성하는 단계; 상기 유기 발광층 상에, 상기 흡습제 및 상기 유기 발광층을 덮고 상기 흡습제에 접하는 공통 전극을 형성하는 단계; 및 상기 제 1 기판과 일정한 간격을 갖도록 제 2 기판을 합착하는 단계를 포함하여 형성하는 것을 특징으로 한다.
본 발명에 의한 유기전계 발광소자 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 뱅크 또는 뱅크와 스페이서의 표면에 수분을 흡수하는 흡수제를 형성함으로써 pixel fade out 현상을 막을 수 있고, 뱅크와 스페이서의 적용에 의해 이물유입을 방지하여 소자의 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 유기전계 발광소자 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시예에 의한 유기전계 발광소자를 나타낸 단면도이다.
도 5에 도시된 바와 같이, 투명한 글라스 재질로 이루어진 하부 기판(100)상의 일정영역에 형성되는 박막트랜지스터(도시되지 않음)와, 상기 박막트랜지스터를 포함한 하부기판(100)의 전면에 형성되는 평탄화층(도시되지 않음)과, 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되는 화소전극(101)과, 상기 화소전 극(101) 사이의 평탄화층상에 형성되는 뱅크(bank)(102)와, 상기 뱅크(102)의 표면에 형성되어 수분을 흡수하는 흡습제(103)와, 상기 화소전극(101) 상에 형성되는 유기 발광층(104)과, 상기 유기 발광층(104)을 포함한 하부기판(100)의 전면에 형성되는 공통전극(105)을 포함하여 구성되어 있다.
한편, 상기 하부기판(100)과 대응되게 상부기판(110)이 형성되어 있고, 상기 하부기판(100)과 상부기판(110)은 합착제(120)를 통해 합착되어 있다.
여기서, 상기 화소전극(101)은 ITO막을 증착한 후 포토 및 식각 공정을 통해 형성하고 있고, 상기 뱅크(102)는 유기물질로 이루어져 있어 섀도우 마스크(shadow mask)를 사용하여 상기 섀도우 마스크의 개구부에 대응되는 하부기판(100)의 일정영역에 형성하고 있다.
상기 박막트랜지스터는 도시하지 않았지만, 반도체층, 게이트 절연막, 게이트 전극, 소오스 및 드레인 전극을 포함하여 구성되어 있다.
한편, 도면에는 도시하지 않았지만 상기 유기 발광층(104)상에 전자수송층 및 전자주입층이 차례로 적층되어 있다.
상기 흡습제(103)는 Ca로 이루어져 있다.
도 6a 내지 도 6d는 본 발명의 제 1 실시예에 의한 유기전계 발광소자의 제조방법을 나타낸 공정 단면도이다.
도 6a에 도시된 바와 같이, 투명한 재질의 하부기판(100)상에 박막트랜지스터(도시되지 않음)를 형성하고, 상기 하부기판(100)의 전면에 투명금속으로 ITO막을 증착한 후 선택적으로 패터닝하여 상기 박막트랜지스터의 드레인 전극과 전기적 으로 연결되는 화소전극(101)을 형성한다.
도 6b에 도시된 바와 같이, 상기 하부기판(100)의 상부에 다수의 개구부를 갖는 섀도우 마스크(107)를 정렬하고, 상기 섀도우 마스크(107)의 개구부에 대응되게 유기 물질을 이용하여 열증착 방법으로 상기 화소전극(101) 사이의 하부기판(100)상에 뱅크(102)를 형성한다.
도 6c에 도시한 바와 같이, 상기 섀도우 마스크(107)를 이용하여 Ca를 열증착방법으로 개구부에 대응된 상기 뱅크(102)의 표면에 수분을 흡수하기 위한 흡습제(103)를 형성한다.
도 6d에 도시한 바와 같이, 상기 화소전극(101)에 유기 발광층(104)을 형성하고, 상기 유기 발광층(104)을 포함한 하부기판(100)의 전면에 캐소드 전극(105)을 형성한다.
이어서, 상기 하부기판(100)과 대응되고 상기 화소전극(101)을 제외한 부분에 빛이 유입되는 것을 방지하기 위해 상기 상부기판(110)에 블랙 매트릭스(도시되지 않음)를 형성한다.
그리고 상기 하부기판(100) 또는 상부기판(110)의 가장자리에 합착제(120)를 형성한 후 두 기판을 합착한다.
여기서, 상기 흡습제(103)를 형성하기 전에 상기 뱅크(102)상에 섀도우 마스크를 사용하여 열증착 방법으로 유기물질을 사용하여 스페이서를 형성할 수 있다. 여기서, 상기 스페이서는 이후 상부기판과 하부기판을 합착할 때 공간을 최소화하여 이물 등의 유입을 방지할 수가 있다.
도 7은 본 발명의 제 2 실시예에 의한 유기전계 발광소자를 나타낸 단면도이다.
도 7에 도시된 바와 같이, 투명한 재질로 이루어진 하부기판(200) 상의 일정영역에 형성되는 반도체층(201)과, 상기 반도체층(201)을 포함한 하부기판(200)의 전면에 형성되는 게이트 절연막(202)과, 상기 반도체층(201)의 일정영역과 대응되게 상기 게이트 절연막(202)상에 형성되는 게이트 전극(203)과, 상기 게이트 전극(203)을 포함한 하부기판(200)의 전면에 형성되는 층간 절연막(204)과, 상기 층간 절연막(204) 및 게이트 절연막(202)을 관통하여 상기 게이트 전극(203) 양측의 반도체층(201)에 각각 연결되어 상기 층간 절연막(204)상에 형성되는 소오스 전극(205a) 및 드레인 전극(205b)과, 상기 소오스 전극(205a)을 포함한 상기 하부기판(200)의 전면에 형성되는 평탄화층(206)과, 상기 평탄화층(206)을 관통하여 상기 드레인 전극(205b)과 전기적으로 연결되며 상기 평탄화층(206)상에 형성되는 화소전극(207)과, 상기 화소전극(207)의 가장자리와 소정부분이 오버랩되고 상기 평탄화층(206)상에 형성되는 뱅크(bank)(209)와, 상기 뱅크(209)의 표면에 형성되어 수분을 흡수하는 흡습제(210)와, 상기 하부기판(200)과 대응되는 상부기판(230)과, 상기 하부기판(200)과 마주보는 상기 상부기판(230)에 형성되는 캐소드 전극(231)과, 상기 캐소드 전극(231)상의 일정영역에 형성되고 상기 하부기판(200)에 형성된 반도체층(201)으로 빛이 들어가는 것을 방지하기 위한 블랙 매트릭스(232)와, 상기 블랙 매트릭스(232) 사이의 상기 캐소드 전극(231)상에 형성되는 유기 발광층(233)과, 상기 유기 발광층(233)상에 형성되는 애노드 전극(234)과, 상기 하부기판(200) 의 화소전극(207)과 상기 상부기판(230)의 애노드 전극(234)을 전기적으로 연결하는 도전성 스페이서(250)를 포함하여 구성되어 있다.
한편, 도면에는 도시하지 않았지만 상기 유기 발광층(233)상에 전자수송층 및 전자주입층이 차례로 적층되어 있다.
상기 흡습제(210)는 Ca로 이루어져 있고, 상기 뱅크(209)와 흡습제(210) 사이 즉, 상기 뱅크(209)상에 상기 뱅크(209)의 물질과 동일 물질로 스페이서를 형성할 수도 있다. 상기 스페이서에 의해 이물 유입 등을 보다 효과적으로 방지할 수가 있다.
도 8a 내지 도 8e는 본 발명의 제 2 실시예에 의한 유기전계 발광소자의 제조방법을 나타낸 공정 단면도이다.
도 8a에 도시된 바와 같이, 투명한 재질의 하부 기판(200) 상에 반도체층(201)을 형성하고, 포토 및 식각 공정을 통해 상기 반도체층(201)을 선택적으로 패터닝한다.
여기서, 상기 반도체층(201)을 형성하기 위한 방법은 다음과 같다. 즉 하부기판(200) 위에 아몰퍼스 실리콘 박막을 형성한 다음, 결정화하여 LTPS 박막을 형성한다. 이때, 아몰퍼스 실리콘 박막을 결정화하기 이전에 아몰퍼스 실리콘 박막내에 존재하는 수소 원자를 제거하기 위한 탈수소화(Dehydrogenation) 공정을 진행하기도 한다. 아몰퍼스 실리콘 박막을 결정화하는 방법으로는 엑시머 레이저 어닐링 방법 중에 하나로, 라인 빔(Line beam)을 수평 방향으로 스캔하여 그레인을 수평 방향으로 성장시킴으로써 그레인 크기를 향상시킨 순차적 수평 결정화(SLS) 방법이 주로 이용된다. 그리고, LTPS 박막을 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝하여 반도체층(26)을 형성하게 된다.
이어서, 상기 반도체층(201)을 포함한 하부기판(200)의 전면에 게이트 절연막(202)을 형성하고, 상기 게이트 절연막(202)상에 금속층을 증착한 후 포토 및 식각 공정을 통해 상기 금속층을 선택적으로 패터닝하여 게이트 전극(203)을 게이트 라인(도시되지 않음)과 함께 형성한다.
여기서, 상기 게이트 절연막(202)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다.
또한, 상기 게이트 전극(203)을 형성하기 위한 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중 이상의 복층 구조로 이용된다.
이어서, 상기 게이트 전극(203)을 마스크로 이용하여 상기 반도체층(201)의 일부에 불순물 이온을 주입하여 소오스 불순물 영역 및 드레인 불순물 영역을 형성한다.
그리고 상기 게이트 전극(203)을 포함한 하부기판(200)의 전면에 층간 절연막(204)을 형성한다. 여기서, 상기 층간 절연막(204)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다.
이어서, 포토 공정 및 식각 공정으로 층간 절연막(204)을 선택적으로 제거하여 상기 반도체층(201)에 형성된 소오스 불순물 영역과 드레인 불순물 영역이 노출되도록 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 하부기판(200)의 전면에 금속층을 증착한 후, 포토 및 식각 공정을 통해 상기 금속층을 선택적으로 패터닝하여 상기 층간 절연막(204) 위에 상기 콘택홀을 통해 상기 소오스 불순물 영역과 드레인 불순물 영역에 각각 전기적으로 연결되는 소오스 전극(205a) 및 드레인 전극(205b)을 형성한다.
상기 소오스 전극(205a) 및 드레인 전극(205b)을 형성하기 위한 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중 이상의 복층 구조로 이용된다.
도 8b에 도시된 바와 같이, 상기 소오스 전극(205a) 및 드레인 전극(205b)을 포함한 하부기판(200)의 전면에 평탄화층(206)을 형성하고, 포토 및 식각 공정을 통해 상기 드레인 전극(205b)의 표면이 소정부분 노출되도록 상기 평탄화층(206)을 선택적으로 제거하여 콘택홀을 형성한다.
이어서, 상기 콘택홀을 포함한 하부기판(200)의 전면에 투명금속을 증착한 후, 포토 및 식각 공정을 통해 상기 투명 금속을 선택적으로 제거하여 상기 평탄화층(206)상에 상기 콘택홀을 통해 상기 드레인 전극(205b)과 전기적으로 연결되는 화소전극(207)을 형성한
여기서, 상기 투명 금속으로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO 등을 사용할 수 있다.
도 8c에 도시된 바와 같이, 상기 화소 전극(207)이 형성된 하부기판(200) 위에 일정한 간격으로 다수의 개구부를 갖는 섀도우 마스크(208)를 정렬하고, 열증착 방법으로 유기 절연 물질을 이용하여 상기 섀도우 마스크(208)의 개구부에 대응된 평탄화층(206)상에 뱅크(209)를 형성한다.
도 8d에 도시된 바와 같이, 상기 뱅크(209)를 열증착방법으로 형성하기 위해 사용된 섀도우 마스크(208)를 이용하여 상기 뱅크(209)의 표면에 Ca를 다시 열증착방법으로 수분을 흡수하는 흡습제(210)를 형성한다.
도 8e에 도시된 바와 같이, 상기 하부기판(200)과 대응되는 상부기판(230)상에 금속층을 증착한 후 포토 및 식각 공정을 통해 선택적으로 제거하여 캐소드 전극(231)을 형성한다.
이어서, 상기 캐소드 전극(231)이 형성된 상부기판(230)상에 불투명 금속을 증착한 후, 포토 및 식각 공정을 통해 선택적으로 패터닝하여 상기 하부기판(200)에 형성된 반도체층(201)에 빛이 유입되는 것을 방지하기 위한 블랙 매트릭스(232)를 형성한다.
이어서, 상기 블랙 매트릭스(232)사이의 캐소드 전극(231)상에 유기 발광층(233)과 애노드 전극(234)을 차례로 형성한다.
그리고 상기 상부기판(230)에 형성된 애노드 전극(234)과 하부기판(200)상에 형성된 화소전극(207)을 도전성 스페이서(240)를 형성하여 전기적으로 연결한다.
한편, 본 발명의 제 2 실시예에서 상기 뱅크(209)의 표면에 흡습제(210)를 형성하는 공정을 설명하고 있는데, 도 9에서와 같이, 상기 뱅크(209)상에 상기 뱅크(209)를 형성하는 공정과 동일한 방법으로 유기 물질을 이용하여 스페이서(250)를 형성한 후 흡습제(210)를 형성할 수도 있다.
즉, 도 9는 본 발명의 제 3 실시예에 의한 유기전계 발광소자를 나타낸 단면도이다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 일반적인 유기전계 발광소자를 나타낸 단면도
도 2는 종래 기술에 의한 유기전계 발광소자를 나타낸 단면도
도 3a 및 도 3b는 종래 기술에 의한 유기전계 발광소자의 문제점을 설명하기 위한 도면
도 4는 종래 기술에 의한 유기전계 발광소자에서 스페이서의 사용 유무에 따른 이물 발생량을 표로 나타낸 도면
도 5는 본 발명의 제 1 실시예에 의한 유기전계 발광소자를 나타낸 단면도
도 6a 내지 도 6d는 본 발명의 제 1 실시예에 의한 유기전계 발광소자의 제조방법을 나타낸 공정 단면도
도 7은 본 발명의 제 1 실시예에 의한 유기전계 발광소자를 나타낸 단면도
도 8a 내지 도 8e는 본 발명의 제 2 실시예에 의한 유기전계 발광소자의 제조방법을 나타낸 공정 단면도
도 9는 본 발명의 제 3 실시예에 의한 유기전계 발광소자를 나타낸 단면도
도면의 주요 부분에 대한 부호의 설명
100 : 하부기판 101 : 화소전극
102 : 뱅크 103 : 흡습제
104 : 유기 발광층 105 : 공통전극

Claims (8)

  1. 제 1 기판상에 게이트 전극과 소오스 전극 및 드레인 전극으로 형성된 박막트랜지스터와,
    상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 평탄화층과,
    상기 평탄화층을 관통하여 상기 박막트랜지스터의 드레인 전극에 연결되는 화소전극과,
    상기 화소전극과 소정부분이 오버랩되게 상기 평탄화층상에 형성되는 뱅크와,
    상기 뱅크의 표면 전체에 형성되고, 상기 화소전극과 직접 접하는 흡습제와,
    상기 화소전극 상에 형성되고, 상기 흡습제와 접하는 유기 발광층과,
    상기 유기 발광층 상에 상기 흡습제 및 상기 유기 발광층을 덮도록 형성되고, 상기 흡습제에 접하는 공통전극과,
    상기 제 1 기판과 마주보게 대응되고 상기 제 1 기판과 합착되는 제 2 기판을 포함하여 구성되는 것을 특징으로 하는 유기전계 발광소자.
  2. 제 1 항에 있어서, 상기 흡습제와 뱅크 사이에 상기 뱅크와 동일물질로 이루어진 스페이서를 더 포함하여 구성되는 것을 특징으로 하는 유기전계 발광소자.
  3. 제 1 기판 상에 게이트 전극과 소오스 전극 및 드레인 전극으로 형성된 박막트랜지스터와,
    상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 평탄화층과,
    상기 평탄화층을 관통하여 상기 박막트랜지스터의 드레인 전극에 연결되는 화소전극과,
    상기 화소전극과 소정부분이 오버랩되게 상기 평탄화층 상에 형성되는 뱅크와,
    상기 뱅크의 표면 전체에 형성되고, 상기 화소전극과 직접 접하는 흡습제와,
    상기 제 1 기판과 대응되게 일정한 간격을 갖고 형성되는 제 2 기판과,
    상기 제 2 기판 상에 형성되는 제 1 전극과,
    상기 제 1 전극 상에 차례로 형성되는 유기 발광층 및 제 2 전극과,
    상기 제 2 전극 상에 상기 화소전극과 접하도록 형성되고, 상기 제 2 전극과 화소전극 사이를 전기적으로 연결하는 도전성 스페이서를 포함하여 구성되는 것을 특징으로 하는 유기전계 발광소자.
  4. 제 1 기판 상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 포함한 제 1 기판 상에 평탄화층을 형성하는 단계;
    상기 평탄화층을 선택적으로 제거하여 상기 박막트랜지스터의 드레인 전극이 노출되는 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계;
    상기 화소전극의 가장자리와 소정부분이 오버랩되게 상기 평탄화층상에 뱅크를 형성하는 단계;
    상기 뱅크의 표면 전체에 상기 화소전극과 직접 접하는 흡습제를 형성하는 단계;
    상기 화소전극 상에 상기 흡습제와 접하는 유기 발광층을 형성하는 단계;
    상기 유기 발광층 상에, 상기 흡습제 및 상기 유기 발광층을 덮고 상기 흡습제에 접하는 공통 전극을 형성하는 단계; 및
    상기 제 1 기판과 일정한 간격을 갖도록 제 2 기판을 합착하는 단계를 포함하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
  5. 제 4 항에 있어서, 상기 뱅크와 흡습제는 섀도우 마스크를 이용하여 열증착방법으로 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
  6. 제 4 항에 있어서, 상기 흡습제를 형성하기 전에 상기 뱅크위에 열증착방법으로 스페이서를 형성하는 단계를 더 포함하여 형성하는 것을 특징으로 하는 유기전계 발광소자의 제조방법.
  7. 제 1 기판 상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 포함한 제 1 기판 상에 평탄화층을 형성하는 단계;
    상기 평탄화층을 선택적으로 제거하여 상기 박막트랜지스터의 드레인 전극이 노출되는 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계;
    상기 화소전극의 가장자리와 소정부분이 오버랩되게 상기 평탄화층 상에 뱅크를 형성하는 단계;
    상기 뱅크의 표면 전체에 상기 화소전극과 직접 접하는 흡습제를 형성하는 단계;
    제 2 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 유기 발광층 및 제 2 전극을 차례로 형성하는 단계;
    상기 제 2 전극 상에 도전성 스페이서를 형성하는 단계; 및
    상기 도전성 스페이서가 상기 드레인 전극에 접하도록, 상기 제 1 및 제 2 기판을 상호 대응되게 일정한 간격으로 이격시킨 상태로 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 유기전계 발광소자의 제조방법.
  8. 제 7 항에 있어서, 상기 박막트랜지스터는
    상기 제 1 기판상의 일정영역에 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 제 1 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 반도체층과 대응되는 상기 게이트 절연막상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 제 1 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 게이트 전극 양측의 반도체층이 노출되도록 상기 층간 절연막 및 게이트 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 유기전계 발광 소자의 제조방법.
KR1020080058851A 2008-06-23 2008-06-23 유기전계 발광소자 및 그 제조방법 KR101560228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080058851A KR101560228B1 (ko) 2008-06-23 2008-06-23 유기전계 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080058851A KR101560228B1 (ko) 2008-06-23 2008-06-23 유기전계 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090132723A KR20090132723A (ko) 2009-12-31
KR101560228B1 true KR101560228B1 (ko) 2015-10-15

Family

ID=41691662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080058851A KR101560228B1 (ko) 2008-06-23 2008-06-23 유기전계 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101560228B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671859B (zh) * 2018-12-12 2020-05-12 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN109638059A (zh) * 2018-12-20 2019-04-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832097B1 (ko) * 2006-12-29 2008-05-27 삼성에스디아이 주식회사 레이저 열전사법을 이용한 유기 전계 발광 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832097B1 (ko) * 2006-12-29 2008-05-27 삼성에스디아이 주식회사 레이저 열전사법을 이용한 유기 전계 발광 소자의 제조방법

Also Published As

Publication number Publication date
KR20090132723A (ko) 2009-12-31

Similar Documents

Publication Publication Date Title
JP5969450B2 (ja) 有機発光ディスプレイ装置および有機発光ディスプレイ装置の製造方法
KR100709255B1 (ko) 평판 표시 장치 및 그 제조 방법
CN1722924B (zh) 电致发光显示器件
KR100592273B1 (ko) 평판 디스플레이 장치
US7973474B2 (en) Electroluminescent display including conductive film coupled to connector
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
US20080238302A1 (en) Display device and method for manufacturing the same
EP2251906B1 (en) Method of fabricating organic light emitting diode display
TW201132225A (en) Semiconductor device and method for manufacturing the same
US9331304B2 (en) Organic light-emitting display device and method of manufacturing the same
JP2011040408A (ja) 発光装置
US20100201609A1 (en) Organic light emitting diode display device
KR20100002041A (ko) 발광 표시 패널 및 그의 제조 방법
JP2005317476A (ja) 表示装置
US8780099B2 (en) Organic light emitting diode display and method of manufacturing the same
US8247274B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
CN103392381A (zh) 有机电致发光元件的制造方法以及有机电致发光元件
CN107919379A (zh) Oled显示器及其制作方法
KR20190071795A (ko) Oled 기판 및 그 제조 방법
US20060214564A1 (en) Organic electroluminescent display and method for fabricating the same
US20050280363A1 (en) Electro-luminescent display device
KR20160056581A (ko) 유기발광 소자 및 이의 제조방법
KR100611155B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR101560228B1 (ko) 유기전계 발광소자 및 그 제조방법
KR101994676B1 (ko) 유기발광다이오드 표시장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4