CN110556312A - 晶粒接合方法 - Google Patents

晶粒接合方法 Download PDF

Info

Publication number
CN110556312A
CN110556312A CN201910456976.2A CN201910456976A CN110556312A CN 110556312 A CN110556312 A CN 110556312A CN 201910456976 A CN201910456976 A CN 201910456976A CN 110556312 A CN110556312 A CN 110556312A
Authority
CN
China
Prior art keywords
die
area
wafer
bonding method
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910456976.2A
Other languages
English (en)
Other versions
CN110556312B (zh
Inventor
田炳浩
方镐天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN110556312A publication Critical patent/CN110556312A/zh
Application granted granted Critical
Publication of CN110556312B publication Critical patent/CN110556312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Abstract

本发明公开了一种晶粒接合方法。所述晶粒接合方法包括在晶片台上装载晶片，所述晶片包括附着在切割带上且通过切割工艺被分成单个的晶粒，第一次扩张所述切割带，拾取在包括所述晶片的边缘部分的第一区域上的第一晶粒并将所述第一晶粒接合在基板上，第二次扩张所述切割带，以及拾取在所述第一区域内侧的第二区域上的第二晶粒并将所述第二晶粒接合在基板上。

Description

晶粒接合方法
技术领域
本发明涉及一种晶粒接合方法。更具体地说，本发明涉及一种将通过切割工艺被分成单个的晶粒接合至基板上的方法。
背景技术
通常，通过重复执行一系列制造工艺，可以在用作半导体基板的硅晶片上形成半导体装置。半导体器件可以通过切割工艺被分成单个且可以通过晶粒接合工艺接合至基板。
用于执行晶粒接合工艺的设备可以包括用于支撑晶片的晶片台，该晶片包括通过切割工艺被分成单个的半导体晶粒(下文称为“晶粒”)；用于支撑基板，诸如引线框架和印刷电路板的基板台；以及用于从晶片拾取晶粒并将晶粒接合至基板上的接合单元。
可以按晶粒被附着至切割带上的状态将晶片装载至晶片台上。切割带可以安装在具有环形的安装框架上，且用于支撑切割带的扩张环可以设置在晶片台上。扩张环可以支撑切割带的边缘部分，即在晶片和安装框架之间的部分，且切割带可以通过使安装框架下降来扩张。
切割工艺可以被分成使用刀片的刀片切割工艺和使用激光束的激光切割工艺。激光切割工艺的优点在于，与刀片切割工艺相比，可以减小划道的宽度且可以减少碎屑缺陷。然而，当晶粒通过激光切割工艺被分成单个时，由于在晶粒之间的距离相对狭窄，在扩张切割带的步骤中，切割带可能未充分扩张。结果，由于无法充分确保晶粒之间的距离，晶粒可能通过与相邻晶粒的接触而在拾取晶粒的步骤中受损。
发明内容
本发明提供了一种能够在拾取晶粒的步骤中减少对晶粒的损坏的晶粒接合方法。
根据本发明的一个方面，一种晶粒接合方法可以包括在晶片台上装载晶片，晶片包括附着在切割带上且通过切割工艺被分成单个的晶粒，第一次扩张切割带，拾取在包括晶片的边缘部分的第一区域上的第一晶粒并将第一晶粒接合在基板上，第二次扩张切割带，以及拾取在第一区域内侧的第二区域上的第二晶粒并将第二晶粒接合在基板上。
根据本发明的一些实施例，晶粒接合方法还可以包括在第一次扩张切割带之后测量晶粒之间的距离，其中晶粒可以按行和列进行布置，且可以在行方向或列方向上测量晶粒之间的距离。
根据本发明的一些实施例，晶粒接合方法还可以包括形成通过在接近测量的距离的平均值的距离之间的晶粒并具有与晶片相同的中心的虚拟圆，其中可以基于虚拟圆划分第一区域和第二区域。
根据本发明的一些实施例，虚拟圆所通过的晶粒可以被包括在第二区域中。
根据本发明的一些实施例，当行的数量大于列的数量时，可以在行的方向上测量距离，以及当列的数量大于行的数量时，可以在列的方向上测量距离。
根据本发明的一些实施例，可以在从中心晶粒朝向边缘晶粒的方向上测量距离。
根据本发明的一些实施例，第一区域可以被划分成左区域和右区域，拾取在左区域上的第一晶粒，且随后拾取在右区域上的第一晶粒。
根据本发明的一些实施例，第一区域可以被划分成左区域和右区域，且可以分别由两个拾取器拾取在左区域上的第一晶粒和在右区域上的第一晶粒。
根据本发明的一些实施例，拾取器可以分别拾取关于晶片中心彼此相对的位置处的第一晶粒。
根据本发明的一些实施例，可以按Z字形方式设置拾取第一晶粒的顺序。
根据本发明的一些实施例，可以按Z字形方式设置拾取第二晶粒的顺序。
根据本发明的一些实施例，可以按螺旋形方式设置拾取第一晶粒的顺序，且可以按Z字形方式设置拾取第二晶粒的顺序。
根据本发明的一些实施例，切割带可以安装在具有环形的安装框架上，用于支撑切割带的扩张环可以设置在晶片台上，且切割带可以通过使安装框架下降来扩张。
根据本发明的一些实施例，用于第一次扩张切割带的安装框架的第一下降距离与用于第二次扩张切割带的安装框架的第二下降距离的比例可以在约7:3至约9:1的范围内。
根据本发明的另一个方面，一种晶粒接合方法可以包括在晶片台上装载晶片，晶片包括附着在切割带上且通过切割工艺被分成单个的晶粒，第一次扩张切割带，拾取在包括晶片的边缘部分的第一区域上的第一晶粒并将第一晶粒接合在基板上，第二次扩张切割带，拾取在第一区域内侧的第二区域上的第二晶粒并将第二晶粒接合在基板上，第三次扩张切割带，以及拾取在第二区域内侧的第三区域上的第三晶粒并将第三晶粒接合在基板上。
上面对本发明的概述不旨在描述本发明的每个所阐明的实施例或每个实施方案。下面的具体实施方式和权利要求更特别地例示了这些实施例。
附图说明
根据以下结合附图的描述，能够更加详细地理解示例性实施例，其中：
图1为示出根据本发明的一个实施例的晶粒接合方法的流程图；
图2为示出适于执行如图1中所示的晶粒接合方法的晶粒接合设备的示意图；
图3为示出第一次扩张切割带的状态的示意图；
图4为示出拾取在第一和第二区域中的晶粒的顺序的示意图；以及
图5为示出根据本发明的另一个实施例的晶粒接合方法的流程图。
虽然各种实施例适合于各种修改和替代形式，但其具体细节已通过示例的方式在附图中示出且将更详细地进行描述。然而，应理解的是其意图不是将所要求保护的本发明限制于所述的特定实施例。相反地，其意图是涵盖落在如通过权利要求所限定的主题的精神和范围内的所有修改、等同物和替代物。
具体实施方式
在下文中，参考附图更详细地描述本发明的实施例。然而，本发明不限于下面描述的实施例且以各种其他形式来进行实施。下面的实施例并不是用于完全完成本发明的，而是用于将本发明的范围完全传达给本领域的技术人员。
在说明书中，当一个组件被称为在另一个组件或层上或连接至其时，该一个组件能够直接在该另一个组件或层上或直接连接至其，或还可以存在中间组件或层。与此不同的是，将理解的是当一个组件被称为直接在另一个组件或层上或直接连接至其时，其表示不存在中间组件。此外，尽管像第一、第二和第三的术语用于在本发明的各种实施例中描述各种区域和层，但区域和层并不限于这些术语。
以下使用的术语仅用于描述具体实施例，而不用于限制本发明。另外，除非在此另有限定，包括技术或科学术语的所有术语可以具有与本领域的技术人员通常所理解的相同的意义。
参考理想实施例的示意图来描述本发明的实施例。相应地，可以根据附图的形式来预期制造方法中的变化和/或容许误差。因此，本发明的实施例不被描述为限于附图中的具体形式或区域且包括该形式的偏差。该区域可以完全是示意性的，且其形式可以不描述或描绘在任何给定区域中的准确形式或结构，且不旨在限制本发明的范围。
图1为示出根据本发明的一个实施例的晶粒接合方法的流程图；且图2为示出适于执行如图1中所示的晶粒接合方法的晶粒接合设备的示意图。
参考图1和2，根据本发明的一个实施例的一种晶粒接合方法可以用于将通过切割工艺被分成单个的晶粒12接合至基板(未示出)，诸如引线框架和印刷电路板上。一种用于执行晶粒接合方法的设备100可以包括用于支撑包括晶粒12的晶片10的晶片台110，用于拾取晶粒12并将晶粒12接合至基板上的接合单元130，以及用于支撑基板的基板台(未示出)。
可以按晶粒12被附着至切割带14上的状态将晶片10装载至晶片台110上。切割带14可以安装在具有圆环形的安装框架16上，且用于支撑切割带14的扩张环112可以设置在晶片台110上。此外，用于扩张切割带14的扩张单元120可以设置在晶片台110上。
扩张单元120可以包括用于夹持安装框架16的夹具122以及用于在竖直方向上移动夹具122的夹具驱动部分124。例如，夹具驱动部分124可以包括安装至夹具122的滚珠螺母，与滚珠螺母相接合的滚珠螺杆，用于旋转滚珠螺杆的马达，以及用于连接滚珠螺杆与马达的正时皮带和正时皮带轮。
晶片台110可以具有对应于晶片10所附着至的切割带14的一部分的开口114，且用于使晶粒12与切割带14分离的晶粒顶出器128可以设置在开口114中。此外，用于检测待拾取的晶粒12的相机单元140可以设置在晶片台110的上方。
接合单元130可以包括用于拾取晶粒12的拾取器132以及用于在竖直和水平方向上移动拾取器132的拾取器驱动部分134。接合单元130可以使用拾取器132从切割带14拾取晶粒12并将晶粒12接合至基板上。替代地，尽管未在图中示出，接合单元130还可以包括晶粒台(未示出)，由拾取器132拾取的晶粒12被放置在该晶粒台上；以及接合头(未示出)，其用于拾取在晶粒台上的晶粒12并将晶粒12接合至基板上。
基板台可以具有用于真空吸附基板的真空孔，以及用于加热基板的加热器(未示出)可以设置在基板台中。基板可以通过基板传送单元(未示出)装载在基板台上并从基板台卸载。
根据本发明的一个实施例，在步骤S100中，晶片10可以装载至晶片台110上。例如，晶片10可以通过晶片传送单元(未示出)传送至晶片台110上，且扩张环112可以支撑切割带14的边缘部分，即，在晶片10和安装框架16之间的切割带14的一部分。
在步骤S110中，切割带14可以进行第一次扩张。例如，扩张单元120可以将安装框架16下降至预定第一高度，且因此可以在径向上扩张切割带14。结果，可以增加附着在切割带14上的晶粒12之间的距离。
图3为示出第一次扩张切割带的状态的示意图。
参考图3，晶粒12之间的距离可以从晶片10的中心在径向上逐渐增加。特别地，当晶粒12通过激光切割工艺被分成单个时，晶粒12之间的间隔变化可能增加。
在第一次扩张切割带12之后，可以在步骤S120中拾取在包括晶片10的边缘部分的第一区域20上的第一晶粒12A并将其接合至基板上。例如，第一区域20可以具有圆环形状，且在第一区域10内侧的区域，即包括晶片10的中心部分的区域，可以是第二区域30。例如，第二区域30的半径可以是晶片半径的约1/2。此时，对应于第一区域20和第二区域30之间的边界线(圆)的晶粒12可以包括在第二区域30中。
图4为示出拾取在第一区域20和第二区域30中的晶粒12的顺序的示意图。
参考图4，第一区域20可以被划分成左区域22和右区域24。在这种情况下，可以拾取在左区域22上的第一晶粒12A，且随后可以拾取在右区域24上的第一晶粒12A。晶粒12可以按行和列进行布置，且左区域22和右区域24可以基于晶片10的中心进行划分。例如，当中心晶粒12C设置在晶片10的中心上时，中心晶粒12C所属的列可以包括在左区域22和右区域24中的一个中。
可以按Z字形方式设置拾取第一晶粒12A的顺序。例如，如图4中所示，可以按向下移动的Z字形方式设置从第一区域22的最上面的一行的第一晶粒开始的第一晶粒12A的拾取顺序。此外，可以按向上移动的Z字形方式设置从第二区域24的最下面的一行的第一晶粒开始的第一晶粒12A的拾取顺序。
替代地，晶粒接合设备100可以包括两个拾取器132。在这种情况下，可以分别由两个拾取器132来同时拾取在左区域22上的第一晶粒12A和在右区域24上的第一晶粒12A。例如，可以由第一拾取器拾取在左区域22上的第一晶粒12A，且可以由第二拾取器拾取在右区域24上的第一晶粒12A。特别地，第一和第二拾取器可以分别拾取在关于晶片10的中心彼此相对位置处的第一晶粒12A。即，第一拾取器可以根据向下移动的Z字形方式的拾取顺序拾取在左区域22上的第一晶粒12A，且第二拾取器可以根据向上移动的Z字形方式的拾取顺序拾取在右区域24上的第一晶粒12A。
同时，在拾取第一晶粒12A时，切割带14可能变形，且因此可能改变在剩余第一晶粒12A之间的距离。尽管未在图中示出，为了减少在第一晶粒12A之间的距离变化，可以按从晶片10外部朝向晶片10内部的螺旋形方式设置拾取第一晶粒12A的顺序。
再次参考图1，在拾取第一晶粒12A之后，可以在步骤S130中第二次扩张切割带14，且因此可以充分地扩张在第二区域24上的第二晶粒12B之间的距离。例如，扩张单元120可以将安装框架16下降至比第一高度更低的第二高度，使得可以在径向上扩张切割带14。根据本发明的一个实施例，用于第一次扩张切割带14的安装框架16的第一下降距离与用于第二次扩张切割带14的安装框架16的第二下降距离的比例可以在约7:3至约9:1的范围内。例如，第一下降距离与第二下降距离的比例可以是约8:2。
在步骤S140中，可以拾取在第二区域24上的第二晶粒12B并将其接合在基板上。例如，可以根据如图4中所示的Z字形方式的顺序拾取第二晶粒12B。
如上所述，可以通过切割带14的第一次扩张来增加第一晶粒12A之间的距离，且可以通过切割带14的第二次扩张来增加第二晶粒12B之间的距离。此外，可以在切割带14的第一次扩张之后执行第一晶粒12A的拾取和接合步骤，且可以在切割带14的第二次扩张之后执行第二晶粒12B的拾取和接合步骤。因此，可以充分地减少可能在第一和第二晶粒12A和12B的拾取步骤中发生的对第一和第二晶粒12A和12B的损坏。
图5为示出根据本发明的另一个实施例的晶粒接合方法的流程图。
参考图5，在执行晶片10的装载步骤S100和切割带14的第一次扩张步骤S110之后，可以在步骤S112中测量所有晶粒12之间的距离。可以在行方向或列方向上测量晶粒12之间的距离。例如，当行的数量大于列的数量时，可以在行方向上测量晶粒12之间的距离，且当列的数量大于行的数量时，可以在列方向上测量晶粒12之间的距离。特别地，由于切割带14在晶粒12的长轴线方向上的扩张小于切割带14在晶粒12的短轴线方向上的扩张，因此优选的是在晶粒12的长轴线方向上执行距离的测量。
可以在从中心晶粒12C朝向晶片10的边缘晶粒的方向上，即在径向上执行距离的测量。例如，可以测量设置在中心晶粒12C的左侧或右侧上的晶粒12之间的距离。
在步骤S114中，可以形成虚拟圆40，以将晶片10划分成第一区域20和第二区域30。虚拟圆40可以通过在接近测量的距离的平均值的距离之间的晶粒且可以具有与晶片10相同的中心。可以基于虚拟圆40划分第一和第二区域20和30。例如，虚拟圆40的外部可以是第一区域20，且虚拟圆40的内部可以是第二区域30。此时，虚拟圆40通过的晶粒12可以包括在第二区域30中。
在将晶片10划分成第一和第二区域20和30之后，可以在步骤S120中拾取在第一区域20上的第一晶粒12A并将其接合在基板上。此外，可以在步骤S130中第二次扩张切割带14，且可以在步骤S140中拾取在第二区域30上的第二晶粒12B并将其接合在基板上。
同时，尽管未在图中示出，晶粒接合方法还可以包括第三次扩张切割带14，拾取在第二区域30内侧的第三区域上的第三晶粒并将第三晶粒接合在基板上的步骤。在这种情况下，可以按圆环形设置第二区域30，且可以按圆形设置第三区域。
根据本发明的实施例，在第一次扩张切割带14之后，可以拾取在包括晶片10的边缘部分的第一区域20上的第一晶粒12A并将其接合至基板上。此外，在第二次扩张切割带14之后，可以拾取在包括晶片10的中心部分的第二区域30上的第二晶粒12B并将其接合至基板上。
在切割带14的第一次扩张之后的在第一区域20上的第一晶粒12A之间的距离可以比在第二区域30上的第二晶粒12B之间的距离更宽，且因此可以在从第一区域20拾取第一晶粒12A的同时减少对第一晶粒12A的损坏。此外，可以通过切割带14的第二次扩张增加在第二晶粒12B之间的距离，且因此可以在从第二区域30拾取第二晶粒12B的同时减少对第二晶粒12B的损坏。
尽管已参考特定实施例描述了晶粒接合方法，但其不限于此。因此，本领域的技术人员将容易理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，能够对其进行各种修改和变化。

Claims (15)

1.一种晶粒接合方法，其包括：
在晶片台上装载晶片，所述晶片包括附着在切割带上且通过切割工艺被分成单个的晶粒；
第一次扩张所述切割带；
拾取在包括所述晶片的边缘部分的第一区域上的第一晶粒并将所述第一晶粒接合在基板上；
第二次扩张所述切割带；以及
拾取在所述第一区域内侧的第二区域上的第二晶粒并将所述第二晶粒接合在基板上。
2.根据权利要求1所述的晶粒接合方法，其还包括：在第一次扩张所述切割带之后测量在所述晶粒之间的距离，
其中所述晶粒以行和列进行布置，且在行方向或列方向上测量所述晶粒之间的所述距离。
3.根据权利要求2所述的晶粒接合方法，其还包括：形成通过在接近所述测量的距离的平均值的距离之间的晶粒并具有与所述晶片相同的中心的虚拟圆，
其中基于所述虚拟圆划分所述第一区域和所述第二区域。
4.根据权利要求3所述的晶粒接合方法，其中所述虚拟圆所通过的晶粒被包括在所述第二区域中。
5.根据权利要求2所述的晶粒接合方法，其中当所述行的数量大于所述列的数量时，在所述行的方向上测量所述距离，以及
当所述列的数量大于所述行的数量时，在所述列的方向上测量所述距离。
6.根据权利要求2所述的晶粒接合方法，其中在从中心晶粒朝向边缘晶粒的方向上测量所述距离。
7.根据权利要求1所述的晶粒接合方法，其中所述第一区域被划分成左区域和右区域，拾取在所述左区域上的第一晶粒，且随后拾取在所述右区域上的第一晶粒。
8.根据权利要求1所述的晶粒接合方法，其中所述第一区域被划分成左区域和右区域，且分别由两个拾取器拾取在所述左区域上的第一晶粒和在所述右区域上的第一晶粒。
9.根据权利要求8所述的晶粒接合方法，其中所述拾取器分别拾取关于所述晶片中心彼此相对的位置处的所述第一晶粒。
10.根据权利要求1所述的晶粒接合方法，其中按Z字形方式设置拾取所述第一晶粒的顺序。
11.根据权利要求1所述的晶粒接合方法，其中按Z字形方式设置拾取所述第二晶粒的顺序。
12.根据权利要求1所述的晶粒接合方法，其中按螺旋形方式设置拾取所述第一晶粒的顺序，且按Z字形方式设置拾取所述第二晶粒的顺序。
13.根据权利要求1所述的晶粒接合方法，其中所述切割带安装在具有环形的安装框架上，用于支撑所述切割带的扩张环设置在所述晶片台上，且所述切割带是通过使所述安装框架下降来扩张的。
14.根据权利要求13所述的晶粒接合方法，其中用于第一次扩张所述切割带的所述安装框架的第一下降距离与用于第二次扩张所述切割带的所述安装框架的第二下降距离的比例在7:3至9:1的范围内。
15.一种晶粒接合方法，其包括：
在晶片台上装载晶片，所述晶片包括附着在切割带上且通过切割工艺被分成单个的晶粒；
第一次扩张所述切割带；
拾取在包括所述晶片的边缘部分的第一区域上的第一晶粒并将所述第一晶粒接合在基板上；
第二次扩张所述切割带；
拾取在所述第一区域内侧的第二区域上的第二晶粒并将所述第二晶粒接合在基板上；
第三次扩张所述切割带；以及
拾取在所述第二区域内侧的第三区域上的第三晶粒并将所述第三晶粒接合在基板上。
CN201910456976.2A 2018-05-30 2019-05-29 晶粒接合方法 Active CN110556312B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180061978A KR102037967B1 (ko) 2018-05-30 2018-05-30 다이 본딩 방법
KR10-2018-0061978 2018-05-30

Publications (2)

Publication Number Publication Date
CN110556312A true CN110556312A (zh) 2019-12-10
CN110556312B CN110556312B (zh) 2023-07-11

Family

ID=68423671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456976.2A Active CN110556312B (zh) 2018-05-30 2019-05-29 晶粒接合方法

Country Status (2)

Country Link
KR (1) KR102037967B1 (zh)
CN (1) CN110556312B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220039365A (ko) 2020-09-22 2022-03-29 세메스 주식회사 웨이퍼 정렬 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100267219A1 (en) * 2009-04-20 2010-10-21 Disco Corporation Optical device wafer processing method
CN103258749A (zh) * 2012-02-15 2013-08-21 细美事有限公司 芯片排出方法及排出单元、芯片拾取方法及拾取装置
US20140060751A1 (en) * 2012-08-29 2014-03-06 Hitachi High-Tech Instruments Co., Ltd. Die Bonding Apparatus, Die Picking Up Apparatus And Die Picking Up Method
CN204029772U (zh) * 2014-07-01 2014-12-17 亚亚科技股份有限公司 晶圆切割道自动对焦检测系统
CN105900225A (zh) * 2014-02-24 2016-08-24 株式会社新川 半导体晶粒的拾取装置以及拾取方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929197B1 (ko) 2007-12-14 2009-12-01 세크론 주식회사 반도체칩 본딩 장치 및 이를 이용한 반도체칩 본딩 방법
KR101322516B1 (ko) * 2012-01-31 2013-10-28 한국기술교육대학교 산학협력단 다이 이젝팅 방법, 다이 이젝팅 유닛 및 이를 포함하는 다이 본딩 장치
JP6643663B2 (ja) * 2016-03-18 2020-02-12 株式会社東京精密 ダイシング装置及びダイシング方法
KR101827286B1 (ko) * 2016-07-14 2018-03-22 정상국 칩 간격 확장장치 및 확장방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100267219A1 (en) * 2009-04-20 2010-10-21 Disco Corporation Optical device wafer processing method
CN103258749A (zh) * 2012-02-15 2013-08-21 细美事有限公司 芯片排出方法及排出单元、芯片拾取方法及拾取装置
US20140060751A1 (en) * 2012-08-29 2014-03-06 Hitachi High-Tech Instruments Co., Ltd. Die Bonding Apparatus, Die Picking Up Apparatus And Die Picking Up Method
CN105900225A (zh) * 2014-02-24 2016-08-24 株式会社新川 半导体晶粒的拾取装置以及拾取方法
CN204029772U (zh) * 2014-07-01 2014-12-17 亚亚科技股份有限公司 晶圆切割道自动对焦检测系统

Also Published As

Publication number Publication date
KR102037967B1 (ko) 2019-10-29
CN110556312B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
US8361903B2 (en) Method and apparatus for ultra thin wafer backside processing
US7284941B2 (en) Method and apparatus for picking up a semiconductor chip, method and apparatus for removing a semiconductor chip from a dicing tape, and a method of forming a perforated dicing tape
US20140106545A1 (en) Laser processing method for workpiece
CN110164777B (zh) 裸芯结合方法
US8846532B2 (en) Method and apparatus for ultra thin wafer backside processing
CN110556312B (zh) 晶粒接合方法
KR20170008464A (ko) 다이 픽업 방법
JP4636377B2 (ja) ウェーハダイシング方法及びウェーハダイシング装置
TW202107657A (zh) 晶片拾取方法
CN107452641B (zh) 从晶圆上拾取裸芯的方法
TWI731450B (zh) 晶片退出裝置
KR20180109678A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN107731723B (zh) 裸芯顶出装置
CN111146128B (zh) 裸片转移模块和具有该裸片转移模块的裸片接合设备
US20060030130A1 (en) Method of dicing a wafer
KR20200093177A (ko) 다이 본딩 장치
KR102267950B1 (ko) 다이 본딩 방법
KR102316940B1 (ko) 다이 이송 모듈 및 이를 포함하는 다이 본딩 장치
US8241960B2 (en) Semiconductor device manufacturing equipment and semiconductor device manufacturing method
TW202310232A (zh) 拾取晶粒的方法及使用該方法來製造半導體封裝的方法
KR20180124585A (ko) 다이 픽업을 위한 정렬 좌표 설정 방법 및 이를 이용하는 다이 픽업 방법
CN109524319B (zh) 裸芯台单元及具有其的裸芯粘合装置
KR20060074232A (ko) 반도체칩 분류를 위한 칩 픽커 설비
JP6722614B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant