CN1105374C - 用来将亮度信号加到显示器的数据线驱动器 - Google Patents

用来将亮度信号加到显示器的数据线驱动器 Download PDF

Info

Publication number
CN1105374C
CN1105374C CN96101797A CN96101797A CN1105374C CN 1105374 C CN1105374 C CN 1105374C CN 96101797 A CN96101797 A CN 96101797A CN 96101797 A CN96101797 A CN 96101797A CN 1105374 C CN1105374 C CN 1105374C
Authority
CN
China
Prior art keywords
transistor
voltage
signal
coupled
transistor seconds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96101797A
Other languages
English (en)
Other versions
CN1136690A (zh
Inventor
S·怀斯布罗德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vantiva SA
Original Assignee
Thomson Consumer Electronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics SA filed Critical Thomson Consumer Electronics SA
Publication of CN1136690A publication Critical patent/CN1136690A/zh
Application granted granted Critical
Publication of CN1105374C publication Critical patent/CN1105374C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

用于在以显示器的给定列排列的象素中生成包含图象信息的信号的数据线驱动器。包括数据斜坡信号源和第一晶体管。其特征在于：包括用来产生第一控制电压部分的第二晶体管，一个脉冲电压源；一个用来将所述脉冲电压耦合到控制端以产生控制电压的第二部分的第电容；和包括一个耦合到第二晶体管的输入端的基准斜坡信号源和视频信号源。

Description

用来将亮度信号加到显示器的数据线驱动器
技术领域
本发明涉及用于显示器件的驱动电路，更具体地说，涉及一种用来将亮度信号加到诸如液晶显示器的显示器件的象素上的系统。
背景技术
显示器件，诸如液晶显示器，是由一个排列成水平行和垂直列的矩阵或象素阵列组成的。要显示的视频信息作为亮度(灰度)信号加到数据线，数据线各自相应于每一列象素。依次对各行象素扫描并将被激励的行内的象素的电容根据加到各个列的亮度信号的电平充电到各种亮度电平上。
在一个有源矩阵显示器中，每个象素元包括一个将视频信号加到象素的开关器件。通常，开关器件是一个薄膜晶体管(TFT)，它接收来自固态电路的亮度信息。因为TFT和固态电路两者都由固态器件组成，所以最好利用非晶硅或多晶硅工艺同时制造TFT和驱动电路。
液晶显示器是由一个夹在两衬底之间的液晶材料组成的。至少一个，通常是两个衬底，是对光透明的，而相邻于液晶材料的衬底的表面提供以一个形成各个象素元的模式排列的透明电极模式。可能要求在衬底上和沿显示器的周围与TFT一起来制造驱动电路。
已经有制造液晶显示器的成熟的非晶硅工艺，因为这种材料可以在低温下制造。低温是重要的，因为这可允许使用标准的现成的和便宜的衬底材料。然而，在集成的外围象素驱动器中使用非晶硅薄膜晶体管(a-Si TFTs)则因为低迁移率，门限电压漂移和只有N-MOS加强晶体管可提供而受限制。
在Plus等人的题为“System for Applying Brightness SignalsTo A Display Device And Comparator therefore”的美国专利No.5,170,155中描述了一种LCD的数据线或列驱动器。Plus等人的数据线驱动器作为斩波斜坡放大器工作和使用TFT。该数据线驱动器中，一个包含图象信息的模拟信号被取样并被储存在驱动器的输入取样电容器中。一个在基准斜坡产生器中产生的基准斜坡通过一个TFT被加到驱动器的输入电容器。
在Plus等人的方案中，一个给定数据线驱动器的晶体管开关将一个数据斜坡电压加到矩阵的数据线以在选择行中生成一个斜坡电压。晶体管开关由一个比较器控制。晶体管开关接通用来将数据斜坡电压加到数据线比较器并在一个由包含信号的图象信息确定的可控制的时刻被关断。
可能要求由一个TFT组成晶体管开关和保持TFT开关导通而无需明显的栅极过驱动。这是因为过栅极驱动可能会引起在TFT中的门限电压漂移的增加。
发明内容
体现本发明的一个方面的一个数据线驱动器在以一个显示器件的给定列排列的象素中生成一个包含图象信息的信号。数据线驱动器包括一个数据斜坡信号源。一个第一晶体管被耦合到数据斜坡信号源以将数据斜坡信号加到相应列的数据线上。一个第二晶体管产生第一晶体管的控制电压的第一部分，该电压根据第一和第二晶体管中一个晶体管的门限电压的变化而变化。一个第一电容将一个脉冲耦合到控制端以产生一个控制电压的第二部分。控制电压调节第一晶体管使其工作在第一开关状态。一个视频信号源和一个基准斜坡信号源被耦合到第二晶体管的输入端用来当在第二晶体管输入端由上述视频和基准斜坡信号产生的信号超过一个第二晶体管的门限电压时停止第一开关状态。
附图简述
图1示出了包括信号分离器和数据线驱动器的用来实施本发明的一个方面的液晶显示器装置的方框图；
图2详细示出了图1信号分离器和数据线驱动器；和
图3a-h示出了用来解释图2的电路工作的波形。
发明的具体实施方式
在图1中，一个模拟电路11从例如天线接收一个代表要显示的图象信息的视频信号。模拟电路11在线13上提供一个视频信号作为模-数变换器(A/D)14的输入信号.
来自模拟电路11的电视信号被显示在由大量诸如液晶单元16a的象素元组成的液晶阵列上，象素元水平排列成m＝560行，垂直排列成n＝960列。液晶阵列16包括n＝960的数据线列，各个对应每个液晶单元16a的垂直列，和包括m＝560的选择线18，各个对应液晶单元16a的水平行。
A/D变换器14包括一个输出总线19用来给具有40组输出线22的储存器提供亮度电平，或灰度代码。储存器2的每一组输出线22将储存的数字信息加到相应的数-模变换器23。共有40个变换器23，它们相应于40条线22。一个给定变换器23的输出信号IN通过一相应线31被送到相应的信号分离器和数据线驱动器100，驱动器100驱动相应的数据线17。一个选择线扫描器60在线18上产生行选择信号用来以常规的方式选择一个给定的阵列行。在960条数据线17上产生的电压在32微秒内被加到选择的行的象素16a。
一个给定的信号分离器和数据线驱动器100使用未在图1详细示出的斩波斜坡放大器，该放大器具有一个例如小于1pf的低输入电容用来储存相应的信号IN和将储存的输入信号IN传送到相应数据线17。每个数据线17被加到形成一个例如20pf的电容负荷的560行象素单元16a。
图2示出了其中一个信号分离器和数据线驱动器100。图3a-3h示出了用来解释图2的电路工作的波形。在图1，2和3a-3h中的相似的符号和数字表示相同的项目或功能。所有图2的信号分离器和线驱动器是N…MOS型的TFT。因此，具有可以与图1的阵列一起形成的优点。
在取样在信号线31的视频信号以前，一个在电容C43的D端产生的电压被初始化。为了产生在电容器C43中的电压，数-模变换器23在线31中产生一个例如为视频信号IN的最大值或满刻度电压的预定电压。当在晶体管MN1的栅极产生一个图3a的控制脉冲PRE-DCTRL时，晶体管MN1将在线31上的初始化电压加到电容器C43上。用这种方法，在电容器C43中的电压在每个象素更新周期以前是一样的。在脉冲PRE-DCTRL之后，信号IN改变以包含用于当前象素更新周期的视频信息。
图2的信号分离器32的晶体管MN1取样在信号线31的包含视频信息的模拟信号IN。取样的信号被储存在取样电容器C43中。在线31上产生的图1的一组40个信号在一个相应的脉冲信号DCTRL(i)的控制下同时进行取样。如图3a-3h所示，在t5a-t20的时间间隔内顺序出现24个脉冲信号DCTRL(i)。每个图2的脉冲信号DCTRL(i)控制在一个相应组的40个信号分离器32中的信号分离操作。在图3a的时间间隔t5a-t20内发生960个象素的全部信号分离操作。
为了提供有效的时间利用，采用两级流水线周期。如上所述，信号IN在t5a-t20期间被信号分离并被储存在图2的电容器C43中。在图3d的间隔t3-t4期间，在任何一个PRE-DCTRL脉冲和24个脉冲信号DCTRL出现前，图2的每个电容器C43在当图3d的脉冲信号DXFER出现时通过一个晶体管MN7被耦合到电容器C2。于是，一部分储存在电容器C43中的信号IN被传送到电容器C2和生成一个电压VC2。在间隔t5a-t20期间，当图3a的脉冲信号DCTRL出现时，如下面要解释的，在电容器C2中的图2的电压VC2通过相应的数据线17被加到阵列16。于是，信号IN通过两级流水线加到阵列16。
基准斜坡发生器33在输出导线27上提供一个基准斜坡信号REF-RAMP。导线27例如被公共耦合到每个信号分离器和数据线驱动器100的图2的每个电容器的E端。电容器C2的A端组成了比较器24的输入端。图1的数据斜坡发生器通过一条输出线28提供一个数据斜坡电压。在图2的信号分离器和数据线驱动器100中，晶体管MN6将一个电压DATA-RAMP加到数据线17以产生一个电压VCOLUMN。加有电压VCOLUMN的行根据在行选择线18中产生的行选择信号来确定。在例如美国专利No.4,766,430和4,742,346中描述了一种采用移位寄存器用来产生选择信号的显示器件。晶体管MN6是一个具有栅极的TFT，该栅极通过导线29被连到比较器24的输出端C。来自比较器24的输出电压VC控制晶体管MN6的导通间隔。
在每个象素更新周期中，在加电压VC到晶体管MN6来控制晶体管MN6的导通前，比较器24自动地校正或调节。在时间t0(图3b)时晶体管MN10被信号PRE-AUTOZ导通从而将电压VPRAZ送到晶体管MN5的漏极和晶体管MN6的栅极。这个用VC标指的存储在例如以虚线表示的晶体管MN6的源-栅极之间的电容C24的杂散电容上的电压，使得晶体管MN6导通。当晶体管MN10预充电电容C24时晶体管MN5不导通。
在图3b的时刻1，脉冲信号PRE-AUTOZ终止而晶体管MN10截止。在时刻t1一个脉冲信号AUTOZERO被加到连接在晶体管MN5的栅极和漏极之间的晶体管MN3的栅极以将晶体管MN3导通。同时，图3g的脉冲信号AZ被加到晶体管MN2的栅极以导通晶体管MN2。当晶体管MN2导通时，通过晶体管MN2将电压Va送到耦合电容器C1的A端。晶体管MN2在A端产生一个在Va电平基础上的电压VAA用来在A端建立一个比较器24的触发电平。比较器的触发电平等于电压Va。电容器C1的第2端B连到晶体管MN3和MN5的栅极。
导通晶体管MN3平衡了在晶体管MN5的栅极和漏极之间的，或在C端的电荷，并在B端，晶体管MN5的栅极产生栅极电压VG。最初，电压VG超过晶体管MN5的门限电平VTH并使晶体管导通。在脉冲信号AUTOER期间，晶体管MN5的导通使得在B和C端的电压减少，直到它们的电压都变得等于晶体管MN5的门限电平VTH。当在A端的电压VAA等于电压Va时，在B端的接通MN5的栅极电压VG是在其门限电平上。在图3c和3f的时刻t2，图2的晶体管MN3和MN2截止而比较器24被校正或调整。因此，比较器24的触发电平相当于输入端A等于等于Va。
如上所述，在晶体管MN7的栅极产生的，始于时刻t3的脉冲信号DXFER将信号分离器32和电容器C2经由A端相连接。因此，在电容器C2中产生的电压是正比于在电容器C43中的被取样的信号IN的电平值。信号IN的幅度是使得在脉冲信号DXFER期间，在A端产生的电压VAA小于比较器24的触发电平Va。因此，比较器晶体管MN5在时刻t3后立即保持非导通。在电压VAA和等于电压Va的比较器24的触发电平之间的电压差由信号IN的幅度确定。
当A端的电压VAA超过电压Va时，晶体管MN5导通。另一方面，当A端的电压VAA不超过电压Va时，晶体管MN5不导通。电容器的24的自动校正或调整可补偿例如在晶体管MN5中的门限电压漂移。
图2的脉冲RESET的波形和定时类似于图3c的脉冲信号AUTOZERO。脉冲电压RESET被送到与晶体管MN6并联的晶体管MN90的栅极，从而导通晶体管MN9。当晶体管MN9导通时，它在线17上和在选择行的图1的象素单元16a建立一个预定的初始条件。在象素单元16a建立初始条件的优点是防止在图3b-3g的当前更新周期时，以前储存的包含在象素单元16a的电容图象信息影响象素电压VCOLUMN。
晶体管MN9在时刻t6以前在信号DATA-RAMP的不活动电平VIAD的基础上建立电压VCOLUMN。相应于数据线17的电容C4紧接晶体管MN10导通之后在t0-t1期间对信号DATA-RAMP的不活动电平VIAD进行了部分的充放电。在脉冲信号AUTOZERO期间，晶体管MN6的栅极电压VC被降低到晶体管MN5的门限电压。因此，晶体管MN6基本上截止。当晶体管MN9导通时，在t1-t2期间，电容C4的有力地进行充放电。利用晶体管MN9和晶体管MN6来建立电压VCOLUMN的初始条件的好处是可减少晶体管MN6的门限电压的漂移。晶体管MN6的门限电压的漂移减少的原因是晶体管MN6的激励时间要比如果单独来建立电压VCOLUMN的初始条件的话要短。
晶体管MN6设计得具有相同的参数和应力，因此，具有与晶体管MN5一样的门限电压漂移。其优点是晶体管MN6的门限电压漂移可跟踪晶体管MN5的门限电压漂移。
在下面要讨论的两个工作模式中的一个模式中，晶体管MN5的源电压Vss等于0伏。另外，在t2-t4期间等于信号DATA-RAMP的不活动电平VIAD的电压VCOLUMN等于1伏。在C端的晶体管MN5的漏极等于VC在时刻t5以前等于晶体管MN5的门限电压VTH。由于前述跟踪晶体管MN5的门限电压VTH而使得晶体管MN6的栅-源保持在小于晶体管MN6的门限电压的1伏的电平上。发生1伏的电压差的原因是在晶体管MN5和MN6的源电极之间有1伏的电位差。
根据本发明的一个方面，图3h的脉冲电压C-BOOT通过图2的电容C5耦合到晶体管MN6的C端。电容器C5和C24组成了一个分压器。电压C-BOOT的幅度选择得使得栅极电压VC在脉冲AUTOZERO期间相对于在脉冲AUTOZERO期间所产生的电平增加一个足以保持晶体管MN6导通的预定小电平。如上所述，晶体管MN5在图3d的时间t3之后是不导通的。于是，在5V量级的电压VC的预定的增加是由相对于电压BOOT对C端的电容分压器确定的。电压VC的增加与门限电压VTH无关。因此，晶体管MN5或MN6的门限电压漂移在工作寿命内不会影响由电压C-BOOT产生的电压的增加。这样，在工作寿命内当电压VTH可能显著增加时，晶体管MN6在图3t6的时刻以前以小的激励保持导通。
晶体管MN5的电压VTH的门限电压漂移将会引起在C端的电压VC的相同的变化。假设晶体管MN6的门限电压跟踪晶体管MN5的门限电压。因此，电压C-BOOT不需要补偿晶体管MN6的门限电压的漂移。结果，晶体管MN6将被电压C-BOOT导通而不管任何晶体管MN5和MN6的门限电压漂移。于是，晶体管MN5的门限电压变化补偿晶体管MN6的变化。
电压C-BOOT的电容耦合使得可采用在C端的晶体管MN6的栅极电压VC在一个只是比晶体管MN6的门限电压稍大，例如比晶体管MN6的门限电压大5V的电平上。因此，晶体管MN6并不显著过激励。通过避免对晶体管MN6的栅极的过激励，其好处是在晶体管MN6被大激励电压驱动时可能发生的在工作寿命期间的门限电压的漂移是相当地小。
根据本发明的一个方面，在图3h的时间间隔t5-t7期间，电压C-BOOT是以斜坡形产生的。电压C-BOOT的相对慢的上升时间有助于减少对晶体管MN6的应力。晶体管MN6的时间电压慢慢的增加使得晶体管MN6的源极充电得可使栅极-源极电位差长时间内保持比较小。时间间隔特t5-t7的长度为4微秒。通过保持间隔t5-t7长度小于2微秒，或近似图2f的信号DATA-RAMP的间隔t6-t8的长度的20％，其好处是使得在晶体管MN6的栅极-源极之间的电压差在一个相当长的时间内被减少。因此，减少了TFT MN6的应力。
在图3e的时刻t4，基准斜坡信号REF-RAMP开始坡升。信号REF-RAMP被耦合到远离比较器24的输入端A的图2的电容器C2的E端。结果，电容24的输入端上的电压VAA等于斜坡信号REF-RAMP和电容器C2产生的电压VC2之和。
时间t6之后，被耦合到晶体管MN6的漏极的数据斜坡电压DATA-RAMP开始坡升。由于由晶体管MN6的栅极-源极和栅极-漏极的杂散电容耦合到C端的反馈，在C端的电压将足以调节得晶体管MN6对数据斜坡信号DATA-RAMP的所有值都导通。在时刻t4后，只要A端的斜坡电压VAA未到达等于比较器24的电压Va的触发电平，晶体管MN5保持非导通而晶体管MN6保持导通。只要晶体管MN6是导通的，斜坡电压DATA-RAMP通过晶体管MN6被耦合到列数据线17用来增加数据线17的电位VCOLUMN，因此，增加加到选择行的象素电容CPIXEL的电位。斜坡电压VCOLUMN的容性反馈，通过例如电容24的反馈，只要如前所述的晶体管MN5在C端呈现高阻，可使得晶体管MN6保持导通。
在图3e的信号REF-RAMP的坡升部分500期间，在A端的和电压VAA超过比较器24的触发电平Va，晶体管MN开始成为导通。而晶体管MN5在坡升部分500期间一导通就作为信号IN的幅度的函数而变化。
当晶体管MN5导通后，晶体管MN6的栅极电压VC减少而使得晶体管MN6截止。结果，在晶体管MN6截止前的发生的电压DATA-RAMP的最后值保持不变或被储存在象素电容CPIXEL中直到下一个更新周期为止。用这种方式，完成当前更新周期。
为了防止图的液晶阵列16的极化，将图中未示出的阵列的所谓背面或公共面保持在一个常电压VBCKPLANE上。信号分离器和数据线驱动器100在一个更新周期里产生一个电压VCOLUMN，其极性相对于电压VBACKPLANE是一个极性，而在另一个更新周期则极性相反而幅度相同。为了获得交变的极性，电压DATA-RAMP的范围在一个周期中是1伏-8.8伏，而在另一个周期中是9伏-16.8伏。然而，电压VBACKPLANE则建立在该两个范围之间的中间电平上。因为需要以两个不同的电压范围产生电压DATA-RAMP，所以信号或电压AUTOZERO，PREAUTOZ，Vss和RESET有两个在交变的更新周期里根据电压DATA-RAMP建立的范围变化的不同的峰值。

Claims (7)

1.一种用来在以一个显示器的给定列排列的象素中生成一个包含图象信息的信号的数据线驱动器，包括：
一个数据斜坡信号源；和
一个第一晶体管，它耦合到所述数据斜坡信号源，用来将所述数据斜坡信号加到与所述列相应的数据线，其特征在于：
一个第二晶体管，它耦合到所述第一晶体管的输入端，用来给所述第一晶体管的控制端产生控制电压的第一部分，该控制电压根据所述第一和第二晶体管其中一个的门限电压的变化而变化；
一个脉冲电压源；
一个第一电容，它耦合到所述脉冲电压源和所述第一晶体管的所述控制端以产生所述控制电压的一个第二部分，所述控制电压调节所述第一晶体管用来以第一开关状态工作；以及
一个视频信号源和一个基准斜坡信号源，它们与所述笫二晶体管的输入端相耦合，用来当从所述视频信号和基准斜坡信号源在所述的第二晶体管输入端产生的信号超过所述第二晶体管的门限电压时废止所述的第一开关状态。
2.根据权利要求1的数据线驱动器，其特征在于：在所述第一开关状态时，当所述第二晶体管的所述门限电压超过时，所述晶体管保持非导通。
3.根据权利要求1的数据线驱动器，其特征在于：
第三晶体管，它耦合到所述第二晶体管的一个主电流传导端和所述第二晶体管的控制端以根据所述第二晶体管的所述门限电压产生所述控制电压的所述第一部分。
4.根据权利要求1的数据线驱动器，其特征在于：
第四晶体管，它和所述第一晶体管的所述控制端耦合，用来预充电一个相对于所述第一晶体管的所述控制端形成的电容。
5.根据权利要求4的数据线驱动器，其特征在于：
第三晶体管，它耦合到所述第二晶体管的一个控制端和一个主电流传导端，用于改变在所述预充电电容中的充电，直到所述第二晶体管的控制电压变成等于所述第二晶体管的所述门限电压。
6.根据权利要求1的数据线驱动器，其特征在于：
第二电容耦合到所述第一晶体管的所述控制端，而所述第二电容和所述电压组成了一个相对于所述脉冲电压的电压分压器。
7.根据权利要求6的数据线驱动器，其特征在于所述第一晶体管的所述控制端被耦合到一个在所述第一和第二电容之间的一个连接端。
CN96101797A 1995-03-06 1996-03-05 用来将亮度信号加到显示器的数据线驱动器 Expired - Fee Related CN1105374C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US399,011 1995-03-06
US08/399,011 US5673063A (en) 1995-03-06 1995-03-06 Data line driver for applying brightness signals to a display
US399011 1995-03-06

Publications (2)

Publication Number Publication Date
CN1136690A CN1136690A (zh) 1996-11-27
CN1105374C true CN1105374C (zh) 2003-04-09

Family

ID=23577750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96101797A Expired - Fee Related CN1105374C (zh) 1995-03-06 1996-03-05 用来将亮度信号加到显示器的数据线驱动器

Country Status (8)

Country Link
US (1) US5673063A (zh)
EP (1) EP0731439B1 (zh)
JP (1) JP3866788B2 (zh)
KR (1) KR100424552B1 (zh)
CN (1) CN1105374C (zh)
DE (1) DE69623152T2 (zh)
SG (1) SG49825A1 (zh)
TW (1) TW304257B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825836B1 (en) 1998-05-16 2004-11-30 Thomson Licensing S.A. Bus arrangement for a driver of a matrix display
US6046736A (en) 1998-08-17 2000-04-04 Sarnoff Corporation Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers
JP2000347159A (ja) 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
KR100618582B1 (ko) * 2003-11-10 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
JP2006276287A (ja) * 2005-03-28 2006-10-12 Nec Corp 表示装置
JP4510738B2 (ja) * 2005-09-28 2010-07-28 株式会社 日立ディスプレイズ 表示装置
TW200746022A (en) * 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
JP4985999B2 (ja) * 2010-02-08 2012-07-25 Ｔｄｋ株式会社 積層型バンドパスフィルタ
CN115775535B (zh) * 2022-11-30 2023-10-03 南京国兆光电科技有限公司 一种显示驱动电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100290A (zh) * 1987-01-19 1988-08-03 株式会社日立制作所 显示系统
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US5170155A (en) * 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676702A (en) * 1971-01-04 1972-07-11 Rca Corp Comparator circuit
US4070600A (en) * 1976-12-23 1978-01-24 General Electric Company High voltage driver circuit
JPS55159493A (en) * 1979-05-30 1980-12-11 Suwa Seikosha Kk Liquid crystal face iimage display unit
DE3130391A1 (de) * 1981-07-31 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierbare komparatorschaltung
US4554539A (en) * 1982-11-08 1985-11-19 Rockwell International Corporation Driver circuit for an electroluminescent matrix-addressed display
US4742346A (en) * 1986-12-19 1988-05-03 Rca Corporation System for applying grey scale codes to the pixels of a display device
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
DE3930259A1 (de) * 1989-09-11 1991-03-21 Thomson Brandt Gmbh Ansteuerschaltung fuer eine fluessigkristallanzeige
US5113134A (en) * 1991-02-28 1992-05-12 Thomson, S.A. Integrated test circuit for display devices such as LCD's
US5222082A (en) * 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
JPH05249928A (ja) * 1992-03-10 1993-09-28 Sharp Corp パネル表示装置
JPH05265405A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 液晶表示装置
US5352937A (en) * 1992-11-16 1994-10-04 Rca Thomson Licensing Corporation Differential comparator circuit
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
CN88100290A (zh) * 1987-01-19 1988-08-03 株式会社日立制作所 显示系统
US5170155A (en) * 1990-10-19 1992-12-08 Thomson S.A. System for applying brightness signals to a display device and comparator therefore

Also Published As

Publication number Publication date
SG49825A1 (en) 1998-06-15
JP3866788B2 (ja) 2007-01-10
CN1136690A (zh) 1996-11-27
DE69623152D1 (de) 2002-10-02
EP0731439B1 (en) 2002-08-28
EP0731439A1 (en) 1996-09-11
KR100424552B1 (ko) 2004-06-18
TW304257B (zh) 1997-05-01
JPH0990917A (ja) 1997-04-04
US5673063A (en) 1997-09-30
DE69623152T2 (de) 2003-04-17
KR960035412A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
CN1087551C (zh) 具有公共基准斜坡显示器的数据线驱动器
CN1135624A (zh) 包含列初始化晶体管的数据线驱动器
CN1108600C (zh) 为显示器象素电压补偿的放大器
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
US7193601B2 (en) Active matrix liquid crystal display
CN101233556B (zh) 显示装置及其驱动电路与驱动方法
CN100511381C (zh) 显示驱动设备和驱动控制方法
KR100385106B1 (ko) 소스 드라이버, 소스선 구동회로 및 이를 이용한액정표시장치
US20080079703A1 (en) Method of driving the display device and display device
EP0916985A1 (en) Display
KR19990036457A (ko) 액정 표시 장치의 구동 회로 및 액정 표시 장치
CN1105374C (zh) 用来将亮度信号加到显示器的数据线驱动器
JP4219991B2 (ja) アクティブマトリックス液晶表示装置
CA2137803A1 (en) Symmetric drive for an electroluminescent display panel
CN1682146A (zh) 液晶显示器
US20090167964A1 (en) Video system including a liquid crystal matrix display with improved addressing method
US5742270A (en) Over line scan method
US7483022B2 (en) Active matrix displays and drive control methods
US5455598A (en) Liquid crystal display with active matrix
JP3548811B2 (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法
JPH0430683A (ja) 液晶表示装置
JPS63175889A (ja) アクテイブマトリクス型液晶パネルの駆動方法
CN117524149A (zh) 液晶显示面板
JPH0335292A (ja) ゲート接続対向マトリクス型液晶表示装置の駆動方法およびその駆動装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030409

Termination date: 20140305