CN110504158A - 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体 - Google Patents

含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体 Download PDF

Info

Publication number
CN110504158A
CN110504158A CN201910767717.1A CN201910767717A CN110504158A CN 110504158 A CN110504158 A CN 110504158A CN 201910767717 A CN201910767717 A CN 201910767717A CN 110504158 A CN110504158 A CN 110504158A
Authority
CN
China
Prior art keywords
doped layer
gallium oxide
oxide semiconductor
layer
current barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910767717.1A
Other languages
English (en)
Inventor
龙世兵
熊文豪
吴枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201910767717.1A priority Critical patent/CN110504158A/zh
Publication of CN110504158A publication Critical patent/CN110504158A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氧化镓半导体及其制备方法,其中半导体包括:第一掺杂层;第二掺杂层,设置于第一掺杂层之上,所述第二掺杂层比第一掺杂层的掺杂浓度低;电流阻挡层,设置于第二掺杂层的第一深度的部分区域,所述电流阻挡层包含氮离子。

Description

含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体
技术领域
本发明涉及半导体技术领域,进一步涉及一种制备氧化镓电流阻挡层 的方法,以及包含该电流阻挡层的氧化镓半导体。
背景技术
现有的半导体材料主要是硅和碳化硅,但是由于材料自身特性的限制, 人们已经渐渐的无法满足于现有的材料器件,亟待一种更高功率器件的出 现。氧化镓是目前世界上非常火热的一种新型半导体,拥有超宽禁带 (4.8eV)、大的击穿场强(8MV/cm),热稳定性和化学稳定型非常好,其 禁带宽度及击穿场强仅次于金刚石,并且价格低于金刚石,在大功率和光 学器件中是金刚石的优良替代材料。β-Ga2O3功率器件在与GaN和SiC 相同耐压情况下,导通电阻更低、功耗更小、更耐高温、能够极大地节约 上述高压器件工作时的电能损失。
现有的技术问题:
①氧化镓材料的P型掺杂难以实现,无法得到经典PN结结构,极大 地限制了氧化镓材料器件的多样性。
②复杂的Si基高压场效应晶体管结构(如Super-Junction、Reduce SurfaceField等)增加了器件的生产成本和降低了器件稳定性,使Si材料 本身的成本优势因为复杂工艺的引进而被削弱
③氧化镓终端技术还处于基础的研究阶段,亟需更有效的场板、金属 环和其他终端手段来提高击穿电压。
氧化镓是一种新型的超宽禁带半导体材料,其禁带宽度超过SiC和 GaN等传统宽禁半导体材料,拥有超宽禁带(4.8eV)、大的击穿场强 (8MV/cm),热稳定性和化学稳定型非常好,其禁带宽度及击穿场强仅次 于金刚石,并且价格低于金刚石,在大功率和光学器件中是金刚石的优良 替代材料。β-Ga2O3功率器件在与GaN和SiC相同耐压情况下,导通电 阻更低、功耗更小、更耐高温、能够极大地节约上述高压器件工作时的电 能损失。同时氧化镓的制备手段也是丰富多样的,如导模法、HVPE、MBE、 MOCVD、PLD等,为器件的设计方案提供了有力支持。
氧化镓材料的P型掺杂难以实现,无法得到经典PN结结构,极大地 限制了氧化镓材料器件的多样性,一种另外的替代方案是必不可少的。现 在世界上研究的氧化镓器件基本上全部都是只有N型掺杂氧化镓,使用以 往的器件结构是十分困难的,对于MOSFET晶体管而言,没有P型区域, 就无法很好的形成NPN结构,从而在器件结构上造成了极大的难点,我 们需要另辟蹊径。假如引入CBL层,便能得到更多样化的器件结构,从 而减少没有P型掺杂区域的影响。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的目的在于提供一种含电流阻挡层的氧化镓制备方 法和氧化镓半导体,以至少部分解决上述技术问题。
(二)技术方案
根据本发明的一方面,提供一种氧化镓半导体,其中包括:
第一掺杂层;
第二掺杂层,设置于第一掺杂层之上,所述第二掺杂层比第一掺杂层 的掺杂浓度低;
电流阻挡层,设置于第二掺杂层的第一深度的部分区域,所述电流阻 挡层包含氮离子。
在进一步的实施方案中,电流阻挡层的厚度为0.5um-0.6um。
在进一步的实施方案中,第一深度位于第二掺杂层上表面以下0.15um。
在进一步的实施方案中,第一掺杂层的掺杂杂质为Si或Sn,掺杂浓 度为1×1015cm-3-5×1016cm-3
在进一步的实施方案中,第二掺杂层的掺杂杂质为Si或者Sn,掺杂 浓度为1×1018cm-3及以上。
根据本发明的另一方面,提供一种含电流阻挡层的氧化镓半导体制备 方法,其中包括:
制备第一掺杂层;
在第一掺杂层之上制备第二掺杂层,所述第二掺杂层比第一掺杂层的 掺杂浓度低;
由第二氧掺杂层的设定区域进行氮离子注入,以在第二掺杂层的第一 深度形成电流阻挡层。
在进一步的实施方案中,设定区域通过如下方式确定:
在所述第二掺杂层上涂覆光刻胶后烘干;
通过光刻工艺去除设定区域的光刻胶。
在进一步的实施方案中,氮离子的能量为480keV和剂量为4× 1013cm-2
在进一步的实施方案中,含电流阻挡层的氧化镓半导体制备方法还包 括:形成电流阻挡层后的氧化镓半导体进行退火。
在进一步的实施方案中,第一深度位于第二掺杂层上表面以下0.15um。
(三)有益效果
本发明中,通过电流阻挡层(CBL),便能得到更多样化的器件结构, 从而减少没有P型掺杂区域的影响;
本发明通过氮离子注入形成电流阻挡层,在高温退火时能避免扩散, 且相比于离子注入镁离子,其在阻挡电流方面拥有更好的能力。
附图说明
图1-5是含电流阻挡层的氧化镓半导体制备方法的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实 施例,并参照附图,对本发明作进一步的详细说明。需要说明的是,在附 图或说明书描述中,相似或相同的部分都使用相同的图号。附图中未绘示 或描述的实现方式,为所属技术领域中普通技术人员所知的形式。另外, 虽然本文可提供包含特定值的参数的示范,但应了解,参数无需确切等于 相应的值,而是可在可接受的误差容限或设计约束内近似于相应的值。实 施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等, 仅是参考附图的方向。因此,使用的方向用语是用来说明并非用来限制本 公开的保护范围。
本发明中的技术术语具有如下含义:CBL:全称current barrier layer, 电流阻挡层,具体是通过离子注入形成一个有效的电流阻挡层,从而使电 流在人们想要其通过的地方通过。
现有方案是利用Mg离子的注入,合理控制其浓度和深度,从而形成 CBL层,然而离子注入形成CBL层后,需要进行高温退火修复晶体损伤, 这样才能得到较好性能的氧化镓材料器件,然而Mg离子注入形成CBL 层,在高温退火后,Mg离子会发生严重的扩散,从而使CBL层区域失真, 严重时直接失去CBL层的能力,影响器件结构设计。而氮离子注入在高 温退火时就没有这种负面影响,甚至在阻挡电流方面拥有更好的能力。
本发明实施例基于无法实现P型掺杂氧化镓的现状下,通过形成有效 的CBL(电流阻挡层)来实现器件的多样化,充分利用氧化镓材料本身极 宽的禁带宽度、高的理论击穿场强的性能来设计出更多更好地氧化镓功率 器件,从而为基于氧化镓材料功率器件的研究贡献自己的一份力量。相较 于Si基功率器件越来越复杂的结构,氧化镓材料只需要较为简单的结构设 计便能达到更高的击穿电压。利用CBL层,能够设计更为有效的终端结 构,在场板设计和金属环的条件下,再加上CBL层,能够得到更好性能 的器件。
为更好的理解本发明,以下特例举具体实施例并结合附图进行具体阐 述,但应理解的是,以下实施例的具体细节仅用于描述本发明的技术方案, 不应理解为对本发明的限定。
以下具体实施例中提供一种氧化镓基肖特基二极管的制备方法,将结 合图1-5进行说明。该制备方法包括以下步骤:
(1)制备形成含第一掺杂层和第二掺杂层的氧化镓衬底材料,本发 明的氧化镓衬底材料可以为氧化镓单晶材料,其可以包括高浓度(掺杂浓 度1×1018cm-3)衬底及以上(也即第一掺杂层)和低浓度外延层1× 1015cm-3-5×1016cm-3(也即第二掺杂层)。
可以对含第一掺杂层和第二掺杂层的氧化镓衬底材料进行清洗,包括 在丙酮溶液中超声清洗后依次用无水乙醇和去离子水清洗并用氮气吹干, 以去除材料表面吸附的杂质,最终获得表面清洁的氧化镓材料。图1为带 有外延层的氧化镓材料示意图,其中第一掺杂层的厚度为400-600微米, 第二掺杂层的厚度为5-9微米。
(2)参见图2所示,将第二掺杂层作为沉积面,利用匀胶机涂胶, 然后用热板烘干。该步骤在于对第二掺杂层进行光刻胶涂覆,以在后期形 成图案化的光刻胶层,以利于后期的离子注入。
(3)参见图3所示,通过光刻工艺,形成所需图案;通过掩模板使 光线在光刻胶的设定区域照射,去除设定区域的光刻胶,在第二掺杂层上 暴露出设定区域;
(4)参见图4所示,通过氮离子注入的方法,对第二掺杂层进行离 子注入,采用能量为480keV和剂量为4×1013cm-2
向氧化镓材料中注入合理浓度和深度的N离子,其中,第二掺杂层上 方残余部分阻挡氮离子注入的光刻胶,其余区域可以通过氮离子注入至一 定深度,经热处理激活后,氮杂质补偿第二掺杂层中的施主杂质,从而使 得第一深度变为高阻绝缘区域,以阻挡电流。
(5)参见图5所示,通过去除光刻胶,以后可以通过热处理工艺(例 如高温退火)修复晶体损伤,得到较好性能的氧化镓材料器件,此过程 中氮离子在高温退火时能避免扩散,其在阻挡电流方面拥有更好的能力。 退火过程目的是修复N离子注入对样品造成的损伤,并且在1100℃高温 下,N离子依然不发生扩散,退火温度范围是900℃-1100℃,温度再往上, N离子会发生扩散,而对比的,Mg离子则在900℃便发生扩散。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式, 均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外, 所述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方 式,本领域普通技术人员可对其进行简单地更改或替换:
类似地,应当理解,为了精简本公开并帮助理解各个公开方面中的一 个或多个,在上面对本公开的示例性实施例的描述中,本公开的各个特征 有时被一起分组到单个实施例、图、或对其的描述中。然而,并不应将该 公开的方法解释成反映如下意图:即所要求保护的本公开要求比在每个权 利要求中所明确记载的特征更多的特征。更确切地说,如权利要求书所反 映的那样,公开方面在于少于前面公开的单个实施例的所有特征。因此, 遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每 个权利要求本身都作为本公开的单独实施例。
除非有所知名为相反之意,本说明书及所附权利要求中的数值参数是 近似值,能够根据通过本发明的内容所得的所需特性改变。具体而言,所 有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字,应 理解为在所有情况中是受到“约”的用语所修饰。一般情况下,其表达的含 义是指包含由特定数量在一些实施例中±10%的变化、在一些实施例中±5% 的变化、在一些实施例中±1%的变化、在一些实施例中±0.5%的变化。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行 了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已, 并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、 等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氧化镓半导体,其中包括:
第一掺杂层;
第二掺杂层,设置于第一掺杂层之上,所述第二掺杂层比第一掺杂层的掺杂浓度低;
电流阻挡层,设置于第二掺杂层的第一深度的部分区域,所述电流阻挡层包含氮离子。
2.根据权利要求1所述的氧化镓半导体,其特征在于,所述电流阻挡层的厚度为0.5um-0.6um。
3.根据权利要求1所述的氧化镓半导体,其特征在于,所述第一深度位于第二掺杂层上表面以下0.15um。
4.根据权利要求1所述的氧化镓半导体,其特征在于,所述第一掺杂层的掺杂杂质为Si或Sn,掺杂浓度为1×1015cm-3-5×1016cm-3
5.根据权利要求1所述的氧化镓半导体,其特征在于,所述第二掺杂层的掺杂杂质为Si或者Sn,掺杂浓度为1×1018cm-3及以上。
6.一种含电流阻挡层的氧化镓半导体制备方法,其中包括:
制备第一掺杂层;
在第一掺杂层之上制备第二掺杂层,所述第二掺杂层比第一掺杂层的掺杂浓度低;
由第二氧掺杂层的设定区域进行氮离子注入,以在第二掺杂层的第一深度形成电流阻挡层。
7.根据权利要求6所述的方法,其特征在于,所述设定区域通过如下方式确定:
在所述第二掺杂层上涂覆光刻胶后烘干;
通过光刻工艺去除设定区域的光刻胶。
8.根据权利要求6所述的方法,其特征在于,所述氮离子的能量为480keV和剂量为4×1013cm-2
9.根据权利要求6所述的方法,其特征在于,还包括:
形成电流阻挡层后的氧化镓半导体进行退火。
10.根据权利要求6所述的方法,其特征在于,所述第一深度位于第二掺杂层上表面以下0.15um。
CN201910767717.1A 2019-08-19 2019-08-19 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体 Pending CN110504158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910767717.1A CN110504158A (zh) 2019-08-19 2019-08-19 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910767717.1A CN110504158A (zh) 2019-08-19 2019-08-19 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体

Publications (1)

Publication Number Publication Date
CN110504158A true CN110504158A (zh) 2019-11-26

Family

ID=68588708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910767717.1A Pending CN110504158A (zh) 2019-08-19 2019-08-19 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体

Country Status (1)

Country Link
CN (1) CN110504158A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018180A1 (en) * 2004-04-23 2007-01-25 Mu-Jen Lai Vertical electrode structure of gallium nitride based light emitting diode
US20130306989A1 (en) * 2012-05-21 2013-11-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Diamond and diamond composite material
CN106449419A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于Ga2O3材料的U型栅MOSFET及其制备方法
CN109273564A (zh) * 2018-10-15 2019-01-25 华中科技大学鄂州工业技术研究院 基于n型掺杂氧化镓的深紫外LED垂直芯片装置及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018180A1 (en) * 2004-04-23 2007-01-25 Mu-Jen Lai Vertical electrode structure of gallium nitride based light emitting diode
US20130306989A1 (en) * 2012-05-21 2013-11-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Diamond and diamond composite material
CN106449419A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于Ga2O3材料的U型栅MOSFET及其制备方法
CN109273564A (zh) * 2018-10-15 2019-01-25 华中科技大学鄂州工业技术研究院 基于n型掺杂氧化镓的深紫外LED垂直芯片装置及制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MAN HOI WONG等: "All-ion-implanted planar-gate current aperture vertical Ga2O3 MOSFETs with Mg-doped blocking layer", 《APPLIED PHYSICS EXPRESS》 *
WONG, MH等: "Acceptor doping of beta-Ga2O3 by Mg and N ion implantations", 《APPLIED PHYSICS LETTERS》 *

Similar Documents

Publication Publication Date Title
US20150263200A1 (en) Method of fabricating a solar cell with a tunnel dielectric layer
JP2005310830A (ja) 太陽電池および太陽電池の製造方法
US20180331245A1 (en) Dual-junction thin film solar cell module, and preparation method thereof
CN113421914B (zh) p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
CN103839805A (zh) 一种功率器件的制备方法
CN110137244A (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN111063742B (zh) 基于氧化镓的pn结结构及其制备方法
CN110504158A (zh) 含电流阻挡层的氧化镓半导体制备方法和氧化镓半导体
TW201533921A (zh) 具有磊晶射極之矽太陽能電池
CN108630778B (zh) 倾斜台面的制备方法及探测器的制备方法
CN108550652B (zh) 雪崩光电二极管的制备方法
CN209461482U (zh) 基于超晶格势垒量子阱结构的led
CN105720148A (zh) Cu掺杂ZnO为有源层的ZnO-GaN组合紫外发光管及其制备方法
JP3260001B2 (ja) 半導体素子
JPH0737815A (ja) 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法
JP2000188406A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
CN107768492B (zh) 一种黄绿光发光二极管及制作方法
CN115939185B (zh) 一种快恢复二极管芯片及其制备方法
KR101120045B1 (ko) 다결정 실리콘층 제조 방법
CN112663137B (zh) 一种硅反外延片的制备方法
TW569464B (en) Light-emitting diode structure having low-resistance layer
CN100595939C (zh) 具有掺杂夹层结构的氧化锌基发光器件
Baliga Buried‐grid fabrication by silicon liquid‐phase epitaxy
JP2001102632A (ja) 化合物半導体装置及びその製造方法
WO2022254059A1 (es) Transistor metal-aislante-semiconductor de efecto campo (misfet) de diamante para alta potencia con canal opto-activado y procedimiento de fabricación del mismo

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191126

WD01 Invention patent application deemed withdrawn after publication