CN110502799B - 一种芯片引脚自动化配置方法与装置 - Google Patents
一种芯片引脚自动化配置方法与装置 Download PDFInfo
- Publication number
- CN110502799B CN110502799B CN201910675503.1A CN201910675503A CN110502799B CN 110502799 B CN110502799 B CN 110502799B CN 201910675503 A CN201910675503 A CN 201910675503A CN 110502799 B CN110502799 B CN 110502799B
- Authority
- CN
- China
- Prior art keywords
- chip
- sequence
- wiring
- configuration
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000007306 turnover Effects 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 20
- 238000013461 design Methods 0.000 abstract description 13
- 238000004590 computer program Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片引脚自动化配置方法与装置包括：接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；将制式数据填入配置文件以配置芯片引脚。本发明能够针对不同硬件的布线设计自动生成驱动层面的配置文件，节约人力成本并降低对驱动工程师的硬件技术需求。
Description
技术领域
本发明涉及交换机领域，更具体地，特别是指一种芯片引脚自动化配置方法与装置。
背景技术
在绝大多数电子产品的研发过程，硬件工程师和驱动工程师的沟通都十分重要。很多驱动层面的文件都是需要在理解硬件设计的基础上来编写，这要求驱动工程师完全理解硬件设计。另外驱动层面的配置文件一般具有重复性，但是编写此类文件需要驱动工程师充分掌握相关芯片的使用和硬件设计思路，这对驱动工程师的硬件功底要求很高。然而因工程分工协作等原因，硬件工程师和驱动工程师之间沟通成本很高导致难以实现。
针对现有技术中驱动工程师难以独立处理驱动层面的配置文件的问题，目前尚未有有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种芯片引脚自动化配置方法与装置，能够针对不同硬件的布线设计自动生成驱动层面的配置文件，节约人力成本并降低对驱动工程师的硬件技术需求。
基于上述目的，本发明实施例的第一方面提供了一种芯片引脚自动化配置方法，应用于串行器/解串器芯片，包括：
接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；
将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；
将制式数据填入配置文件以配置芯片引脚。
在一些实施方式中，硬件走线信息包括每个芯片的以下信息：标识、第一顺序信息、第二顺序信息、第三顺序信息。
在一些实施方式中，语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序包括：
从芯片的标识中提取出芯片的序列号；
从芯片的第一顺序信息中提取出芯片的正常布线顺序；
从芯片的第二顺序信息中提取出芯片的发送实际布线顺序；
从芯片的第三顺序信息中提取出芯片的接收实际布线顺序。
在一些实施方式中，语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序的还包括：
从芯片的标识中提取出芯片的数据流速率；
从芯片的第二顺序信息中提取出芯片的发送引脚翻转；
从芯片的第三顺序信息中提取出芯片的接收引脚翻转。
在一些实施方式中，将芯片的序列号、正常布线顺序、发送实际布线顺序、接收实际布线顺序存储为可由内部处理器识别的制式数据还包括：将同一芯片的标识、正常布线顺序、发送实际布线顺序、发送引脚翻转、接收实际布线顺序、接收引脚翻转按照数据之间的相关性存储为具有对应关系的制式数据。
在一些实施方式中，标识包括序列号和数据流速率；正常布线顺序、发送实际布线顺序、接收实际布线顺序分别包括线路顺序与管脚编号之间的对应关系；发送引脚翻转、接收引脚翻转包括管脚编号与极性翻转之间的对应关系。
在一些实施方式中，将制式数据填入配置文件包括针对每个芯片执行以下步骤：
根据芯片的序列号生成配置头；
根据芯片的正常布线顺序和数据流速率生成配置头的管脚速率配置；
根据芯片的正常布线顺序和发送实际布线顺序生成配置头的管脚发送布线配置；
根据芯片的正常布线顺序和接收实际布线顺序生成配置头的管脚接收布线配置；
根据芯片的发送引脚翻转和接收引脚翻转生成配置头的极性翻转配置；
将配置头和生成的配置头的配置填入配置文件。
在一些实施方式中，根据芯片的正常布线顺序和发送/接收实际布线顺序生成配置头的管脚发送/接收布线配置包括：
依次在每一位上将该位位数加上发送/接收实际布线顺序在该位的值并减去正常布线顺序在该位的值，获得管脚发送/接收布线配置在该位的值；
将管脚发送/接收布线配置在每一位的值组合以生成管脚发送/接收布线配置。
本发明实施例的第二方面提供了一种芯片引脚自动化配置装置，包括：
分析模块，用于接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；
提取模块，用于将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；
配置模块，用于将制式数据填入配置文件以配置芯片引脚。
本发明实施例的第三方面提供了一种计算机，包括：
处理器；和
存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行上述的芯片引脚自动化配置方法。
本发明具有以下有益技术效果：本发明实施例提供的芯片引脚自动化配置方法与装置，通过接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；将制式数据填入配置文件以配置芯片引脚的技术方案，能够针对不同硬件的布线设计自动生成驱动层面的配置文件，节约人力成本并降低对驱动工程师的硬件技术需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的芯片引脚自动化配置方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种能够针对不同硬件的布线设计自动生成驱动层面的配置文件的方法的一个实施例。图1示出的是本发明提供的芯片引脚自动化配置方法的流程示意图。
所述芯片引脚自动化配置方法，如图1所示，应用于串行器/解串器芯片，包括：
步骤S101：接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；
步骤S103：将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；
步骤S105：将制式数据填入配置文件以配置芯片引脚。
在交换机中，交换芯片作为一种多端口高速互联芯片，存在很多高速通信线。为走线方便，实际布线时允许修改交换芯片管脚的功能性定义，包括通信线缆的极性和交换序号等。本发明实施例允许硬件工程师输入具备可读性的硬件走线文件并直接输出驱动工程师所需要的配置文件或者代码。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中，硬件走线信息包括每个芯片的以下信息：标识、第一顺序信息、第二顺序信息、第三顺序信息。
在一些实施方式中，语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序包括：
从芯片的标识中提取出芯片的序列号；
从芯片的第一顺序信息中提取出芯片的正常布线顺序；
从芯片的第二顺序信息中提取出芯片的发送实际布线顺序；
从芯片的第三顺序信息中提取出芯片的接收实际布线顺序。
在一些实施方式中，语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序还包括：
从芯片的标识中提取出芯片的数据流速率；
从芯片的第二顺序信息中提取出芯片的发送引脚翻转；
从芯片的第三顺序信息中提取出芯片的接收引脚翻转。
在一些实施方式中，将芯片的序列号、正常布线顺序、发送实际布线顺序、接收实际布线顺序存储为可由内部处理器识别的制式数据还包括：将同一芯片的标识、正常布线顺序、发送实际布线顺序、发送引脚翻转、接收实际布线顺序、接收引脚翻转按照数据之间的相关性存储为具有对应关系的制式数据。
在一些实施方式中，标识包括序列号和数据流速率；正常布线顺序、发送实际布线顺序、接收实际布线顺序分别包括线路顺序与管脚编号之间的对应关系；发送引脚翻转、接收引脚翻转包括管脚编号与极性翻转之间的对应关系。
在一些实施方式中，将制式数据填入配置文件包括针对每个芯片执行以下步骤：
根据芯片的序列号生成配置头；
根据芯片的正常布线顺序和数据流速率生成配置头的管脚速率配置；
根据芯片的正常布线顺序和发送实际布线顺序生成配置头的管脚发送布线配置；
根据芯片的正常布线顺序和接收实际布线顺序生成配置头的管脚接收布线配置；
根据芯片的发送引脚翻转和接收引脚翻转生成配置头的极性翻转配置；
将配置头和生成的配置头的配置填入配置文件。
在一些实施方式中，根据芯片的正常布线顺序和发送/接收实际布线顺序生成配置头的管脚发送/接收布线配置包括：
依次在每一位上将该位位数加上发送/接收实际布线顺序在该位的值减去正常布线顺序在该位的值，获得管脚发送/接收布线配置在该位的值；
将管脚发送/接收布线配置在每一位的值组合生成管脚发送/接收布线配置。
根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
下面根据具体实施例进一步阐述本发明的具体实施方式。本发明实施例使用具备32个100G端口的交换机作为示例，在此仅描述前三个端口已进行说明；其它接口可照此方式实施。
第一步，硬件工程师按照实际布线和设计以表格的形式声明硬件走线信息，如下：
| Serdes | Normal | TX | RX |
| FC0_TD/RD(0-3){25} | 1,2,3,4 | 1,2,3,4 | 1,2,3,4 |
| FC1_TD/RD(0-3){25} | 5,6,7,8 | 5,[6],7,8 | 5,7,6,[8] |
| FC2_TD/RD(0-3){25} | 13,14,15,16 | 13,14,[15],[16] | 14,13,[15],[16] |
其中表头共分为四列：Serdes表示具体的串行器/解串器编号，用于区分表示不同的Serdes；“{}”是一个格式说明符号，主要用于表示这个Serdes实际运行的速率，单位是Gbps。Normal表示Serdes内的正常顺序的线序，是实际布线时有无变更线序的标准。TX表示发送方向上实际的布线序。RX表示接收方向上实际的布线序。TX、RX列内的“[]”是一个格式说明符号，表征这个线缆有极性翻转。
第二步，执行本发明实施例的芯片引脚自动化配置。以FC1的情况为例进行描述，FC0与FC2可同理获得见下。
首先针对输入的表格进行语义分析，分析的方法是先分割出表格的各列，然后再分析列中内容的特殊格式标示符得出各个关键字段的值。
分析“Serdes”列，会根据关键词“FC”判断出FC的序列号：
FC＝1
然后根据“{}”格式得出此Serdes的速度：
speed＝25G
分析“Normal”列，得出正常顺序的lane(线路)号：
normal_first_lane_no＝5
normal_second_lane_no＝6
normal_third_lane_no＝7
normal_fourth_lane_no＝8
分析“TX”列，得出实际布线时TX的lane号并根据特殊标示符“[]”得出是否存在极性翻转。
TX的lane号码：
TX_first_lane_no＝5
TX_second_lane_no＝6
TX_third_lane_no＝7
TX_fourth_lane_no＝8
存在极性翻转的lane号码：
TX_polarity_flip_lane_no＝6
分析“RX”列，得出实际布线时RX的lane号并根据特殊标示符“[]”得出是否存在极性翻转。
RX的lane号码：
RX_first_lane_no＝5
RX_second_lane_no＝7
RX_third_lane_no＝6
RX_fourth_lane_no＝8
存在极性翻转的lane号码：
TX_polarity_flip_lane_no＝8
上述斜体部分即语义分析的结果。根据上述语义分析的内容生成可由内部处理器识别的制式数据如下：
基于上述内部存储格式，以RX方向为例分析得出最终驱动工程师所需的配置文件的过程(TX方向同理可得)。在RX的情况下执行Lane swap和极性翻转。已知“Normal”列里的lane number为基准序列：
normal_first_lane_no＝5
normal_second_lane_no＝6
normal_third_lane_no＝7
normal_fourth_lane_no＝8
以及“RX”列为实际布线的lane number：
RX_first_lane_no＝5
RX_second_lane_no＝7
RX_third_lane_no＝6
RX_fourth_lane_no＝8
设定基底顺序数，其取值等同于本位位数，从0位开始：
rx_lane_first_base＝0
rx_lane_second_base＝1
rx_lane_third_base＝2
rx_lane_fourth_base＝3
然后直接计算出得出rx_lane_map的值。将rx_lane_map变量拆分为以下独立部分：rx_lane_map_first、rx_lane_map_second、rx_lane_map_third、rx_lane_map_fourth，其中
计算rx_lane_map_first的算法为：
rx_lane_map_first＝rx_lane_first_base+(RX_first_lane_no-normal_first_lane_no)
带入上述值，有rx_lane_map_first＝0+(5-5)＝0
计算rx_lane_map_second的算法为：
rx_lane_map_second＝rx_lane_second_base+(RX_second_lane_no-normal_second_lane_no)
带入上述值，有rx_lane_map_second＝1+(7-6)＝2
计算rx_lane_map_third的算法为：
rx_lane_map_third＝rx_lane_third_base+(RX_third_lane_no-normal_third_lane_no)
带入上述值，有rx_lane_map_third＝2+(6-7)＝1
计算rx_lane_map_fourth的算法为：
rx_lane_map_fourth＝rx_lane_fourth_base+(RX_fourth_lane_no-normal_fourth_lane_no)
带入上述值，有rx_lane_map_fourth＝3+(8-8)＝3
将上述rx_lane_map_first、rx_lane_map_second、rx_lane_map_third、rx_lane_map_fourth的结果按字节做“移位”和“或”运算得到：
rx_lane_map{5,0}＝0x0213
对于极性翻转的情况执行polarity_flip，根据中间文件格式描述，RX_polarity_flip_lane_no＝8，意味着只有lane 8需要极性翻转，其他lane不需要做极性翻转，因此有
rx_polarity_flip{5.0}＝0x0
rx_polarity_flip{6.0}＝0x0
rx_polarity_flip{7.0}＝0x0
rx_polarity_flip{8.0}＝0x1
上述粗体部分即实际向配置文件中写入的RX配置。同理可得TX配置。
第三步，输出驱动工程师所需的配置文件并执行配置。本发明实施例依照上述步骤生成的配置文件如下，包括所有的芯片和管脚：
#port 0-3[FC0]
portmap_1＝1:25
portmap_2＝2:25
portmap_3＝3:25
portmap_4＝4:25
tx_lane_map{1.0}＝0x0123
rx_lane_map{1.0}＝0x0123
tx_polarity_flip{1.0}＝0x0
rx_polarity_flip{1.0}＝0x0
tx_polarity_flip{2.0}＝0x0
rx_polarity_flip{2.0}＝0x0
tx_polarity_flip{3.0}＝0x0
rx_polarity_flip{3.0}＝0x0
tx_polarity_flip{4.0}＝0x0
rx_polarity_flip{4.0}＝0x0
#port 4-7[FC1]
portmap_5＝5:25
portmap_6＝6:25
portmap_7＝7:25
portmap_8＝8:25
tx_lane_map{5.0}＝0x0123
rx_lane_map{5.0}＝0x0213
tx_polarity_flip{5.0}＝0x0
rx_polarity_flip{5.0}＝0x0
tx_polarity_flip{6.0}＝0x1
rx_polarity_flip{6.0}＝0x0
tx_polarity_flip{7.0}＝0x0
rx_polarity_flip{7.0}＝0x0
tx_polarity_flip{8.0}＝0x0
rx_polarity_flip{8.0}＝0x1
#port 8-11[FC2]
portmap_13＝13:25
portmap_14＝14:25
portmap_15＝15:25
portmap_16＝16:25
tx_lane_map{13.0}＝0x0123
rx_lane_map{13.0}＝0x1023
tx_polarity_flip{13.0}＝0x0
rx_polarity_flip{13.0}＝0x0
tx_polarity_flip{14.0}＝0x0
rx_polarity_flip{14.0}＝0x0
tx_polarity_flip{15.0}＝0x1
rx_polarity_flip{15.0}＝0x1
tx_polarity_flip{16.0}＝0x1
rx_polarity_flip{16.0}＝0x1
可见，依次列出了FC0、FC1、FC2三个交换芯片的配置信息，每个交换芯片分别包括管脚流量、发送管脚顺序、接收管脚顺序、和翻转电平。该文件的形式是直接可读的，不需要进一步加工。
从上述实施例可以看出，本发明实施例提供的芯片引脚自动化配置方法，通过接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；将制式数据填入配置文件以配置芯片引脚的技术方案，能够针对不同硬件的布线设计自动生成驱动层面的配置文件，节约人力成本并降低对驱动工程师的硬件技术需求。
需要特别指出的是，上述芯片引脚自动化配置方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于芯片引脚自动化配置方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种能够针对不同硬件的布线设计自动生成驱动层面的配置文件的装置的一个实施例。芯片引脚自动化配置装置包括：
分析模块，用于接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；
提取模块，用于将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；
配置模块，用于将制式数据填入配置文件以配置芯片引脚。
结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
基于上述目的，本发明实施例的第三个方面，提出了一种能够针对不同硬件的布线设计自动生成驱动层面的配置文件的计算机一个实施例。计算机包括：
处理器；和
存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行上述的芯片引脚自动化配置方法。
从上述实施例可以看出，本发明实施例提供的芯片引脚自动化配置装置和计算机，通过接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；将芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序存储为可由内部处理器识别的制式数据；将制式数据填入配置文件以配置芯片引脚的技术方案，能够针对不同硬件的布线设计自动生成驱动层面的配置文件，节约人力成本并降低对驱动工程师的硬件技术需求。
需要特别指出的是，上述芯片引脚自动化配置装置和计算机的实施例采用了所述芯片引脚自动化配置方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述芯片引脚自动化配置方法的其他实施例中。当然，由于所述芯片引脚自动化配置方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述芯片引脚自动化配置装置和计算机也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (8)
1.一种芯片引脚自动化配置方法，其特征在于，应用于串行器/解串器芯片，包括以下步骤：
接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；
将芯片的所述序列号、所述正常布线顺序、所述发送实际布线顺序、和所述接收实际布线顺序存储为可由内部处理器识别的制式数据；
将所述制式数据填入配置文件以配置芯片引脚；
将所述制式数据填入所述配置文件包括针对每个芯片执行以下步骤：
根据芯片的所述序列号生成配置头；
根据芯片的所述正常布线顺序和所述发送实际布线顺序生成所述配置头的引脚发送布线配置，其进一步包括：依次在每一位上将本位位数加上所述发送实际布线顺序在所述本位的值并减去所述正常布线顺序在所述本位的值，获得所述引脚发送布线配置在所述本位的值；以及将所述引脚发送布线配置在每一位的值组合以生成所述引脚发送布线配置；
根据芯片的所述正常布线顺序和所述接收实际布线顺序生成所述配置头的引脚接收布线配置，其进一步包括：依次在每一位上将本位位数加上所述接收实际布线顺序在所述本位的值并减去所述正常布线顺序在所述本位的值，获得所述引脚接收布线配置在所述本位的值；以及将所述引脚接收布线配置在每一位的值组合以生成所述引脚接收布线配置。
2.根据权利要求1所述的方法，其特征在于，所述硬件走线信息包括每个芯片的以下信息：标识、第一顺序信息、第二顺序信息、第三顺序信息；
语义分析所述硬件走线信息，以得到芯片的所述序列号、所述正常布线顺序、所述发送实际布线顺序、和所述接收实际布线顺序包括：
从芯片的所述标识中提取出芯片的所述序列号；
从芯片的所述第一顺序信息中提取出芯片的所述正常布线顺序；
从芯片的所述第二顺序信息中提取出芯片的所述发送实际布线顺序；
从芯片的所述第三顺序信息中提取出芯片的所述接收实际布线顺序。
3.根据权利要求2所述的方法，其特征在于，语义分析所述硬件走线信息，以得到芯片的所述序列号、所述正常布线顺序、所述发送实际布线顺序、和所述接收实际布线顺序的还包括：
从芯片的所述标识中提取出芯片的数据流速率；
从芯片的所述第二顺序信息中提取出芯片的发送引脚翻转；
从芯片的所述第三顺序信息中提取出芯片的接收引脚翻转。
4.根据权利要求3所述的方法，其特征在于，将芯片的所述序列号、所述正常布线顺序、所述发送实际布线顺序、所述接收实际布线顺序存储为可由内部处理器识别的所述制式数据还包括：
将同一芯片的所述标识、所述正常布线顺序、所述发送实际布线顺序、所述发送引脚翻转、所述接收实际布线顺序、所述接收引脚翻转按照数据之间的相关性存储为具有对应关系的制式数据。
5.根据权利要求4所述的方法，其特征在于，所述标识包括所述序列号和所述数据流速率；所述正常布线顺序、所述发送实际布线顺序、所述接收实际布线顺序分别包括线路顺序与引脚编号之间的对应关系；所述发送引脚翻转、所述接收引脚翻转包括引脚编号与极性翻转之间的对应关系。
6.根据权利要求5所述的方法，其特征在于，将所述制式数据填入所述配置文件还包括针对每个芯片执行以下步骤：
根据芯片的所述正常布线顺序和所述数据流速率生成所述配置头的引脚速率配置；
根据芯片的所述发送引脚翻转和所述接收引脚翻转生成所述配置头的极性翻转配置；
将所述配置头和生成的所述配置头的所述配置填入所述配置文件。
7.一种芯片引脚自动化配置装置，其特征在于，包括：
分析模块，用于接收并语义分析硬件走线信息，以得到芯片的序列号、正常布线顺序、发送实际布线顺序、和接收实际布线顺序；
提取模块，用于将芯片的所述序列号、所述正常布线顺序、所述发送实际布线顺序、和所述接收实际布线顺序存储为可由内部处理器识别的制式数据；
配置模块，用于将所述制式数据填入配置文件以配置芯片引脚，将所述制式数据填入所述配置文件包括针对每个芯片执行以下步骤：
根据芯片的所述序列号生成配置头；
根据芯片的所述正常布线顺序和所述发送实际布线顺序生成所述配置头的引脚发送布线配置，其进一步包括：依次在每一位上将本位位数加上所述发送实际布线顺序在所述本位的值并减去所述正常布线顺序在所述本位的值，获得所述引脚发送布线配置在所述本位的值；以及将所述引脚发送布线配置在每一位的值组合以生成所述引脚发送布线配置；
根据芯片的所述正常布线顺序和所述接收实际布线顺序生成所述配置头的引脚接收布线配置，其进一步包括：依次在每一位上将本位位数加上所述接收实际布线顺序在所述本位的值并减去所述正常布线顺序在所述本位的值，获得所述引脚接收布线配置在所述本位的值；以及将所述引脚接收布线配置在每一位的值组合以生成所述引脚接收布线配置。
8.一种计算机，其特征在于，包括：
处理器；和
存储器，存储有处理器可运行的程序代码，所述程序代码在被运行时执行如权利要求1-6中任意一项所述的芯片引脚自动化配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910675503.1A CN110502799B (zh) | 2019-07-25 | 2019-07-25 | 一种芯片引脚自动化配置方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910675503.1A CN110502799B (zh) | 2019-07-25 | 2019-07-25 | 一种芯片引脚自动化配置方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110502799A CN110502799A (zh) | 2019-11-26 |
| CN110502799B true CN110502799B (zh) | 2022-08-19 |
Family
ID=68587043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910675503.1A Active CN110502799B (zh) | 2019-07-25 | 2019-07-25 | 一种芯片引脚自动化配置方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110502799B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446238B (zh) * | 2020-03-30 | 2021-04-09 | 安徽省东科半导体有限公司 | 用于优化芯片静电泄放能力的管脚环的自动布局方法 |
| CN111414192B (zh) * | 2020-03-31 | 2023-09-12 | 惠州华阳通用电子有限公司 | 一种控制器引脚代码自动生成方法 |
| CN114936045B (zh) * | 2021-02-04 | 2023-08-04 | 广汽埃安新能源汽车有限公司 | Mcal的io驱动模块自动配置方法及系统、存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109492292A (zh) * | 2018-11-01 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种自动生成pcb元器件库的方法与系统 |
-
2019
- 2019-07-25 CN CN201910675503.1A patent/CN110502799B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109492292A (zh) * | 2018-11-01 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种自动生成pcb元器件库的方法与系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110502799A (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110502799B (zh) | 一种芯片引脚自动化配置方法与装置 | |
| CN103034602B (zh) | 一种基于外设部件互联总线的内容查找芯片及系统 | |
| CN112732636B (zh) | 基于多fpga的芯片原型验证系统的配置方法、装置和设备 | |
| EP3291089A1 (en) | Data processing method and apparatus | |
| CN114818553B (zh) | 一种芯片集成设计方法 | |
| CN114047970A (zh) | 一种autosar架构软件的配置方法及系统 | |
| CN103617273A (zh) | Sql脚本对象化的方法及系统 | |
| CN105701294A (zh) | 实现芯片复杂工程修改的方法及系统 | |
| CN106850559B (zh) | 一种可扩展的网络协议解析系统及方法 | |
| CN113868065B (zh) | 一种测试和烧录叠封芯片的方法、叠封芯片 | |
| CN115577675A (zh) | 时序违例修复方法、装置、服务器及可读存储介质 | |
| CN105264519B (zh) | 一种列式数据库处理方法及装置 | |
| CN112364582A (zh) | 一种用于三态门电路验证的改进方法、系统及装置 | |
| CN108763127B (zh) | 源数据与目标数据相互转换的Modbus适配器的实现方法 | |
| JP2024501727A (ja) | マルチアダプタ互換ライブラリファイルモジュール、呼び出し方法、呼び出しシステム及びデバイス | |
| CN107368643B (zh) | 基于rtl的模块划分方法、装置及终端设备 | |
| CN112187935B (zh) | 信息识别方法与只读内存 | |
| CN103559159A (zh) | 一种信息处理方法以及电子设备 | |
| CN113835708A (zh) | 物联通信协议处理方法、电子设备及存储介质 | |
| US8612909B1 (en) | Identifying logic blocks in a synthesized logic design that have specified inputs | |
| CN114936045A (zh) | Mcal的io驱动模块自动配置方法及系统、存储介质 | |
| CN113948950A (zh) | 适用于高功率光纤激光器控制系统内部的通讯方法和装置 | |
| CN111413918A (zh) | Opc通信标签的创建数据处理方法、系统和存储介质 | |
| CN117171042B (zh) | 基于图形程序用参数配置方法的开发调试系统及方法 | |
| CN111428436A (zh) | 一种程序化分析集成电路线路结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |